JPS59108365A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS59108365A
JPS59108365A JP57217759A JP21775982A JPS59108365A JP S59108365 A JPS59108365 A JP S59108365A JP 57217759 A JP57217759 A JP 57217759A JP 21775982 A JP21775982 A JP 21775982A JP S59108365 A JPS59108365 A JP S59108365A
Authority
JP
Japan
Prior art keywords
region
regions
silicon
silicon substrate
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57217759A
Other languages
English (en)
Inventor
Hidetoshi Yamada
秀俊 山田
Junichi Nishizawa
潤一 西澤
Soubee Suzuki
鈴木　壮兵衛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp, Olympus Optical Co Ltd filed Critical Olympus Corp
Priority to JP57217759A priority Critical patent/JPS59108365A/ja
Priority to DE19833345200 priority patent/DE3345200A1/de
Publication of JPS59108365A publication Critical patent/JPS59108365A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/1124—Devices with PN homojunction gate
    • H01L31/1126—Devices with PN homojunction gate the device being a field-effect phototransistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置及びその製造方法に関する。
従来固体撮像装置としてはＣＯＤ等の電荷転送素子を用
いるものや、ＭＯＳ）ランジスタを用い　□るものなど
も広く用いられている。しかし、これらの固体撮像装置
は電荷転送時に電荷の洩れがあること、元検出感変が低
いこと、集積度が上がらないことなどの問題がある。こ
のような問題を一挙に解決するものとして静電誘導トラ
ンジスタ　１・。
（５ｔａｔｉｃ　１ｎｄｕｃｔｉｏｎ　Ｔｒａｎｓｉｓ
ｔｏｒの頭文字をとってＳＩＴと呼ばれている）を用い
たものが新たに提案されている。例えば特開昭５５−１
５２２９号公報には、マ）　ＩＪラックス状配列したＳ
ＩＴのソースを行導線に接続し、ドレインを列導線に接
続し、・・ゲートをクリア導線に接続した固体撮像装置
が示されている。また、このような固体撮像装置をさら
に発展させたものとして信号蓄積ゲートにコンデンサを
接続したものが考えられている。第１図Ａはこのよりな
ＳＩＴの構造を示す断面図であシ、！・・第１図Ｂはこ
のＳＩＴ　’ｌｒ用いた固体撮像装置の全１体の構成を
示す回路図で、第１図Ｃはその動作を説明するための信
号波形図である。
このＳＩＴは第１図Ａに示すようＫｐ型基板１にｎ＋ソ
ース領域２全形成し、このｎ＋ドレイン領領域域有する
基板１上に不純物濃度がｌθ　〜１０１４原子４−のｎ
−シリコンエピタキシャル層８を成長させ、このエピタ
キシャル層３の表面に熱拡散法などによりｎ＋ドレイン
領域へ、このドレイン領域を例えばリング状に取り囲む
ｐ＋信号蓄積ゲト。
−ト領域５を形成し、その後にドレイン領域４の一部分
を除きエピタキシャル層８の表面上に透明絶縁膜６′ｊ
ｋ形成し、さらにドレイン領域４上には直接的にドレイ
ン電極７を及びゲート領域５上には絶縁膜６を介して透
明ゲート電極８を夫々形成１′・する。この場合、ドレ
イン領域４の拡散深さはゲート領域５の拡散深さよりも
浅くしている。また、この信号蓄積ゲート領域５と、そ
の上に被着された絶縁膜６と、さらにその上に被着され
たゲート電極８とでコンデンサを形成し、このコンデン
サ！・・の容量を大きくするためゲート電極８を例えば
ゲート領域５に対応してリング状に大きく形成している
。また、ｎ−エピタキシャル層８はチャンネル領域を構
成するものであり、光入力のない定常状態において、す
なわちゲート電位が０■でらつ゛てもチャンネル領域は
すてに空乏化され、ソース−ドレイン間が順方向にバイ
アスされてもソース−ドレイン間には電流が流れないよ
うになっているノーマリオフ形の５ＩＴｋ構成している
。
このような構成において光入力が与えられると、１“ζ
チャンネル領域内あるいはゲート空乏層内で正孔−電子
対が発生され、この内型子は接地されたソース領域２へ
流れ去るが、正孔は信号蓄積ゲート領域５に蓄積され、
このゲート領域５とゲート電極８との間のコンデンサを
充電し、ゲート電位を１・ΔＶＧだけ変化させる。ここ
でこのコンデンサの容量ｋ　ＯＧとし、光入力によって
発生され信号蓄積ゲート領域５に蓄積された電荷ヲＱＬ
とすると、ΔＶ、　＝　ＱＬ／ＱＧとなる。成る蓄積時
間が経過した後ゲート端子７にゲート読み出しパルスＯ
Ｇが与え・・・られると、ゲート電位はＯＧにΔ■Ｇが
加わったも１のとなり、信号蓄積ゲート領域５とドレイ
ン領域４との間の電位は低下し、ソース−ドレイン間に
光入力に対応したドレイン電流が流れる。このドレイン
電流はＳＩＴの増幅作用のためΔｖｏが増幅５度倍され
たものとなシ、大きなものとなる。また、ＳＩＴのソー
スとドレインとを入れ替えても同様の動作をするもので
ある。
第１図Ｂは上述した５ＩＴｔ−マ）　ＩＪラックス状配
列して構成した固体撮像装置の回路構成を示す１°□も
のであシ、各ＳＩＴ　　１０−１　、１０−２・・・・
・は上述したようにノーマリオフ形のｎチャンネルＳＩ
’Ｉ’で、光入力に対する出力ビデオ信号をＸＹアドレ
ス方式で読み出すようにしている。各画素を構成するＳ
ＩＴのソースは接地され、Ｘ方向に配列さ１′・れた−
行のＳＩＴ群ドレインは行ライン１１−１゜１１−２．
・・・・・に接続され、これら行ラインはそれぞれ行選
択用トランジスタ１２−１　、１２−２１　、・・・を
介してビデオライン１８に共通に接続されている。また
Ｙ方向に配列された一列のＳＩＴ群のグー２・・トは列
ライン１４−１　、１４−２　、・・・・・に接続され
て１いる。同図中９に上述したゲート領域とゲート電極
８との間のコンデンサを図式的に表わしたものである。
ビデオライン１８は負荷抵抗１５を経て直流電源１６の
正端子に接続し、この電源の負端−・子は接地されてい
る。
今、１つのＳＩＴ画素の出力が読み出される場合につい
て考えてみる。例えば行選択パルスｆｌｊｓ１により行
ライン１１−１に接続されたトランジスタ１２−１がオ
ンとなっている期間にゲート読み出１・・しパルスＯＧ
Ｎが列ライン】４−１に加えられると、Ｓ工Ｔ１０−１
が選択され、このＳＩ’Ｉ’ｌ０−１のドレイン電流が
ビデオライン１８を介して負荷抵抗１５を流れ、出力端
子１７に出力電圧ＶＯｕｔが発生する。上述したように
このドレイン電流はゲト一ト電圧の関数であり、このゲ
ート電圧に光入力の関数となるから、暗時の出力電圧か
らの増加分ΔＶＯｕｔは光入力に対応した電圧となる。
しかもこの電圧ΔＶＯｕｔｊ　Ｓ　Ｉ　Ｔの増幅作用に
よりΔｖＧが輌゛幅変倍された大きさのものとなる。
次に列ライン１４−２にゲート読み出しパルス゛ｙｉＧ
２　’に与えてＳＩ’ｌ’ｌ０−２の読み出し全行ない
、順次このようにして一性分の読み出しが終了したら、
トランジスタ１２−２’ｉｉ行選択パルスタＳ２でオン
として次の行のＳＩＴ’ｉ順次に読み出す。□上述した
ような固体撮像装置を構成するには、第１図Ａに示すよ
うな単位画素構造を第１図Ｂに示すように多数並べて高
密度で集積する必要がある。しかしながら、この場合、
何ら手段を講じなければ、画素の境界付近に入射した光
による側対１・・した電荷が拡散により他の画素に達す
ると解像度の低下が生じるし、又入射光が強い場合、一
画素に蓄積されていた電荷があふれ、隣接画素に混入し
てしまい適切な画像再現が妨げられ、結局は画質の劣下
の原因となる。従って、このような現象ｌ）が生ずるの
を防ぐため、各画素を電気的に分離（アイソレーション
〕することが必要である。
ツチング処理などによって分離酸化膜１９全形成！・・
するいわゆるＬＯＯＯ８法を使用するのが一般的で１あ
った。しかし、この場合酸化膜１９の厚さＤは最大でも
２μｍ程度であシ、また分離領域として供する横方向の
寸法すなわち幅りは最小でもＬ＝８〜］θμｍ程度とな
る。従って第１図Ａに示す　−・ＳＩＴ構造にＬＯＯＯ
８法を適用すると、チャンネル領域であるエピタキシャ
ル層８の厚さｔＵＤ＝２μｍとした時ｔ＝５〜１０μｍ
に達するので、ＬＯＯＯ８法によ多形成された酸化膜は
チャンネルの下部まで達成し得す従って各画素を完全に
分離用することが出来ずチャンネル間の分離が悪いとい
う欠点がある。さらに上述したようにＬＯＯＯ８法によ
〕得られる酸化膜はその幅りはその厚さＤに対し数倍の
長さとなる必要があるので集積化に際し高密度化が困難
となる欠点がある。
本発明の第一の目的に上述した従来の欠点を除去したア
イソレーション特性が著しく良好でろってかつ各画素を
高密度で配列し得る構造の半導体装置を提供することに
ある。
本発明の第二の目的はさらにこのような半導体！・・（
マ） 装置の製造方法を提供することにある。　　　　。
本発明によれば、上述した第一の目的の達成を図るため
、シリコン基板上に形成された単結晶シリコン領域と、
高抵抗多結晶シリコン領域又は高抵抗アモルファスシリ
コン領域とを具え、該単結１晶シリコン領域は該高抵抗
多結晶シリコン領域又は高抵抗アモルファスシリコン領
域で囲まれておシ、該単結晶シリコン領域を能動領域と
し及び該高抵抗多結晶シリコン領域又は高抵抗アモルフ
ァスシリコン領域を分離領域とする。
このように構成すれば、シリコン基板上で多結晶（又は
アモルファス）シリコン領域が分離領域として作用し、
この分離領域によって能動領域と、して作用する単結晶
シリコン領域をこの多結晶（又ハアモルファス）シリコ
ン領域の厚さで実質１・的に取り囲むことが出来るので
、各画素従って各チャンネル間の分離を完全又はほぼ完
全に行ない得すなわち画素のアイソレーション特性を著
しく良好にせしめ、よって解像度及び画質の向上を良好
に図れるという利点がある。　　　　　　　　２・・（
８） さらに、本発明の第二の目的の達成を図るため、”本発
明によればシリコン基板上の分離領域を形成する部分の
みに選択的に絶縁膜を形成した後、該絶縁膜を有する該
シリコン基板上に高抵抗多結晶シリコン領域又は高抵抗
アモルファスシリコン領′□域を形成し、該シリコン基
板上の該絶縁膜の形成されていない部分上に形成されて
いる前記高抵抗多結晶シリコン領域又は高抵抗アモルフ
ァスシリコン領域を単結晶化することを特徴とする。
このように構成すれば、単結晶領域と高抵抗領１・・域
とを同一の一回の工程で層成長された領域にアニール処
理を施して得ることが出来るので製造工程の簡単化及び
短縮化を図ることが出来るという利点がある。
さらに分離領域の形成にＬＯＯＯ８法などに利用１）さ
れている熱酸化処理やエツチング処理などを用いずにア
ニール例えばレーザアニールとか、Ｎ。
ガス雰囲気中でのアニールその他などを利用出来るので
、分離領域の横方向の幅を従来に比べて著しく狭くなし
得、従って画素を高密度に集積化し・・得るという利点
がある。
以下、図面によｐ本発明の実施例につき説明する。
第８図Ａ−Ｄは本発明による半導体装置及びその製造方
法全説明するための工程図で一例として−・Ｎチャンネ
ル形のＳＩＴについて示す。尚、図中第１図Ａに示した
構成成分と同一の構成成分には同一番号を附して示すと
共に、各構成成分の寸法関係は正確に示していない。又
図は各工程における装置の構成段階を断面図で示してい
るが、断面Ｉ・・を表わす斜線等を一部分を除き省略し
て示す。
第８図Ａに示すように、ｐ型シリコン基板ｌにｎ＋ドレ
イン埋込層４とすべ＠ｎ＋拡散層全拡散により形成する
。次にシリコン基板ｌの表面上の、分離領域が形成され
るべき部分に対応した箇所に１・のみ絶縁膜２０を選択
して被着形成する。この場合、この絶縁膜２０をシリコ
ン基板］上に、一様に、熱酸化処理によシリコン基板１
上Ｓ１０．とじて形成してもよく或いはＯＶＤ法によシ
リコン基板上Ｓｉｎ、又はシリコン窒化膜５ｉ８Ｎ、等
として積！１）層して形成してもよく、この一様な酸化
膜２０の′形成後に分離領域に対応する箇所を残し例え
ばフォトリソグラフィ工程により除去する。
第８図Ｂは前述のように形成されたドレイン領域４及び
絶縁膜２０を有するシリコン基板１上に□多結晶シリコ
ン領域（又はアモルファス・シリコン領域）２１を層状
に形成した状態を示す。この場合、多結晶シリコンを、
例えば希釈されたＳｉＨ。
ガス’１５００’ｏ〜９００℃で熱分解してシリコン基
板１上にエピタキシャル成長させて、形成する。１・・
この多結晶シリコン層は特に不純物をドーピングしなく
ても高抵抗状態にある。
次に、第８図Ｃは上述の多結晶シリコン層２１をアニー
ルにより単結晶化した状態を示す。この場合、アニール
をレーザを用いて行なうことが出ｌ・来る。すなわち例
えばｌｒレーザ或いはＹＡＧレーザを用いてレーザビー
ムによって多結晶シリコン層２１全、この基板】に対し
て垂直の方向から、強度１０〜】００　Ｗ／ｃｒｒＬ２
でかつ速度］〜１０ＣＩＩＬ／ＳｅＣで走査して照射す
る。この場合、下地にシ２・・（１１） リコン基板１が存在する多結晶シリコンＮ２】ｃｏ’部
分に対しレーザビームを照射しかつ下地に絶縁膜２０が
存在する多・結晶シリコン層２１の部分に対してはレー
ザビームを照射しないように走査を行なう。従って下地
にシリコン基板１があられれへている領域ではシリコン
が結晶化して単結晶領域２２となり、−万下地に絶縁膜
２ｏがある領域は結晶化せず高抵抗のま捷であり絶縁性
であるため分離領域２３を形成する。この場合、例えば
、レーザビームを照射しない間隔を２μｍとすれば２】
蒐゛μｍの分離領域が得られ、［４これは従来の横幅方
向の寸法に比べて著しく小さい。このアニールの際に単
結晶化されるべき領域に不純物添加全行なって単結晶シ
リコン領域がｎ−単結晶シリコン領域２２として得られ
るようにする。
次に、ｎ−単結晶シリコン領域２２中にｎ＋ソース領域
２、信号蓄積ゲート領域であるｐ”ｙ−）領域５を拡散
形成し、その後に通常の半導体技術を用いて酸化膜６、
ドレイン電極７及びゲート電極８を夫々形成して第３図
りに示すような構造の半導２・・（１２） 体装置を得る。この実施例で説明したＳＩＴは第１゛図
Ａに示し７’Ｃ３ｌＴとはソース領域とドレイン領域と
が入れ替わっているが、この場合にも第１図Ｂに示すと
同様にして適切に電気的接続を行なって撮像装置を構成
することが出来る。
以上の説明でシリコンを単結晶化する工程としてレーザ
ーアニールを用いたが、これはシリコン多結晶部分を加
熱することによりシリコン基板上で単結晶が露出した領
域上を単結晶化させるものであシ他の手段もとりうる。
通常半導体装置の製１０造工程で用いられるように、Ｎ
２ガス中において５００〜１０００℃で１０〜６０分程
度の加熱処理することによっても可能であるがこの場合
シリコン基板が長時間加熱されるため基板中に結晶欠陥
の発生、不純物の混入等の問題がある。これらを避１・
・けるため短時間で加熱をおこなう方法として前述した
レーザーアニールのほか、たとえば電子線照射も有効で
ある。−例として、５〜１５０Ｋｅｖの電子線を１００
ｎＳ前後の時間］０〜４０　ＫＡの電流としてパルス的
にシリコン基板上に照射してア２・・ニールを行なって
もよい。
又、上述した実施例において、ソース領域とドレイン領
域全入れ替えてもよいし父、半導体構成成分の導電型合
金て反対導電型としてｐチャンネル型の半導体装置を構
成することも出来ること明゛・らかである。
袈するに本発明においては、シリコン基板上に分離領域
全形成する部分のみに絶縁膜を形成しておくことにより
、画素の能動部分にばＳＩＴに適した高抵抗の単結晶シ
リコンエピタキシャル層の領１・・域を、又分離領域に
は高抵抗の多結晶（アモルファス）領域を得るものであ
る。
従って上述した実施例においては静電誘導トランジスタ
につき説明したが、本発明はこのタイプのトランジスタ
にのみ限定されるものではなく広ｌＸく一般に集積化さ
れるべき半導体装置に適用出来ること云うまでもない。
【図面の簡単な説明】
第１図ＡＨ従来提案されている静電誘導トランジスタ（
ＳＩＴ）の構造を示す路線的断面図、　　２・）第１図
Ｂは第１図Ａに示した静電誘導トラフジ１スタを用いた
固体撮像装置の全体の構成を示す線図、 第１図Ｃは第］図Ｂの固体撮像装置の動作の説明に供す
る信号波形図、 第２図に従来の集積回路で用いられている画素分離のた
めの方法の説明に供する線図、第８図Ａ−Ｄは本発明に
よる半導体装置及びその製造方法を説明するための製造
工程図である。 Ｊ・・基板、　　　　　　　２　ソース領域８・・・シ
リコンエピタキシャル層 ４・・・ドレイン領域、　　　５・・信号蓄積ゲート領
域、６・・・透明絶縁膜、　　　　７・・ドレイン電極
、８・・・ゲート電極、　　　　９・・・容量、１０−
１　、１０−２　、・・・・・・静電誘導トランジスタ
（ＳＩＴ、）シ。 １１−１　、１１−２　、・・・　・・・行ライン、１
２−１　、１２−２　、・・　・・選択用トランジスタ
、】ａ・・ビデオライン、 １４−１　、１４−２　、・・・・・・列ライン、１５
・・・負荷抵抗　　　　　］６・・・直流電源、（］５
　　） １７・・・出力端子、　　　　１８・・・半導体領域、
１９・・・分離酸化膜、　　　２０．１．絶縁膜、２１
　、２８・・・多結晶シリコン領域（又はアモルファス
シリコン領域） ２２・・・単結晶シリコン領域。 特許出願人　オリンパス光学工業株式会社回　　出願人
　　西　　澤　　濶　　−（１６） 手続補正書 昭和５８年１１月　４日 １、事件の表示 昭和５７年　特　許　願第２１７７５９号２、発明の名
称 半導体装置及びその製造方法 ３、補正をする者 事件との関係　特許出願人 （０３７）　　オリンパス光学工業株式会社西　　　澤
　　　潤　　　− ■、明細書第８頁第５〜６行の「ｎ＋ドレイン領域」１
を「ｎ＋ソース領域２」に訂正する。 ２、同第４　置端１９　行ノｒ　ＪＶ　−ＱＬ／ＱＧ　
Ｊ　ｔｔ　ｒ　ｊＶ（。 −ＱＬ／ＧＧＪに訂正し・ 同頁第２０行の「端子７」を「ｌｔ極８」に訂正１する
。 ８、同第５頁第８行の「電位は」を「１位差は」に訂正
し、 同頁第１５行の「Ｘ方向」を「Ｙ方向」に訂正し、 同頁第２０行を次の通り訂正する。 ［る。またＸ方向に配列された一列のＳＩ’［’群のゲ
ー」 ４、同第１２頁第１４行の［アニールにより単結晶化し
た」を「アニールにより部分的に単結晶化ｊ５した」に
訂正する。

Claims (1)

  1. 【特許請求の範囲】 １　シリコン基板上に形成された単結晶シリコン領域と
    、高抵抗多結晶シリコン領域又は高抵抗アモルファスシ
    リコン領域とを具え、該単結晶シリコン領域は該高抵抗
    多結晶シリコン領域又は高抵抗アモルファスシリコン領
    域で囲まれており、該単結晶シリコン領域を能動領域と
    し及び該高抵抗多結晶シリコン領域・・又は高抵抗アモ
    ルファスシリコン領域を分離領域とすることを特徴とす
    る半導体装置。 区　シリコン基板上の分離領域を形成する部分のみに選
    択的に絶縁膜を形成した後、該絶縁膜を有する該シリコ
    ン基板上に高抵抗多結晶−シリコン領域又は高抵抗アモ
    ルファスシリコン領域を形成し、該シリコン基板上の該
    絶縁膜の形成されていない部分上に形成されている前記
    高抵抗多結晶シリコン領域又は高抵抗アモルファスシリ
    コン領域を単結晶化するこ２・・とを特徴とする半導体
    装置の製造方法。　　′
JP57217759A 1982-12-14 1982-12-14 半導体装置及びその製造方法 Pending JPS59108365A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57217759A JPS59108365A (ja) 1982-12-14 1982-12-14 半導体装置及びその製造方法
DE19833345200 DE3345200A1 (de) 1982-12-14 1983-12-14 Halbleiter-bauelement und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57217759A JPS59108365A (ja) 1982-12-14 1982-12-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS59108365A true JPS59108365A (ja) 1984-06-22

Family

ID=16709292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57217759A Pending JPS59108365A (ja) 1982-12-14 1982-12-14 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JPS59108365A (ja)
DE (1) DE3345200A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225516A (ja) * 1983-06-06 1984-12-18 Sony Corp 半導体装置の製法
JPS6043857A (ja) * 1983-08-20 1985-03-08 Mitsubishi Electric Corp 固体撮像装置とその製造方法
JPS6181087A (ja) * 1984-09-28 1986-04-24 Olympus Optical Co Ltd 固体撮像装置
DE3545239C2 (de) * 1985-12-20 1998-04-09 Kasper Erich Prof Dr Rer Nat Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8006339A (nl) * 1979-11-21 1981-06-16 Hitachi Ltd Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.

Also Published As

Publication number Publication date
DE3345200C2 (ja) 1989-09-28
DE3345200A1 (de) 1984-06-14

Similar Documents

Publication Publication Date Title
JPH0666446B2 (ja) 固体撮像素子
TW200921907A (en) Solid-state imaging device and method for manufacturing the same
JPS58105672A (ja) 半導体撮像装置
JPS61120466A (ja) 半導体光検出素子
JP2504504B2 (ja) 光電変換装置
US4684968A (en) JFET imager having light sensing inversion layer induced by insulator charge
JPS59148473A (ja) ２次元固体撮像装置の読出し方法
JPS59108365A (ja) 半導体装置及びその製造方法
JPS6292365A (ja) 半導体装置およびその製造方法
JPS60254886A (ja) 固体撮像装置
JPS59107688A (ja) 半導体撮像装置
JP2641416B2 (ja) 光電変換装置
JPH01261863A (ja) 固体撮像装置
JPH069236B2 (ja) 固体撮像装置及びその製造方法
JPH01184954A (ja) 固体撮像装置
JPS6148308B2 (ja)
JPH0459828B2 (ja)
JPS61123173A (ja) 固体撮像装置及びその製造方法
JP2906961B2 (ja) 固体撮像装置
JPH0650771B2 (ja) 固体撮像装置及びその製造方法
JP2936826B2 (ja) 固体撮像装置
JPH0612811B2 (ja) 光電変換装置の製造方法
JPS62179760A (ja) 光電変換装置の製造方法
JPH069233B2 (ja) 固体撮像装置及びその製造方法
JPS59108343A (ja) 固体撮像装置