DE3345200A1 - Halbleiter-bauelement und verfahren zu seiner herstellung - Google Patents

Halbleiter-bauelement und verfahren zu seiner herstellung

Info

Publication number
DE3345200A1
DE3345200A1 DE19833345200 DE3345200A DE3345200A1 DE 3345200 A1 DE3345200 A1 DE 3345200A1 DE 19833345200 DE19833345200 DE 19833345200 DE 3345200 A DE3345200 A DE 3345200A DE 3345200 A1 DE3345200 A1 DE 3345200A1
Authority
DE
Germany
Prior art keywords
silicon
layer
high resistance
monocrystalline
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833345200
Other languages
English (en)
Other versions
DE3345200C2 (de
Inventor
Jun-Ichi Nishizawa
Sohbe Sendai Miyagi Suzuki
Hidetoshi Tokyo Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Publication of DE3345200A1 publication Critical patent/DE3345200A1/de
Application granted granted Critical
Publication of DE3345200C2 publication Critical patent/DE3345200C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/1124—Devices with PN homojunction gate
    • H01L31/1126—Devices with PN homojunction gate the device being a field-effect phototransistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor

Description

  • Halbleiter-Bauelement und Verfahren zu seiner Herstellung
  • Beschreibung Die Erfindung bezieht sich auf ein Halbleiter-Bauelement und ein Verfahren zu seiner Herstellung.
  • Bereits weit verbreitete Festkörper-Bildaufnahmewandler weisen Ladungsübertragungselemente, beispielsweise ladungsgekoppelte Elemente (CCD-Elemente)/oder MOS-Transistoren und dergleichen auf. Diese bekannten Wandler haben den Nachteil, daß ein Ladungsverlust während der Ladungsübertragung auftritt, daß die Lichtempfindlichkeit gering ist und keine hohe Integrationsdichte der Elemente erzielt werden kann. Um diese und auch andere Nachteile der bekannten Elemente zu vermeiden,ist ein Festkörper-Bildaufnahmewandler mit SIT-Transistoren (static induction transistor) vorgeschlagen worden. Beispielsweise in der offengelegten japanischen Patentanmeldung 15 229/80 ist ein Festkörper-Bildaufnahmewandler mit einer großen Zahl matrixförmig angeordneter SIT-Elemente beschrieben.
  • Die Sourceelektroden der SIT-Elemente jeweils einer Reihe sind mit einem Zeilen-Leiter verbunden, sowie die Drainelektroden der SIT-Elemente jeder Spalte mit einem Spalten-Leiter und die Gateelektroden mit Auslese-Leitern (clear conductor). Ein verbesserter Wandler dieses Typs weist eine Kapazität auf, die mit dem Signalspeichergate eines jeden SIT-Elements verbunden ist. Fig. IA zeigt schematisch im Querschnitt den Aufbau eines derartigen SIT, Fig. 1B einen Schaltplan des Gesamtaufbaus des Festkörper-Bildaufnahmewandlers, der eine Vielzahl von SIT aufweist, und Fig. 1C Impuls-/Zeit-Diagramme zur Erläuterung der Wirkungsweise.
  • Fig. 1A zeigt, daß in einem Substrat 1 vom p-Typ eine n-Schicht 2 eingebracht, die als Source des SIT dient, sowie eine Epitaxieschicht 3 vom n~- Typ mit einer Verunreinigungskonzentration von 1013 bis 1014 Atome/cm3 aufgebracht ist, in deren Oberfläche eine Drain 4 bildende n+ -Epitaxieschicht und ein p+- Signalspeichergate 5 mittels eines thermischen Diffusionsprozesses eingebracht sind,wobei das Gate 5 die Drain beispielsweise ringförmig umgibt. Ein transparenter Isolationsfilm 6 ist auf die Oberfläche der Epitaxieschicht 3 mit Ausnahme der Drain 4 aufgebracht. Auf der Drain 4 ist eine die Drain berührende Drainelektrode 7 vorgesehen, während auf der Gate 5 eine transparente Gateelektrode 8 vorgesenen ist, die von der Gate 5 durch einen Isolationsfilm 6 getrennt ist. Die Signalspeichergate 5, der auf der Gate 5 vorgesehene Isolationsfilm und die Gateelektrode 8 bilden eine Gatekapazität. Zur Erhöhung des Kapazitätswerts der Gatekapazität ist die Gateelektrode 8 groß, beispielsweise ist sie in Form eines Rings entsprechend der Gate 5 ausgebildet. Die Diffusionstiefe der Drain 4 ist kleiner als die der Gate 5. In der Epitaxieschicht 3 ist ein Kanalbereich ausgebildet, der ohne optisches Eingangssignal im stationären Zustand bereits verarmt ist, d. h. in dem Fall, daß die Gatespannung O V ist. Deshalb kann kein Strom zwischen der Source und der Drain fließen, sogar wenn zwischen Source und Drain eine Vorwärtsspannung angelegt ist.
  • Folglich ist der SIT ein SIT vom normaler-weise sperrenden Typ.
  • Wenn bei diesem Wandler Elektronen-Loch-Paare im Kanal oder in der Gate-Verarmungsschicht aufgrund eines optischen Eingangssignals erzeugt werden, werden die erzeugten Elektronen zur Source 2 abgezogen, die mit dem Bezugspo-tential verbunden ist, während die erzeugten Löcher in der Signalspeichergate 5 gespeichert werden und die Gatekapazität aufladen, so daß sich das Gatepotential umAVG erhöht. Nimmt man an, daß der Kapazitätswert der Gatekapazität CG und die aufgrund des optischen Eingangssignals in der Signalspeichergate 5 gespeicherte Ladungsmenge QL ist, erhält man&VG = QL/CG. Wenn ein Auslesimpuls an an die Gateelektrode 8 nach einer bestimmten Speicherzeit angelegt wird, ergibt sich ein Gatepotential von +#VG und die Potentialdifferenz zum Signalspeicher 4 wird abgebaut, so daß ein Drainstrom entsprechend dem optischen Eingangssignal zwischen der Source und der Drain fließt. Der Drainstrom entspricht der PotentialdifferenzAVG verstärkt um den Verstärkungsfaktor des SIT und nimmt einen großen Wert an. Es ist offensichtlich, daß eine ähnliche Arbeitsweise erhalten werden kann, wenn die Source und die Drain des SIT miteinander vertauscht sind.
  • Fig. 1B zeigt einen Schaltplan eines Festkörper-Bildaufnahmewandlers, der die vorstehend beschriebenen SIT-Transistoren matrixförmig angeordnet aufweist. Jeder der SIT-Transistoren 10-1, 10-2,... ist ein n-Kanal SIT, der normaler Weise - wie vorstehend beschrieben - sperrt.Ein Video-Ausgangssignal entsprechend dem optischen Eingangssignal kann mittels eines XY-Adressystems ausgelesen werden. Die Sourceelektroden der SIT, von denen jeder ein Bildelement bildet, sind mit dem Bezugspotential verbunden (geerdet), während die Gateelektroden der SIT-Transistoren, die jeweils in einer Reihe angeordnet sind, in X-Richtung mit einem Vertikalwahl-Schieberegister 11 über Zeilen-Leitungen 12-1, 12-2, ... verbunden sind. Die Drainelektroden der SIT, die jeweils in einer Spalte angeordnet sind,sind in Y-Richtung über Spalten-Leitungen 13-1, 13-2,... verbunden, die über Horizontalwahl-Transistoren 15-1, 15-2,...
  • mit einer Videoleitung 14 verbunden sind. Die Horizontalwahl- Transistoren werden selektiv mittels eines Horizontalwahl-Schieberegisters 16 betätigt. An die Videoleitung 14 ist über einen Lastwiderstand 17 eine Gleichspannung Vo angelegt.
  • Im folgenden soll der Auslesevorgang für ein SIT-Bildelement betrachtet werden. Zunächst soll angenommen werden, daß ein Zeilenwahlimpuls tS1 vom Vertikalwahl-Schieberegister 11 an die Zeilenleitung 12-1 angelegt ist. Wenn in diesem Zustand ein Ausleseimpuls G1 vom Horizontalwahl-Schieberegister 16 an den Horizontalwahl-Transistor 15-1 angelegt wird, wird der SIT-Transistor 10-1 ausgewählt, und von diesem SIT fließt ein Drainstrom über den Lastwiderstand 17, die Videoleitung 15, den Horizontalwahl-Transistor 15-1 und die Spaltenleitung 13-1, so daß am Ausgangsanschluß 18 eine Ausgangsspannung Vo ansteht. Wie vorstehend beschrieben worden ist, ist der Drainstrom eine Funktion der Gatespannung und diese Gatespannung ist wiederum eine Funktion des optischen Eingangssignals, so daß die Zunahme#Vout bezogen auf die Ausgangsspannung, die man in dem Falle erhält, daß kein optisches Eingangssignal anliegt, ein der Intensität des optischen Eingangssignals entsprechender Spannungswert ist.
  • Zusätzlich nimmt die Spannung#Vout einen großen Wert an, da die Zunahme~VG um den Verstärkungsfaktor des SIT verstärkt ist. Anschließend wird von dem Horizontalwahl-Schieberegisters 16 ein Ausleseimpuls tG2 an den Horizontalwahl-Transistor 15-2 angelegt, so daß der SIT 10-2 ausgelesen wird, usw. Nachdem das Auslesen aller SiT-Transistoren in der ersten Reihe beendet ist, wird der nächste Zeilenwahlimpuls tG2 von dem Vertikalwahl-Schieberegister 11 an die nächste Zeilenleitung 12-2 angelegt, und anschließend die Ausgangssignale aller SIT-Transistoren in dieser Zeile nacheinander in vorstehend beschriebenen Wiese ausgelesen.
  • Zum Aufbau eines vorstehend beschriebenen Festkörper-Bildaufnahmewandlers ist es notwendig, eine Vielzahl von Bildelementen, von denen jedes den in Fig. 1A gezeigten Aufbau hat, in der in Fig. 1B dargestellten Weise derart anzuordnen, daß eine hohe Packungsdichte bei der Integration der Bildelemente erzielt wird. Wenn jedoch in diesem Falle keine geeignete Zeilen- bzw. Spaltenbreite eingehalten wird, erreichen Ladungen, die in der Nähe der Grenze eines Wandlerelements durch das einfallende Licht erzeugt werden, ein anderes Wandlerelement, so daß die Auflösung abnimmt. Wenn ferner die Intensität des einfallenden Lichts hoch ist, fließen Ladungen, die in einem Bildelement gespeichert worden sind, in ein benachbartes Bildelement,so daß die Bildwiedergabe und damit auch die Bildqualität verschlechtert werden.-Um derartige Effekte zu vermeiden, sollten die Bildelemente voneinander elektrisch isoliert sein.
  • Bei integrierten Schaltungen ist allgemein üblich, das sogenannte LOCOS-Verfahren zu verwenden, bei dem, wie in Fig. 2 gezeigt, auf der Oberfläche eines Halbleiterbereichs 19 ein isolierender Oxidfilm 20 durch thermische Oxidation, Atzvorgänge etc.aufgebracht wird, so daß die Bildelemente voneinander isoliert sind. In diesem Falle ist jedoch die Dicke D des Oxidfilms 20 ca 2um und seine Querabmessungen L, die als Isolationsbereich dienen, erreichen die Größenordnung 8 bis 10 ßm. Wenn dieses LOCOS-Verfahren auf die in Fig. 1A gezeigte SiT-Struktur angewendet wird, erreicht die Dicke t der Epitaxieschicht 3, die als Kanalbereich dient, die Größenordnung von 5 bis 10 ßm (für den Fall, daß D = 2#m). Deshalb kann der Oxidfilm, der mittels des LOCOS-Verfahrens aufgebracht ist, nicht den darunter liegenden Kanal erreichen, so daß sich keine vollständige Isolierung zwischen benachbarten Bildelementen ergibt. Ferner sind wie vorstehend beschrieben worden ist, die Abmessungen L des mittels des LOCOS-Verfahrens erhaltenen Oxidfilms ein vielfaches der Dicke D, so daß es schwierig ist, eine hohe Packungsdichte entsprechend dem Integrationsgrad der Bildelemente zu erreichen.
  • Es ist Aufgabe der Erfindung, die vorstehend genannten Nachteile zu beseitigen und ein Halbleiterbauelement mit hervorragendem Isolationsverhalten und einem Aufbau zu schaffen, der eine hohe Packungsdickte bei der Integrationder Bildelemente erlaubt, sowie ein Verfahren zur Herstellung eines derartigen Halbleiter-Bauelements anzugeben.
  • Ein diese Aufgabe lösendes Halbleiter-Bauelement und ein Verfahren zu seiner Herstellung sind mit ihren Ausgestaltungen in den Patentansprüchen gekennzeichnet.
  • Erfindungsgemäß dient ein polykristalliner oder amorpher Siliziumbereich als Isolationsgebiet auf dem Siliziumsubstrat, wobei der monokristalline Siliziumbereich, der als aktiver Bereich dient,im wesentlichen durch das polykri-stalline oder amorphe Silizium umgeben wird, so daß die Isolation zwischen benachbarten Elementen und damit die Isolation zwischen deren Kan-älen im wesentlichen vollständig erfolgt, so daß eine bessere Auflösung und Bildquallität erhalten wird.
  • Gemäß dem erfindungsgemäßen Verfahren kann der monokristalline Siliziumbereich und der Isolationsbereich durch Anlassen einer Schicht mit hohem Widerstand auf dem Substrat in ein und demselben Schritt erhalten werden, so daß sich eine Vereinfachung und Verringerung der Herstellungsschritte ergibt.
  • Ferner kann ohne thermische Oxidationsschritte, wie sie beim LOCOS-Verfahren oder Atzvorgängen ect verwendet werden, der Isolationsbereich durch Anlassen, beispielsweise durch Laser-Anlassen oder Glühen in einer N2-Gasatmosphäre erhalten werden, so daß die Querabmessungen des Isolationsbereichs beträchtlich verglichen mit herkömmlichen Abmessungen verringert werden, wodurch sich eine hohe Packungsdichte bei der Integration der Bildelemente egibt.
  • Ausführungsbeispiele des erfindungsgemäßen Halbleiter-Bauelements werden im folgenden anhand einer Zeichnung näher beschrieben, in der zeigt: Fig. 3A bis 3D schematische Querschnitte des Halbleiter-Bauelements nach verschiedenen Herstellungsschritten.
  • Bei dem in Fig. 3 dargestallten Verfahren wird ein SIT-Transistor (Static Induction Transistor) vom n-Kanaltyp hergestellt. Bezüglich der allgemeinen Eigenschaften derartiger Transistoren wird auf "Static Induction Transistor Image Sensors" by Jun-ichi Nishizawa et al, IEEE Transactions on Electron Devices, Vol. ED-26, No. 12, Dec., 1979, pp.
  • 1970 - 1977 verwiesen. In der Zeichnung sind aus Zwecken der Klarheit und Darstellung insbesondere Abmessungen der Querschnitte in Richtung der Dicke stark übertrieben dargestellt.
  • Wie in Fig. 3A gezeigt ist, wird in einem Siliziumsubstrat 1 vom p-Typ (p-Leitung) eine n -Drainschicht 4 mittels eines Diffusionsschrittes eingebracht. In einem weiteren Schritt wird ein Isolationsfilm 20, beispielsweise in Form eines Rings, auf den Oberflächenteil des Substrats 1 aufgebracht, der das Draingebiet umgibt, um einen isolierten Bereich zu schaffen. Alternativ kann der Isolationsfilm 20 gleichmäßig auf der Oberfläche des Siliziumssubstrats in Form eines thermisch hergestellten Siliziumoxydfilms (Si02) mittels eines thermischen Oxidationsvorgangs oder als Laminataufbau hergestellt werden. Ferner kann mittels eines CVD-Schrittes ein Siliziumnitrit-Film (Si3N4) aufgebracht werden. Anschießend wird dieser gleichförmig aufgebrachte Film mit Ausnahme der Teile, die dem Isolationsbereich entsprechen, in einem photolitographischen Schritt entfernt.
  • Fig. 3B zeigt einen Schritt, in dem auf dem Silizium-Substrat 1 mit der Drain 4 und dem Isolationsfilm 20 eine polykristalline oder amorphe Siliziumschicht 21 aufgebracht wird. Die polykristalline Siliziumschicht 21 wird beispielsweise als Epitaxieschicht aufgebracht, die auf dem Siliziumsubstrat 1 durch thermische Zersetzung beispielsweise vom gelösten SiH4-Gas bei Temperaturen von 500 bis etwa 900 °C wächst. Diese polykristalline Schicht 21 hat einen hohen Widerstandswert, sogar wenn keine Verunreinigungmeingelagert sind.
  • Fig. 3C zeigt einen Schritt, in dem die vorstehend beschriebene polykristalline Siliziumschicht 21 durch einen Anlaß- bzw. Glühvorgang monokristallisiert wird.
  • Dieses Glühen kann mittels eines Lasers durchgeführt werden. Die polykristalline Siliziumschicht 21 wird in Vertikalrichtung bezogen auf das Substrat 1 bestrahlt, d. h. mit einem Laserstrahl abgetastet, der von einem Ar-Laser oder YAG-Laser erzeugt, dessen Intensität etwa 10 bis 11 W/cm2 und dessen Geschwindigkeit etwa 1 bis 10 cm/sec ist. In diesem Falle wird der Abtastvorgang derart durchgeführt, daß der Teil der polykristallinen Siliziumschicht 21, unter dem sich lediglich das Siliziumsubstrat befindet, mit dem Laserstrahl bestrahlt wird, während der andere Teil der polykristallinen Siliziumschicht mit dem Isolationsfilm 20 nicht bestrahlt wird. Folglich wird der polykristalline Teil, unter dem sich kein Isolationsfilm befindet, monokristallisiert, so daß sich ein monokristalliner Siliziumbereich 22 bildet.
  • Der restliche polykristalline Teil, unter dem sich kein Isolationsfilm befindet, wird nicht monokristallisiert, so daß sein Widerstand hoch bleibt und isoliert, so daß sich ein Isolationsbereich 23 ergibt. Wenn die Abmessungen des polykristallinen Siliziumbereiches, der keiner Laserbestrahlung unterworfen wird, ca. 2#m sind, erhält man einen Isolationsbereich mit einer Breite von 2#m. Diese Breite ist vergleichsweise klein gegenüber bekannten Breiten.
  • Während des Anlassens werden Verunreinigungen in den monokristallinen Bereich eingebracht, so daß man ein monokristallinen Siliziumbereich 22 vom n -Typ erhält.
  • Anschließend wird eine Source 2 vom n -Typ und eine Gate 5 p +-Typ mittels Diffusion hergestellt. Anschließend hieran werden ein Oxidfilm 6, eine Drain 7 und eine Gate 8 unter Verwendung herkömmlicher Halbleiter-Herstellverfahren aufgebracht, so daß man das in Fig. 3C dargestellte Halbleiter-Bauelement erhält.
  • Die Source und die Drain des SIT-Transistors bei diesem Ausführungsbeispiel sind verglichen mit den in Fig. 1 gezeigten SIT-Transistors vertauscht, natürlich kann aber mit dem erfindungsgemäßen Verfahren auch ein Bildaufnahmewandler gemäß Fig. 1B hergestellt werden. Anstelle des bei dem vorstehend beschriebenen Ausführungsbeispiel verwendeten Laserglühens können auch andere Mittel verwendet werden, mit denen derselbe Vorgang ausgeführt werden-kann.
  • Wie allgemein bei der Herstellung von Halbleiter-Bauelementen bekannt, kann die Überführung der polykristallinen Schicht in eine monokristalline Schicht auch durch einen Glühvorgang (ca 10 bis 60 min. bei ener Temperatur von 500 bis 1000 OC) ausgeführt werden. In diesem Falle wird jedoch das Siliziumsubstrat für lange Zeit erwärmt, so daß Kristall defekte im Substrat auftreten können, wodurch sich ein Verunreinigung mit Störstellen ergeben kann. Um diesen Nachteil zu vermeinden, ist es vorteilhaft, einen Laser-Glühprozess zu verwenden, dessen Erwärmungszeit kurz ist.
  • Anstelle eines Laser-Glühvorgangs kann auch eine Elektronenstrahl-Bestrahlung verwendet werden. Beispielsweise kann das Sili iumsubstrat mit einem Elektronenstrahl mit einer Energie von 5 bis 150 keV im Impulsverfahren zum Durchführen des Glühvorgangs gestrahlt werden, wobei sich ein Strom von 10 bis 40 kA für etwa 100 ns ergibt.
  • Natürlich kann auch der Leitfähigkeitstyps jedes Teils des Halbleiter-Bauelements so geändert werden, daß man ein Halbleiter-Bauelement mit p-Kanal erhält. Darüberhinaus kann die Erfindung auch bei anderen Halbleiter-Bauelementen verwendet werden, die integriert werden sollen.

Claims (19)

  1. 3 n s 7 r ü c h e : Halbleiter-Bauelement mit einer Siliziumsubstrat, eine auf dem Siliziumsubstrat aufgebrachten aktiven monokristallinen Siliziumbereich und einem auf dem Siliziumsubstrat aufgebrachten Silizium-Isolationsbereich mit hohem Widerstand, der den aktiven monokristallinen Silziumbereich umgibt, dadurch gekennzeichnet, daß der aktive monokristalline Siliziumbereich (22) und der Silizium-Isolationsbereich (20) mit hohem Widerstand durch selektive Umwandlung einer Siliziumschicht mit hohem Widerstand in eine monokristalline Schicht auf das Siliziunsubstrat (1) aufgebracht sind.
  2. 2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Silizium-Isolationsbereich (20) mit hohem Widerstand von polwkristallinen Silizium gebildet wird.
  3. 3. Baue lement nach Anspruch 1, dadurch gekennzeichnet, daß der Silizium-Isolationsbereich (2Q) mit hohem Widerstand von amorphem Silizium gebildet wird.
  4. 4. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Isolationsmaterial zwischen dem Isolationsbereich (20) mit hohem Widerstand und dem Siliziumsubstrat (1) vorgesehen ist.
  5. 5. Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß das Siliziumsubstrat (1) unter dem aktiven Bereich (22) aus monokristallinem Silizium eine eingelassene Schicht (4) aufweist, und daß der aktive Bereich aus monokristallinem Silizium mindesten zwei Signalelektroden (5, 7) aufweist.
  6. 6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß die eingelassene Schicht (4) eine Drain bildet, daß eine der Signalelektroden eine Gate (5) und die andere eine Source (2) eines SIT-Transistors bildet, der bei einem Festkörper-Bildaufnahmewandlers eingesetzt wird.
  7. 7. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß die eingelassene Schicht (4) eine Source bildet, und daß eine der Signalelektroden eine Gate und die andere eine Drain des SIT-Transistors bildet.
  8. 8. Verfahren zur Herstellung eines Halbleiter-Bauelements mit einem monokristallinem Siliziumbereich und einen auf dem Siliziumsubstrat aufgebrachten Isolationsbereich, dadurch gekennzeichnet, daß ein Isolationsmaterial #elektiv lediglich auf dem Teil des Siliziumsubstrats aufgebracht wird, auf dem der Isolationsbereich aufgebracht werden soll, daß eine Siliziumschicht mit hohem Widerstand auf dem Siliziumsubstrat mit dem Isolationsmaterial aufgebracht wird, daß selektiv ein Teil der Siliziumschicht mit hohem Widerstand in eine monokristalline Schicht umgewandelt wird, die sich direkt auf dem Siliziumsubstrat befindet, so daß sich ein monokristalliner Siliziumbereich auf dem Siliziumsubstrat und dem Isolationsbereich des Isolationsmaterials befindet.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei dem Aufbringen der Siliziumschicht mit hohem Widerstand ein polykristalline Schicht auf dem Siliziumsubstrat aufgebracht wird.
  10. 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei dem Aufbringen der Siliziumschicht mit hohem Widerstand eine amorphe Siliziumschicht mit dem Siliziumsubstrat aufgebracht wird.
  11. 11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Isolationsmaterial durch selektives thermisches Oxidieren des Siliziumsubstrats hergestellt wird.
  12. 12. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß bei Aufbringen des Isolationsmaterials ein Laminataufbau mit einem Siliziumoxid (Si02) und einem Silizium-Nitritfilm (Si3N4) mittels eine CVD-Prozesses hergestellt wird.
  13. 13 Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß bei der Herstellung des Isolationsmaterials ein Oxidfilm auf der Oberfläche des Siliziumssubstrats aufgebracht wird und selektiv der Oxidfilm mittels eines photolitographischen Verfahrens entfernt wird.
  14. 14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß bei der Herstellung der Siliziumschicht mit hohem Widerstand eine Epitaxieschicht auf das Siliziumsubstrat aufgebracht wird.
  15. 15. Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß zur Umwandlung eines Teils der Siliziumschicht mit hohem Widerstand in eine monokristalline Schicht ein Glühvorgang der Siliziumschicht mit hohem Widerstand erfolgt.
  16. 16. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß bei der Umwandlung eines Teils der Siliziumschicht mit hohem Widerstand in eine monokristalline Schicht die Siliziumschicht mit hohem Widerstand bei einer Temperatur von 500 bis 1000 °C für ca.
    10 bis 60 min in einer N2-Atmosphäre geglüht wird.
  17. 17. Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß bei der Umwandlung eines Teils der Schicht mit hohem Widerstand in eine monokristalline Schicht das Aufheizen der Schicht mittels eines Elektronenstrahls erfolgt.
  18. 18. Verfahren nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, daß eine in die Oberfläche des Siliziumssubstrates versenkte Schicht unter dem monokristallinem Siliziumbereich gebildet wird, und daß mindestens zwei Signalelektroden im monokristallinem Siliziumbereich hergestellt werden.
  19. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß durch die Herstellung der versenkten Schicht und der Signalelektroden ein SIT-Transistor für einen Festkörper-Bildaufnahmewandler gebildet wird.
DE19833345200 1982-12-14 1983-12-14 Halbleiter-bauelement und verfahren zu seiner herstellung Granted DE3345200A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57217759A JPS59108365A (ja) 1982-12-14 1982-12-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE3345200A1 true DE3345200A1 (de) 1984-06-14
DE3345200C2 DE3345200C2 (de) 1989-09-28

Family

ID=16709292

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833345200 Granted DE3345200A1 (de) 1982-12-14 1983-12-14 Halbleiter-bauelement und verfahren zu seiner herstellung

Country Status (2)

Country Link
JP (1) JPS59108365A (de)
DE (1) DE3345200A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3425908A1 (de) * 1983-08-20 1985-03-07 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbildsensoreinrichtung und herstellungsverfahren dafuer
EP0147471A1 (de) * 1983-06-06 1985-07-10 Sony Corporation Verfahren zur herstellung einer halbleitervorrichtung
DE3533922A1 (de) * 1984-09-28 1986-04-10 Olympus Optical Co., Ltd., Tokio/Tokyo Festkoerper-bildabtastvorrichtung
DE3545239A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3043913A1 (de) * 1979-11-21 1981-06-11 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu ihrer herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3043913A1 (de) * 1979-11-21 1981-06-11 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu ihrer herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics, 30. September 1968, S. 6 E *
IEEE Transactions on Electron Devices, Band ED-26, No. 12, Dezember 1979, Seiten 1970 bis 1977 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147471A1 (de) * 1983-06-06 1985-07-10 Sony Corporation Verfahren zur herstellung einer halbleitervorrichtung
EP0147471A4 (de) * 1983-06-06 1986-08-21 Sony Corp Verfahren zur herstellung einer halbleitervorrichtung.
DE3425908A1 (de) * 1983-08-20 1985-03-07 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbildsensoreinrichtung und herstellungsverfahren dafuer
US4665422A (en) * 1983-08-20 1987-05-12 Mitsubishi Denki Kabushiki Kaisha Solid state image sensing device
US4791070A (en) * 1983-08-20 1988-12-13 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a solid state image sensing device
DE3533922A1 (de) * 1984-09-28 1986-04-10 Olympus Optical Co., Ltd., Tokio/Tokyo Festkoerper-bildabtastvorrichtung
DE3545239A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
DE3545239C2 (de) * 1985-12-20 1998-04-09 Kasper Erich Prof Dr Rer Nat Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper

Also Published As

Publication number Publication date
DE3345200C2 (de) 1989-09-28
JPS59108365A (ja) 1984-06-22

Similar Documents

Publication Publication Date Title
DE3546212C2 (de)
DE3033333C2 (de)
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE2213765C3 (de) Bildaufnahmevorrichtung mit einem Feldeffekttransistor als Sensor
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE19631086A1 (de) Pixelbildsensorzelle
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE4010885C2 (de)
DE3446972A1 (de) Photoelektrischer halbleiter-wandler
DE10256201A1 (de) Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung
DE4116694A1 (de) Mit einer fotodiode versehene halbleitervorrichtung und verfahren zu ihrer herstellung
DE3345189C2 (de)
DE3345239C2 (de)
DE2358672A1 (de) Halbleiter-anordnung zur abbildung eines bestimmten gebietes und verfahren zur herstellung einer solchen anordnung
DE2804466C3 (de) Festkörper-Bildaufnahmeeinrichtung
DE3234044A1 (de) Festkoerper-abbildungsvorrichtung
DE3219235A1 (de) Elektrisch programmierbarer nur-lese-speicher
DE3345175C2 (de)
DE3515013C2 (de)
DE3345044C2 (de) Verfahren zur Herstellung eines Halbleiter-Fotodetektors
DE3345190A1 (de) Festkoerper-bildaufnahmewandlerelement
DE3938302C2 (de)
DE60313876T2 (de) Bildsensor, kamerasystem mit dem bildsensor
DE3345200C2 (de)
DE19707803A1 (de) Photodiode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/14

D2 Grant after examination
8364 No opposition during term of opposition