DE3515013C2 - - Google Patents

Description

Die Erfindung betrifft einen Festkörper-Bildsensor, in dem sta­ tische Induktionstransistoren (nachfolgend SIT genannt) als Bildelemente verwendet werden.

Für herkömmliche Festkörper-Bildsensoren zur Verwendung in Video-Kameras, Faksimilegeräten etc. wurden Ladungs-Übertra­ gungseinrichtungen wie BBD (Bucket Brigade Device; Eimerketten­ schaltung), CCD (Charge Coupled Device) oder MOS-Transistoren vorgeschlagen. Diese Festkörper-Bildsensoren haben aber ver­ schiedene Nachteile, wie beispielsweise das Auslecken von La­ dungen bei der Ladungsübertragung sowie eine geringe Licht­ empfindlichkeit.

Zur Vermeidung dieser Nachteile sind kürzlich sogenannte SIT für Festkörper-Bildsensoren vorgeschlagen worden. Der SIT ist eine Art Phototransistor, der sowohl eine photoelektrische Um­ wandlung als auch eine photoelektrische Ladungsspeicherung er­ möglicht. Er hat verschiedene Vorteile, wie eine hohe Eingangs­ impedanz, hohe Ansprechgeschwindigkeit, fehlende Sättigung, ge­ ringes Rauschen sowie einen geringen Leistungsverbrauch etc. im Vergleich zu Feldeffekttransistoren oder Sperrschicht-Transi­ storen. Ein unter Verwendung von SIT aufgebauter Festkörper- Bildsensor hat deshalb eine hohe Empfindlichkeit, eine hohe An­ sprechgeschwindigkeit und einen weiten dynamischen Bereich.

Ein derartiger Festkörper-Bildsensor ist in der Japanischen Patentanmeldung 105, 672/83 beschrieben.

Fig. 1 zeigt einen Schnitt durch ein Bildelement eines bekann­ ten Festkörper-Bildsensors (US-PS 44 27 990). Der SIT 1 weist eine sogenannte "Vertikal-Anordnung" auf, bei der der Drain-Be­ reich durch ein n⁺-Substrat 2 und ein Source-Bereich durch einen n⁺-Bereich 4 in einer n^--Epitaxieschicht 3 gebildet sind, welche auf dem n⁺-Substrat 2 gewachsen ist und den Kanalbereich bildet. In der Epitaxieschicht 3 ist weiterhin ein p⁺-Gate-Be­ reich 5 zur Signalspeicherung vorgesehen, welcher den n⁺-Source- Bereich 4 umgibt, während auf dem Gate-Bereich 5 über einem isolierenden Film 6 die Elektrode 7 angebracht ist. Auf diese Weise wird eine Gate-Elektrode mit einer sogenannten MIS-Struk­ tur gebildet, d. h. eine Anordnung aus Metallelektrode/isolieren­ dem Film/Halbleiter-Gate-Bereich. Die Verunreinigungskonzentra­ tion in der n^--Epitaxieschicht 3, welche den Kanalbereich bil­ det, ist so niedrig angesetzt, daß der Kanalbereich auch dann verarmt ist, wenn die an die Gate-Elektrode 7 angelegte Vorspan­ nung null Volt beträgt, so daß eine Abschnürspannung mit einer hohen Potentialbarriere erhalten wird.

Nachfolgend wird der Betrieb des SIT 1 erläutert. Fällt Licht auf den Kanalbereich 3 und den Gate-Bereich 5, ohne daß eine Vorspannung zwischen Drain und Source gelegt ist, so werden Löcher von Elektronen-Loch-Paaren induziert und im Gate-Bereich 5 gespeichert, während Elektronen vom Drain-Bereich 2 zum Masseanschluß abgeführt werden. Die entsprechend dem einfallen­ den Licht im Gate-Bereich 5 gespeicherten Löcher erhöhen das Potential des Gate-Bereiches 5 und erniedrigen entsprechend der Intensität des einfallenden Lichtes die Potentialbarriere des Kanalbereiches 3. Ist zwischen Drain und Source eine Vorspan­ nung gelegt und ebenfalls eine Vorspannung in Durchlaßrichtung an die Gate-Elektrode 7, so fließt ein Strom zwischen Drain und Source entsprechend der Menge von im Gate-Bereich gespeicherten Löchern, so daß ein Ausgangssignal erhalten werden kann, das entsprechend der Intensität des einfallenden Lichtes verstärkt ist. Der Licht-Verstärkungsfaktor S ergibt sich aus der Glei­ chung

wobei 2 a der Innendurchmesser des ringförmigen Gate-Bereiches 5, l₁ die Tiefe des Gate-Bereiches 5 und l₂ der Abstand zwischen den Gate- und Drain-Bereichen sind. Bei dem gezeigten SIT 1 be­ trägt der Licht-Verstärkungsfaktor S normalerweise 10³ und ist somit um eine Größenordnung besser als bei bipolaren Transisto­ ren. Wie sich aus der vorstehenden Gleichung ergibt, ist es zur Erzielung großer Verstärkungsfaktoren erforderlich, den Abstand 2 a klein, die Tiefe der Epitaxieschicht 3 und des Gate-Berei­ ches 5 groß zu machen. Um beispielsweise einen Verstärkungsfak­ tor S von 10³ bis 10⁴ zu erhalten, müssen folgende Werte einge­ halten werden: l₁=2 bis 3 µm und l₂=5 bis 6 µm.

Bei dem vorstehend beschriebenen Festkörper-Bildsensor ist es erforderlich, einen Isolationsbereich 8 zwischen benachbarten SITs anzuordnen, so daß die in den einzelnen SIT induzierten Signal-Ladungen isoliert sind. Diese Isolierung wird durch ge­ wöhnliche Isolationsverfahren, wie Auftragung eines Oxid-Fil­ mes, Diffusion oder auch V-förmige Ausnehmungen erreicht. Im gezeigten Beispiel erstreckt sich der Isolationsbereich 8 von der Oberfläche der Epitaxieschicht 3 bis zum Substrat 2, so daß sich bei einer starken Epitaxieschicht 3 Schwierigkeiten bei der Ausformung des Isolationsbereiches 8 ergeben. Da es weiter­ hin zu Erzielung großer Verstärkungsfaktoren S erforderlich ist, den Gate-Bereich 5 stark zu machen, scheiden Diffusions­ verfahren aus. Wird weiterhin der Gate-Bereich 5 relativ stark ausgeformt, so entsteht eine unerwünschte spektrale Empfind­ lichkeit aufgrund von Licht-Absorption im Gate-Bereich 5. Des­ halb ist bei dem bekannten SIT die Empfindlichkeit durch den gegebenen Aufbau eingeschränkt.

Soll eine sogenannte "Selbst-Justierung" bei der Integration de Source-Gate-Anordnung durchgeführt werden, ist es erforder­ lich, den Source-Bereich 4 bei der Bildung des Gate-Bereiches 5 mit einer Maske abzudecken. Dieser Vorgang ist beim Stand der Technik aufwendig und teuer. Ist andererseits die Source-Gate- Anordnung integriert, so ist die Durchbruchspannung zwischen Source und Drain relativ niedrig, so daß Leck-Ströme auftreten können.

Die Erfindung stellt sich die Aufgabe, die vorstehenden Nach­ teile zu überwinden und einen Festkörper-Bildsensor zu schaf­ fen, welcher leicht integriert werden kann, eine hohe Empfind­ lichkeit aufweist und dabei kostengünstig herstellbar ist.

Ein diese Aufgabe lösender Festkörper-Bildsensor ist mit seinen Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Da erfindungsgemäß die SIT der einzelnen Bildelemente eine MOS- Gate-Konstruktion aufweisen, ohne daß eine Gate-Diffusions­ schicht vorgesehen ist, kann ein sogenanntes "Selbst-Justie­ rungsverfahren" zur Integration der Source-Drain-Anordnung mit­ tels weniger Masken durchgeführt werden. Da dieses Verfahren vorteilhaft bei der Bildung peripherer Schaltungsanordnungen eingesetzt wird, läßt sich ein Festkörper-Bildsensor mit hoher Integrationsdichte kostengünstig herstellen. Da die Gate-Elek­ trode relativ dünn ausgestaltet sein kann, hat der Festkörper- Bildsensor eine hohe Empfindlichkeit im gesamten Bereich von langen bis zu kurzen Wellenlängen. Auch läßt sich bei dem er­ findungsgemäßen Festkörper-Bildsensor die Rücksetzung der ge­ speicherten Licht-Ladungsträger einfacher und sicherer als bei Bildsensoren mit Gate-Diffusionsschicht durchführen. Auch kann die Durchbruchspannung zwischen Gate und Source relativ groß gemacht werden. Auch die Schwankungen der charakteristischen Daten der einzelnen Bildelemente können relativ gering gehalten werden.

Ausführungsbeispiele eines erfindungsgemäßen Festkörper-Bild­ sensors sind anhand einer Zeichnung näher erläutert. Es zeigt bzw. zeigen

Fig. 2A-2C schematische Darstellungen eines ersten Ausführungs­ beispieles eines SIT-Bildelementes eines Festkörper- Bildsensors;

Fig. 3A-3D und Fig. 4A-4D schematische Erläuterungen des Be­ triebes des in den Fig. 2A-2C gezeigten SIT-Bildelemen­ tes;

Fig. 5A und 5B schematische Darstellungen der Schaltung des Festkörper-Bildsensors;

Fig. 6A-6F Pulsformen der vertikalen und horizontalen Abtast­ signale;

Fig. 7A-7H schematische Darstellungen des Verfahrens zum Her­ stellen des in Fig. 5A gezeigten Festkörper-Bildsensors;

Fig. 8A-8C schematische Darstellungen eines zweiten Ausfüh­ rungsbeispieles eines SIT-Bildelementes für einen Fest­ körper-Bildsensor;

Fig. 9A-9D und Fig. 10A-10D schematische Darstellungen des Be­ triebes des in den Fig. 8A-8C gezeigten SIT; und

Fig. 11A-11J schematische Ansichten des Verfahrens zum Herstel­ len des in den Fig. 8A-8C gezeigten Festkörper-Bildsen­ sors.

Die Fig. 2A und 2B sind eine Draufsicht bzw. ein Schnitt eines ersten Ausführungsbeispieles eines SIT, welcher ein Bildelement eines Festkörper-Bildsensors bildet. Bei diesem Ausführungsbei­ spiel weist der SIT 11 ein n^--Halbleitersubstrat 12, eine kreisförmige n⁺-Source-Diffusionsschicht 13, welche in der Oberfläche des Substrates 12 ausgebildet ist, eine Source-Elek­ trode 14, welche in der Source-Diffusionsschicht 13 angeordnet ist, eine MOS-Gate-Anordnung, welche aus einem das Gate isolie­ renden Film 15 besteht, der auf der Oberfläche des Substrates 12 angeordnet ist und die Source-Diffusionsschicht 13 umgibt, und eine ringförmige Gate-Elektrode 16 auf, welche auf dem das Gate isolierenden Film 15 angeordnet ist und aus Polysilikon, SnO₂, ITO oder dergleichen besteht. Eine n⁺-Drain-Diffusions­ schicht 17 ist auf der Rückseite des Substrates 12 angebracht. Die Gate-Elektrode 16 ist durch eine isolierende Schicht 18 ab­ gedeckt. Die das Gate isolierende Schicht 15 ist gleichmäßig auf der Oberfläche des Substrates 12 verteilt, außer in dem Ab­ schnitt, welcher der Source-Diffusionsschicht 13 des SIT 11 entspricht. Weiterhin ist eine n⁺-Diffusionsschicht 19 zwischen benachbarten SIT 11 angeordnet, so daß die einzelnen SIT 11 elektrisch und optisch isoliert sind.

Bei einem SIT 11 mit der in den Fig. 2A und 2B gezeigten MOS- Struktur (nachfolgend MOSSIT genannt) ist die Konzentration des Substrates 12 (n^-) vorzugsweise geringer als 10¹³ cm^-3, während die Tiefen x _j der Source-Diffusionsschicht 13 und der Diffu­ sionsschicht 19 zur Isolation etwa gleiche Werte annehmen, vor­ zugsweise weniger als 0,2 µm. Der Durchmesser Φ₁ der Source- Diffusionsschicht 13 ist kleiner als 1,0 µm, während der Außen­ durchmesser Φ₂ der Gate-Elektrode 16 eine Stärke von 2,0 bis 6,0 µm aufweist und die Stärke der das Gate isolierenden Schicht 15 Werte zwischen 200 und 1000 Å (0,02 bis 0,1 µm) an­ nimmt.

Fig. 2C zeigt ein Ersatzschaltbild des MOSSIT 11, wobei eine Gate-Spannung V _G über den Gate-Anschluß 21 an die Gate-Elektro­ de 16, eine Source-Spannung V _S über den Source-Anschluß 22 an die Source-Elektrode 14, eine Drain-Spannung V _D an den Drain- Anschluß 23, welcher weiterhin mit der Drain-Diffusionsschicht 17 verbunden ist, und eine Isolationsspannung V _ISO an den Isolationsanschluß 24, welcher weiterhin mit der Diffusions­ schicht 19 zur Isolation verbunden ist, angelegt sind.

Anhand der Fig. 3A-3D und 4A-4D soll der Betrieb des MOSSIT 11 erläutert werden. Die Fig. 3A-3D illustrieren Pulsformen der Isolationsspannung V _ISO, der Gate-Spannung V _G, der Drain-Span­ nung V _D und der Source-Spannung V _S, wobei auf der horizontalen Achse die Zeit und auf der vertikalen Achse die Spannung ange­ geben ist. Die Licht-Empfangsperiode des MOSSIT 11 setzt sich aus der Speicherzeitspanne T₁, der Auslese-Zeitspanne T₂ und der Rücksetz-Zeitspanne T₃ zusammen, während der die Isola­ tionsspannung V _ISO und die Drain-Spannung V _D auf dem konstanten Wert V _{D 2} (<0) gehalten sind. Während der Speicher-Zeitspanne T₁ wird die Gate-Spannung V _G auf einem Speicher-Gate-Potential V _{G 1} (<0) und die Source-Spannung V _S auf einem Wert V _{S 2}(=V _{D 2}) gehalten, welcher der Drain-Spannung V _D entspricht. Während der Auslese-Zeitspanne T₂ wird die Gate-Spannung V _G auf der Gate-Auslesespannung V _{G 2} (V _{G 1}<V _{G 2}<0) gehalten, während die Source-Spannung V _S auf dem Massepotential V _{S 1}(<V _{S 2}) gehalten wird. Während der Rücksetz-Zeitspanne T₃ wird die Gate-Spannung V _G auf der Rücksetz-Gate-Spannung V _{G 3}(<0) gehalten und die Source-Spannung V _S nimmt das Massepotential V _{S 1} an.

Gemäß Fig. 4A erstreckt sich unmittelbar nach einer Rücksetzung die Verarmungsschicht 31 von der Grenzfläche zwischen der das Gate isolierenden Schicht 15 und dem Substrat 12 in das Sub­ strat hinein. Diese Ausdehnung der Verarmungsschicht 31 wird aufrechterhalten, bis die Auslese-Zeitspanne T₂ beginnt, wenn kein Licht auf die Gate-Elektrode 16 fällt. Fällt aber Licht auf die Gate-Elektrode 16, so werden Elektronen-Loch-Paare in der Verarmungsschicht 31 erzeugt. Die derart gebildeten Löcher werden in der Oberfläche des Substrates 12 unmittelbar unter­ halb der das Gate isolierenden Schicht 15 gemäß Fig. 4B gespei­ chert, so daß die Ausdehnung der Verarmungsschicht verringert wird und sich auch die Potentialbarriere bezüglich der Elektro­ nenbewegung in Vertikal-Richtung im Vergleich zu Fig. 4A ver­ ringert (vertikal: senkrecht zur Hauptebene).

Wird die Gate-Spannung V _G von V _{G 1} auf V _{G 2} nach Verstreichen der Speicher-Zeitspanne T₁ erhöht, so verringert sich die Poten­ tialbarriere für die Elektronen weiter, und zwar entsprechend dem Anstieg der Gate-Spannung V _G gemäß Fig. 4C, so daß ein ver­ stärkter Signal-Strom zwischen Source und Drain fließt. Für diesen Fall wurde experimentell gefunden, daß der Ausgangsstrom angenähert proportional ist der integrierten Menge an Licht während der Speicher-Zeitspanne T₁.

Wird die Gate-Spannung V _G vom Wert V _{G 2} auf V _{G 3} (<V _{S 1}) nach Ver­ streichen der Auslese-Zeitspanne T₂ gesteigert, so werden die in der Oberfläche des Substrates 12 unmittelbar unterhalb der das Gate isolierenden Schicht 15 gespeicherten Löcher 32 über die Source-Diffusionsschicht 13 und die Source-Elektrode 14 ge­ mäß Fig. 4D abgeführt. Wenn danach die Gate-Spannung V _G und die Source-Spannung V _S die Werte V _{G 1} bzw. V _{S 2} nach Verstreichen der Rücksetz-Zeitspanne T₃ annehmen, wird der nächste Licht- Empfangszyklus begonnen. Es ist darauf hinzuweisen, daß die Be­ wegung der unmittelbar unter der das Gate isolierenden Schicht 15 gespeicherten Löcher 32 in benachbarte Bildelemente deshalb verhindert ist, weil eine Isolationsspannung an die Diffusions­ schicht 19 angelegt ist, wodurch eine hohe Barriere für eine Loch-Bewegung in horizontaler Richtung erzeugt ist.

Fig. 5A zeigt das Schaltbild eines Festkörper-Bildsensors, bei dem die in den Fig. 2A-2C gezeigten MOSSIT verwendet sind. Fig. 5B ist eine Draufsicht auf einen Abschnitt des in Fig. 5A ge­ zeigten Festkörper-Bildsensors. Es sind m×n MOSSIT 11-11 bis 11- mn matrixförmig angeordnet und Bild-Signale werden aus den einzelnen Bildelementen nacheinander mittels einer XY-Adressie­ rung ausgelesen, d. h. einem Source-Gate-Auswahlverfahren. Die Gate-Anschlüsse der einzelnen MOSSIT der Zeilen 11-11 bis 11- m 1, . . ., 11-1 n bis 11- mn, welche in X-Richtung mit den zuge­ hörigen Zeilenleitungen 41-1, . . ., 41- m verbunden sind, werden mit vertikalen Abtastsignalen Φ _{G 1}, . . ., Φ _Gm gespeist, welche aus der vertikalen Abstastschaltung 42 in die einzelnen Zeilen­ leitungen 41-1, . . ., 41- m eingegeben werden. An die Source-An­ schlüsse der einzelnen MOSSIT der Spalten 11-11 bis 11- m 1, . . ., 11-1 n bis 11-mn, welche in Y-Richtung angeordnet sind und mit den zugehörigen Spaltenleitungen 43-1, . . ., 43-n verbunden sind, sind die einzelnen Spaltenleitungen 43-1, . . ., 43- n ange­ schlossen, welche ihrerseits mit der Erdleitung 47 und über Spalten-Auswahltransistoren 44-1, . . ., 44- n sowie umkehrende Auswahl-Transistoren 45-1, . . ., 45- n mit der Video-Leitung 46 verbunden sind. Horizontale Abtastsignale Φ _{S 1}, . . ., Φ _Sn werden an die Gate-Anschlüsse der Spalten-Auswahltransistoren 44-1, . . ., 44- n aus der horizontalen Abtastschaltung 48 angelegt und auch Inversionssignale dieser horizontalen Abtastsignale werden an die Gate-Anschlüsse der Umkehrungs-Auswahltransistoren 45-1, . . ., 45- n angelegt. Weiterhin sind die Drain-Anschlüsse aller MOSSIT 11-11 bis 11- mn der Bildelemente gemeinsam mit der Video-Leitung 46 verbunden und eine Video-Spannung V _DD wird über einen Lastwiderstand 49 an die Drain-Anschlüsse angelegt. Die gleiche Spannung (V _DD) wird auch an die Diffusionsschichten der Isolationen zwischen benachbarten Bildelementen angelegt.

Die Fig. 6A-6C zeigen Pulsformen der vertikalen Abtastsignale Φ _{G 1}, Φ _{G 2} . . ., welche in die Zeilenleitungen 41-1, 41-2, . . . eingegeben werden. Die Fig. 6D-6F zeigen Pulsformen der hori­ zontalen Abtastsignale Φ _{S 1}, Φ _{S 2}, . . ., welche an die Gate-An­ schlüsse der Spalten-Auswahltransistoren 44-1, 44-2, . . . ange­ legt werden. Die vertikalen Abtastsignale Φ _{G 1}, Φ _{G 2} . . ., welche jeweils durch die Auslese-Gate-Spannung V _{Φ G} mit kleiner Ampli­ tude und die Rücksetz-Spannung V _{Φ R} mit großer Amplitude reprä­ sentiert werden, werden während einer Zeilen-Abtastperiode t _H auf den Wert V _{Φ G} gesetzt und während einer Austastperiode bis zum Beginn der nächsten horizontalen Abtastoperation der fol­ genden Zeile auf den Wert V _{Φ R} gesetzt. Die horizontalen Abtast­ signale Φ _{S 1}, Φ _{S 2}, . . . dienen der Auswahl der Spaltenleitungen und werden auf solche Spannungswerte eingestellt, daß durch ein Signal mit geringer Höhe die Spalten-Auswahltransistoren 44-1, 44-2, . . . ausgeschaltet und die Umkehrungs-Auswahltransistoren 45-1, 45-2, . . . leitend werden, während ein Signal höherer Am­ plitude die Spalten-Auswahltransistoren 44-1, 44-2, . . . leitend und die Umkehrungs-Auswahltransistoren 45-1, 45-2, . . . nicht­ leitend macht.

Nachfolgend soll der Betrieb des in den Fig. 5A und 5B gezeig­ ten Festkörper-Bildsensors anhand der in den Fig. 6A-6F gezeig­ ten Pulsformen erläutert werden. Nimmt das Signal Φ _{G 1} den Aus­ lese-Pegel V _{Φ G} gemäß einem Befehl der vertikalen Abtastschal­ tung 42 an, so wird eine erste MOSSIT-Reihe aus den MOSSIT 11-11 bis 11-1 n ausgewählt, welche mit der Zeilenleitung 41-1 verbunden sind und die Spalten-Auswahltransistoren 44-1 bis 44- n werden nacheinander mittels der Signale Φ _{S 1} bis Φ _Sn durch­ geschaltet, welche von der horizontalen Abtastschaltung 48 ge­ liefert werden, so daß auf der Video-Leitung 46 die Bildsignale aufeinanderfolgender MOSSIT 11-11, 11-12, . . ., 11-1 n ausgelesen werden. Sodann wird die MOSSIT-Reihe aus den MOSSIT 11-11 bis 11-1 n mittels der Signale Φ _{S 1} bis Φ _Sn hohen Pegels rückgesetzt, welche gleichzeitig erzeugt werden, wenn das Signal Φ _{G 1} den hohen Pegel V _{Φ R} annimmt. Nimmt das Signal Φ _{G 2} den Auslese-Pegel V _{Φ G} an, so wird eine zweite MOSSIT-Reihe aus den MOSSIT 11-21 bis 11-2 n ausgewählt, welche mit der Zeilenleitung 41-2 verbun­ den sind. Sodann werden die Bildsignale der MOSSIT 11-21, 11-22, . . ., 11-2 n nacheinander ausgelesen und alle MOSSIT 11-21 bis 11-2 n werden gleichzeitig rückgesetzt. Danach werden darauffol­ gende Bildsignale in gleicher Weise wie oben beschrieben ausge­ lesen, um die Video-Signale für eine Feldabtastung zu erhalten.

Bei dem vorstehend beschriebenen Festkörper-Bildsensor sind die Source und Drain eines nicht ausgewählten SIT mittels der Um­ kehrungs-Auswahltransistoren 45-1 bis 45- n gegenseitig verbun­ den, so daß kein Signal durch die nicht ausgewählten MOSSIT er­ zeugt wird.

Bei dem in Fig. 5A gezeigten Festkörper-Bildsensor sind die MOSSIT 11-11 bis 11- mn sowie periphere Schaltkreise, wie die vertikale Abtastschaltung 42, die Spalten-Auswahltransistoren 44-1 bis 44- n, die Umkehrungs-Auswahltransistoren 45-1 bis 45- n und die horizontale Abtastschaltung 48 auf dem gleichen Sub­ strat ausgebildet.

Nachfolgend werden die Schritte zur Herstellung eines derarti­ gen Bildsensors sowie der peripheren Schaltkreise anhand der Fig. 7A-7H erläutert.

Zunächst wird gemäß Fig. 7A eine isolierende Schicht 51 mit einer Stärke von etwa 7000 Å (0,7 µm) gleichmäßig auf der Ober­ fläche des Substrates 12 mittels beispielsweise thermischer Oxidation gebildet. Sodann wird eine Widerstandsschicht 53 mittels Photo-Lithographie auf dem Licht-Empfangsabschnitt 52 ausgeformt und danach wird eine isolierende Schicht in dem Ab­ schnitt, in welchem eine Senke für die peripheren Schaltungen 54 vorgesehen ist, weggeätzt, so daß in diesem Bereich Verun­ reinigungen in Form von Akzeptoren, wie Bor, mit einer Konzen­ tration von etwa 10¹³ cm^-3 deponiert werden können. Sodann wird eine n⁺-Drain-Schicht 17 für das Licht-Empfangselement auf der Rückseite des Substrates 12 ausgeformt und danach wird die Widerstandsschicht 53 für die Bildung der Senke entfernt und eine Vertiefung mit einer Stärke von etwa 5 µm wird gemäß Fig. 7B gebildet. Sodann wird eine isolierende Schicht entsprechend dem Abschnitt, an welchem die das Gate isolierende Schicht ge­ bildet werden soll, mittels Ätzung entfernt, nachdem eine Wider­ standsschicht 56 mittels Photo-Lithographie in den vom geätzten Abschnitt verschiedenen Abschnitten gebildet ist, so daß ein das Gate isolierender Film 15 mit einer Stärke von etwa 200-1000 A (0,02-0,1 µm) gemäß Fig. 7C gebildet ist.

Sodann wird entsprechend Fig. 7D eine Elektrodenschicht 57 mit einer Stärke von etwa 500-3000 Å (0,05-0,3 µm) zur Bildung der Gate-Elektrode ausgeformt und eine Widerstandsschicht 58, welche die Gate-Elektrode der MOSSIT im Licht-Empfangsbereich und der NMOSFET in den peripheren Schaltungen bildet, wird mit­ tels Photo-Lithographie auf der Elektrodenschicht 57 ausgeformt. Danach wird entsprechend Fig. 7E die Elektrodenschicht 57 selek­ tiv mittels Ätzung entfernt, um Gate-Elektroden 16 der MOSSIT und der NMOSFET zu bilden, wonach unter Verwendung der Gate- Elektroden 16 als Maske die n⁺-Source-Diffusionsschichten 13, die n⁺-Diffusionsschichten 19 für die Isolierung der MOSSIT, die n⁺-Source-Diffusionsschichten 59, und die n⁺-Drain-Diffu­ sionsschichten 60 der NMOSFET mittels Ionen-Injektion derart gebildet werden, daß Arsen oder Phosphor mit einer Konzentra­ tion von etwa 10¹⁵-10¹⁶ cm^-3 in dem Substrat 12 deponiert wird.

Sodann wird die Widerstandsschicht 58, welche bei der Bildung der Gate-Elektrode benutzt worden ist, entfernt und die isolie­ rende Schicht 18 wird auf der Oberfläche der Gate-Elektrode 16 ausgeformt. Sodann wird entsprechend Fig. 7F eine Widerstands­ schicht 61 mittels Photo-Lithographie gebildet und in der Widerstandsschicht 61 werden Kontakt-Löcher 62 vorgesehen, um die Source-Elektroden, die Elektroden zur Isolierung der Licht- Empfangselemente, sowie der Source- und der Drain-Elektroden der NMOSFET zu bilden, welche die peripheren Schaltkreise dar­ stellen. Sodann wird die Widerstandsschicht 61, welche bei der Erzeugung der Kontakt-Löcher gedient hat, entfernt und die Source-Elektroden, die Elektroden für die Isolierung der Licht- Empfangselemente sowie die Source- und die Drain-Elektroden der NMOSFET der peripheren Schaltkreise werden ausgeformt. Sodann wird gemäß Fig. 7G mittels Photo-Lithographie die Widerstands­ schicht 63 geformt und eine Rest-Elektrodenschicht wird mittels Ätzung entfernt, so daß die Source-Elektroden 14 bzw. die Iso­ lationselektroden (nicht gezeigt) der Licht-Empfangselemente sowie die Source-Elektroden 64 und die Drain-Elektroden 65 der NMOSFET der peripheren Schaltungen gebildet werden. Danach wird die Widerstandsschicht 63 auf diesen Elektroden entsprechend Fig. 7H entfernt, so daß die Licht-Empfangselemente mit ihren MOSSIT und die peripheren Schaltungen mit ihren NMOSFET auf dem gleichen Substrat 12 gebildet sind.

Auf diese Weise lassen sich sowohl die Licht-Empfangselemente als auch die peripheren Schaltkreise auf dem gleichen Substrat ausbilden, wobei nur eine geringe Anzahl an Masken, etwa 5 oder 6, erforderlich sind, so daß die Herstellung relativ einfach und kostengünstig ist. Da sich eine sogenannte Selbst-Justierung durchführen läßt, sind die Produkte relativ klein und trotzdem präsize ausgeformt.

Die Fig. 8A und 8B zeigen eine Draufsicht bzw. einen Schnitt eines zweiten Ausführungsbeispieles eines Festkörper-Bildsen­ sors mit MOSSIT, welche jeweils ein Bildelement bilden. Ein MOSSIT 71 hat einen Doppelschicht-Aufbau derart, daß eine Epi­ taxieschicht 73 aus n^--Eigen-Halbleitermaterial auf der Ober­ fläche des Substrates 72 ausgeformt ist. Weiterhin sind vorge­ sehen: eine kreisförmige n⁺-Source-Diffusionsschicht 74, welche in der Oberfläche der Epitaxieschicht 73 ausgebildet ist, eine Source-Elektrode 75, welche auf der Source-Diffusionsschicht 74 angeordnet ist, eine MOS-Gate-Anordnung mit einer das Gate iso­ lierenden Schicht 76, welche auf der Epitaxieschicht 73 angeord­ net ist, die die Source-Diffusionsschicht 74 umgibt, eine ring­ förmige Gate-Elektrode 77 aus Polysilikon, SnO₂, ITO oder der­ gleichen, und eine n⁺-Diffusionsschicht 78, welche sowohl als Drain als auch als Isolationsbereich dient. Weiterhin ist die Fläche der Gate-Elektrode 77 durch eine isolierende Schicht 79 abgedeckt. Die das Gate isolierende Schicht 76 ist gleichförmig auf der Oberfläche der Epitaxieschicht 73 verteilt mit Ausnahme des Abschnittes, welcher der Source-Diffusionsschicht 74 des betroffenen MOSSIT 71 entspricht.

Bei dem in den Fig. 8A und 8B gezeigten MOSSIT 71 wird bei Ver­ wendung einer n^--Epitaxieschicht 73 eine Konzentration und Stärke der Epitaxieschicht 73 von 10¹³ cm^-3 bzw. 8 µm vorgese­ hen, während die Tiefen x _j der Source-Diffusionsschicht 74 und der Drain- und Isolationsschicht 78 etwa gleiche Werte anneh­ men, nämlich unterhalb 0,2 µm. Der Durchmesser Φ₁ der Source- Diffusionsschicht 74 ist vorzugsweise kleiner als 1,0 µm, der Durchmesser Φ₂ der Gate-Elektrode 77 liegt im Bereich zwischen 2,0-6,0 µm und die Stärke der das Gate isolierenden Schicht 76 liegt im Bereich von 200-1000 Å (0,02-0,1 µm).

Fig. 8C zeigt ein Ersatzschaltbild für das MOSSIT 71. Über den Gate-Anschluß 81 wird die Gate-Spannung V _G an die Gate-Elektro­ de 77 angelegt und über den Source-Anschluß 82 wird die Source- Spannung V _S an die Source-Elektrode 75 angelegt. Weiterhin wird die Drain-Spannung V _D über den Drain-Anschluß 83 eingegeben, welcher seinerseits mit der Drain und der isolierenden Diffu­ sionsschicht 78 verbunden ist, während eine Substratspannung V _SUB über den Substrat-Anschluß 84 an das Substrat 72 angelegt ist.

Nachfolgend wird der Betrieb des MOSSIT 71 anhand der Fig. 9A bis 9D und 10A bis 10D erläutert. Die Fig. 9A-9D zeigen Puls­ formen der Substratspannung V _SUB, der Gate-Spannung V _G, der Drain-Spannung V _D und der Source-Spannung V _S, wobei auf der horizontalen Achse die Zeit und auf der vertikalen Achse die Spannung aufgetragen sind. Eine Licht-Empfangsperiode T des MOSSIT 71 setzt sich aus der Speicher-Zeitspanne T₁, der Aus­ lese-Zeitspanne T₂ und der Rücksetz-Zeitspanne T₃ zusammen. Während der Licht-Empfangsperiode T ist eine konstante Spannung V _{D 2} (<0) an den Drain-Anschluß 83 als Drain-Spannung V _D ange­ legt und eine Spannung in Sperrichtung V _{SUB 1} (niedriger als das Masse-Potential) ist als Substratspannung V _SUB an den Substrat­ anschluß 84 angelegt. Während der Speicher-Zeitspanne T₁ ist die Gate-Spannung V _G auf eine Speicher-Gate-Spannung V _{G 1} (<0) und die Source-Spannung V _S auf den Wert V _{S 2} (=V _{D 2}) gesetzt, welcher der Drain-Spannung V _D entspricht. Während der Auslese- Zeitspanne T₂ nimmt die Gate-Spannung V _G den Wert V _{G 2} (V _{G 1}<V _{G 2}<0) an und die Source-Spannung V _S wird auf das Masse- Potential V _{S 1} (<V _{S 2}) gesetzt. Während der Rücksetz-Zeitspanne T₃ wird nur die Gate-Spannung V _G auf den Rücksetz-Wert V _{G 3} (<0) gesetzt, während die Source-Spannung V _S auf dem Wert des Masse- Potentials V _{S 1} gehalten wird.

Unmittelbar nach Durchführung der Rücksetzung wird gemäß Fig. 10A sich die Verarmungsschicht 91 von der Grenzfläche zwischen der das Gate isolierenden Schicht 76 und der Epitaxieschicht 73 weitgehend in das Substrat hinein erstrecken. Dieser Zustand wird aufrechterhalten, bis die Auslese-Zeitspanne T₂ beginnt, falls kein Licht auf die Gate-Elektrode 77 fällt. Fällt aber Licht auf die Gate-Elektrode 77, so werden Elektronen-Loch- Paare in der Verarmungsschicht und ihren Nachbarbereichen er­ zeugt und die auf diese Weise gebildeten Löcher 92 werden in der Oberfläche der Epitaxieschicht 73 unmittelbar unterhalb der das Gate isolierenden Schicht 76 gemäß Fig. 10B gespeichert, so daß die Ausdehnung der Verarmungsschicht 91 reduziert wird und dementsprechend die Potentialbarriere für die sich in vertika­ ler Richtung bewegenden Elektroden gemäß Fig. 10A gesenkt wird.

Wird die Gate-Spannung V _G vom Wert V _{G 1} auf den Wert V _{G 2} nach Verstreichen der Speicher-Zeitspanne T₁ gemäß Fig. 10C erhöht, so wird die Potentialbarriere für die Elektronen durch den An­ stieg der Gate-Spannung V _G wesentlich erniedrigt, so daß ein verstärkter Signal-Strom zwischen Source und Drain fließt. Es hat sich experimentell herausgestellt, daß dieser Signal-Strom etwa proportional der während der Speicher-Zeitspanne T₁ einge­ fallenen Lichtmenge ist.

Wird die Gate-Spannung V _G vom Wert V _{G 2} auf den Wert V _{G 3} (<V _{S 1}) nach Verstreichen der Auslese-Zeitspanne T₂ weiter erhöht, so werden die in der Oberfläche der Epitaxieschicht 73 unmittelbar unter der das Gate isolierenden Schicht 76 gespeicherten Löcher 92 teilweise über die Source-Diffusionsschicht 74 und die Source-Elektrode 75 und teilweise über das Substrat 72 abge­ führt. Danach wird die Gate-Spannung V _G auf den Wert V _{G 1} ge­ setzt und die Source-Spannung V _S nimmt den Wert V _{S 2} nach Ver­ streichen der Rücksetz-Zeitspanne T₃ an, so daß die nächste Licht-Empfangsperiode beginnen kann. Es ist darauf hinzuweisen, daß die Bewegung der unmittelbar unter der das Gate isolieren­ den Schicht 76 gespeicherten Löcher 92 in benachbarte Bildele­ mente dadurch verhindert ist, daß eine hohe Potentialbarriere bezüglich der sich in Querrichtung (parallel zur Hauptebene) bewegenden Löcher besteht, welche durch die Drain und die iso­ lierende Diffusionsschicht 78 gebildet wird, an welche die Drain-Spannung V _D angelegt ist, wobei das Substrat 72 aufgrund der Substrat-Spannung V _SUB ein vorgegebenes Potential aufweist, welches noch durch eine Spannung in Sperrichtung verstärkt wer­ den kann.

Da bei den vorstehend beschriebenen MOSSIT 71 die Löcher in tiefen Abschnitten der Epitaxieschicht 73 erzeugt werden und da die durch Licht oberhalb der Sättigungsgrenze erzeugten Löcher in das Substrat 72 abgeführt werden, können sogenannte Über­ strahlungen und Verschmierungen nicht auftreten.

Bei einem weiteren Ausführungsbeispiel eines Festkörper-Bild­ sensors sind entsprechend den Fig. 8A-8C m×n MOSSIT matrix­ förmig angeordnet und die Auslesung erfolgt mit einer der Fig. 5A entsprechenden Schaltungsanordnung. Auch bei diesem Ausfüh­ rungsbeispiel sind die Licht-Empfangselemente mit ihren MOSSIT und die peripheren Schaltungen auf dem gleichen Substrat ausge­ bildet.

Die aufeinanderfolgenden Schritte zur Bildung der Licht-Em­ pfangselemente und der peripheren Schaltungen werden nachfol­ gend anhand der Fig. 11A-11J erläutert.

Zunächst wird entsprechend Fig. 11A eine Widerstandsschicht 102 auf der Oberfläche eines Licht-Empfangsabschnittes 101 des p-Substrates 72 ausgebildet und Donor-Verunreinigungen, wie Arsen oder Phosphor, werden in einem Bereich deponiert, in wel­ chem eine Senke periphere Schaltungen 103 vorgesehen ist. Dabei wird eine n⁺-Schicht 104 zur elektrischen Isolierung der Senke vom Substrat 72 gebildet. In diesem Falle beträgt die Konzentration der Donor-Verunreinigungen etwa 10¹⁶ bis 10¹⁷ cm^-3, nachdem das Herstellungsverfahren abgeschlossen ist.

Sodann werden die isolierende Schicht, auf welcher die Donor- Verunreinigungen deponiert sind, und der auf dem Licht-Empfangs­ abschnitt 101 ausgebildete Widerstandsfilm 102 entfernt und eine n^-- oder eine Epitaxieschicht 73 mit Eigenleitung wächst gemäß Fig. 11B.

Sodann wird entsprechend Fig. 11C eine Feld-Isolationsschicht 105 mit einer Stärke von etwa 7000 Å (0,7 µm) gleichmäßig auf der Oberfläche der Epitaxieschicht 73 mittels thermischer Oxi­ dation erzeugt. Sodann wird die Widerstandsschicht 106 mittels Photo-Lithographie auf dem Licht-Empfangsabschnitt 105 ausge­ formt und danach wird eine isolierende Schicht entsprechend dem Abschnitt, in welchem eine Senke für die peripheren Schaltungen 104 gebildet werden soll, weggeätzt, so daß Verunreinigungen, beispielsweise Bor, mit einer Konzentration von etwa 10¹³ cm^-3 in diesem Bereich deponiert werden können. Sodann wird die Widerstandsschicht 106 für die Bildung der Senke entfernt und eine p-Senke 107 mit einer Tiefe von etwa 5 µm wird gemäß Fig. 11D erzeugt. Sodann wird die isolierende Schicht auf dem Ab­ schnitt, auf welchem die das Gate isolierende Schicht gebildet werden soll, mittels Ätzung entfernt, nachdem die Widerstands­ schicht 108 mittels Photo-Lithographie in dem anderen Bereich ausgeformt ist und es wird die das Gate isolierende Schicht 76 mit einer Stärke von 200-1000 Å (0,02-0,1 µm) gemäß Fig. 11E ausgeformt.

Sodann wird entsprechend Fig. 10F eine Elektrodenschicht 109 mit einer Stärke von etwa 500-3000 Å ausgeformt und eine Wider­ standsschicht 110 zur Bildung der Gate-Elektroden der MOSSIT der Licht-Empfangselemente und der NMOSFET der peripheren Schaltkreise wird mittels Photo-Lithographie auf der Elektroden­ schicht 109 ausgeformt. Sodann wird entsprechend Fig. 11G die Elektrodenschicht 109 mittels Ätzung entfernt, um die einzelnen Gate-Elektroden 77 der MOSSIT bzw. der NMOSFET zu bilden. Unter Verwendung der Gate-Elektroden 77 als Maske werden die n⁺-Source-Diffusionsschichten 74 sowie die n⁺-Drain-Schichten und isolierenden Diffusionsschichten 78 der MOSSIT und die n⁺- Source-Diffusionsschichten 111 sowie die n⁺-Drain-Diffusions­ schichten 112 der NMOSFET derart gebildet, daß Verunreinigungen, wie Arsen oder Phosphor, mittels Ionen-Injektion mit einer Kon­ zentration von etwa 10¹⁵-10¹⁶ cm^-3 deponiert werden.

Sodann wird die Widerstandsschicht 110 zur Bildung der Gate- Elektroden entfernt und die isolierende Schicht 79 wird auf der Oberfläche der Gate-Elektrode 77 deponiert. Sodann wird ent­ sprechend Fig. 11H die Widerstandsschicht 113 mittels Photo- Lithographie ausgeformt und es werden Kontakt-Löcher 114 für die Erzeugung der Source-Elektroden sowie der Drain- und Isola­ tionselektroden der Licht-Empfangselemente und auch der Source- Elektroden und der Drain-Elektroden der NMOSFET der peripheren Schaltungen gebildet. Sodann wird der bei der Bildung der Kon­ taktlöcher benutzte Widerstandsfilm 113 entfernt und es wird eine Elektrodenschicht für die Bildung der Source-Elektrode und der Drain- und Isolationselektroden sowie der Source- und Drain-Elektroden der NMOSFET gebildet. Danach wird entsprechend Fig. 11I eine Widerstandsschicht 115 mittels Photo-Lithographie ausgeformt und Rest-Elektrodenschichten werden mittels Ätzung entfernt, um die Source-Elektroden 75 sowie die Drain- und Iso­ lationselektroden (nicht gezeigt) der Licht-Empfangselemente und auch die Source-Elektroden 116 und die Drain-Elektroden der NMOSFET der peripheren Schaltungen zu bilden. Sodann wird eine Widerstandsschicht 115 auf diesen Elektroden entfernt, um schließlich die MOSSIT und auch die peripheren Schaltungen mit den NMOSFET auf dem gleichen Substrat 72 entsprechend Fig. 11J zu bilden.

Auf diese Weise werden, wie auch beim zuvor beschriebenen Aus­ führungsbeispiel, sowohl das Licht-Empfangselement als auch die peripheren Schaltungen auf dem gleichen Substrat in einfacher und kostengünstiger Weise hergestellt, wobei nur eine geringe Anzahl von Masken, nämlich 5 oder 6 erforderlich sind.

Bei dem in den Fig. 2A-2C gestellten MOSSIT 11 ist n^--Halblei­ termaterial oder auch Eigen-Halbleitermaterial für das Substrat verwendet worden, doch können auch Halbleiter mit komplexeren Schicht-Anordnungen, wie beispielsweise n^-/n⁺-, Eigen-Halblei­ ter/n⁺- p^-/n⁺-Anordnungen Verwendung finden. Auch in diesen Fällen ist das Herstellungsverfahren nicht sehr aufwendig, da nur ein epitaktisches Wachstum zur Bildung der n^--, Eigenlei­ tungs- oder p^--Halbleiterschicht auf dem n⁺-Substrat den in den Fig. 7A-7H gezeigten Schritten hinzugefügt werden muß, wobei die Anzahl der zu verwendenden Masken ebenfalls 5 oder 6 be­ trägt. Werden Halbleiter mit komplizierterem Schichtaufbau ver­ wendet, so kann der parasitäre Drain-Widerstand im Vergleich mit dem MOSSIT 11 der Fig. 2A-2C gesenkt werden und die Isola­ tion zwischen den Bildelementen bezüglich der Löcher läßt sich zuverlässig durchführen. Da weiterhin die Länge der Potential­ barriere entsprechend der Stärke der Epitaxieschicht steuerbar ist, eröffnen sich mehr Möglichkeiten beim Herstellungsverfah­ ren und bei der Konstruktion des Aufbaues des Festkörper-Bild­ sensors. Sowohl bei dem vorstehend beschriebenen, modifizierten Ausführungsbeispiel, wie auch bei den anhand der Fig. 2-7 er­ läuterten Ausführungsbeispielen kann die Isolation auch durch eine isolierende Ausnehmung anstelle der n⁺-Diffusionsschicht erzeugt werden. Bei den in den Fig. 8A-8C gezeigten MOSSIT 71 ist ein p-Substrat 72 verwendet, doch ist es auch möglich, ein isolierendes Substrat stattdessen zu verwenden. Bei den Ausfüh­ rungsbeispielen sind n-Kanalanordnungen vorgesehen, doch können auch p-Kanäle stattdessen verwendet werden. In diesem Falle kehren sich die Polaritäten der angelegten Spannungen um. Bei einem Festkörper-Bildsensor mit Source-Drain-Auswahl gemäß Fig. 5A kann die Gate-Spannung V _{Φ G} während der Auslese-Zeitspanne gemäß den Fig. 6A-6C den gleichen Pegel annehmen wie während der Speicher-Zeitspanne. Da weiterhin Licht-Ladungsträger auch ohne die Umkehrungs-Auswahltransistoren 45-1 bis 45- n gespei­ chert werden können, können diese Umkehrungs-Auswahltransisto­ ren auch weggelassen werden. Auch sind die erfindungsgemäßen Festkörper-Bildsensoren nicht auf die gezeigte Source-Gate-Aus­ wahl beschränkt, vielmehr kann zur Ableitung des Video-Signals bei der Raster-Abtastung auch eine Drain-Gate-Auswahl oder eine Source-Drain-Auswahl vorgesehen werden.

Claims (17)

1. Festkörper-Bildsensor mit einer Vielzahl von matrixför­ mig auf einem Halbleiter-Substrat (12; 72) angeordneten, voneinander isolierten Bildelementen, welche jeweils einen statischen Induktionstransistor (11;71) aufweisen, dadurch gekennzeichnet,
daß auf der Oberfläche des Halbleitersubstrates das Gate (16; 77) des statischen Induktionstransistors (11; 71) mittels einer isolierenden Schicht (15, 76) isoliert ausgeformt ist, daß zur Isolierung der Bildelemente voneinander eine Diffusions­ schicht (19; 78) in der Oberfläche des Halbleitersubstrates (12; 72) ausgebildet ist und
daß zur Erzeugung einer Potentialbarriere in Richtung senkrecht zur Oberfläche des Halbleitersubstrates (12; 72) eine Verar­ mungszone (31; 91) im Halbleitersubstrat vorgesehen ist.

2. Festkörper-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß jeder statische Induktionstransistor (11) einen ersten Haupt-Elektrodenbereich (14) eines bestimmten Leitfähigkeitstyps aufweist, der in der Oberfläche des Halbleiter-Substrates (12) ausgeformt ist, wobei die das Gate isolierende Schicht (15), welche in der Oberfläche des Halbleiter-Substrates (12) ausge­ formt ist und den Haupt-Elektrodenbereich (14) umfängt, und die Gate-Elektrode (16) auf der das Gate isolierenden Schicht (15) ausgebildet ist.

3. Festkörper-Bildsensor nach Anspruch 2, dadurch gekennzeichnet, daß der statische Induktionsstransistor (11) einen zweiten Haupt-Elektrodenbereich (17) aufweist, der auf der anderen Oberfläche des Halbleiter-Substrates (12) ausgeformt ist.

4. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleiter-Substrat (12) vom n^--Leitfähigkeitstyps ist.

5. Festkörper-Bildsensor nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß das Halbleiter-Substrat (12) Eigenleitung aufweist.

6. Festkörper-Bildsensor nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die isolierende Diffusionsschicht (19) um die das Gate isolierende Schicht (15) angeordnet ist.

7. Festkörper-Bildsensor nach Anspruch 2, dadurch gekennzeichnet, daß der statische Induktionstransistor (71) einen weiteren Haupt-Elektrodenbereich (73) eines bestimmten Leitfähigkeits­ types aufweist, welcher im Halbleiter-Substrat (72) ausgeformt ist und die das Gate isolierende Schicht (76) umgibt.

8. Festkörper-Bildsensor nach Anspruch 7, dadurch gekennzeichnet, daß das Halbleiter-Substrat (72) eine erste Halbleiter-Schicht (74) und eine zweite Halbleiter-Schicht (73) eines bestimmten Leitfähigkeitstypes aufweist, welche auf die erste Halbleiter­ schicht (74) aufgetragen ist.

9. Festkörper-Bildsensor nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (74 bzw. 73) n⁺- bzw. n^--Leitfähigkeit aufweisen.

10. Festkörper-Bildsensor nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (74 bzw. 73) n⁺- bzw. Eigenleitfähigkeit aufweisen.

11. Festkörper-Bildsensor nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (74 bzw. 73) n⁺- bzw. p^--Leitfähigkeit aufweisen.

12. Festkörper-Bildsensor nach einem der Ansprüche 2 oder 7, dadurch gekennzeichnet, daß die das Gate isolierende Schicht (15, 76) durch ein Oxid des das Halbleiter-Substrat bildenden Materials gebildet ist.

13. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gate-Elektrode (16, 77) aus Polysilikon, SnO₂ oder ITO gebildet ist.

14. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der statische Induktionstransistor (11, 71) eine isolieren­ de Schicht (18, 79) aufweist, welche die Gate-Elektrode (16, 77) abdeckt.

15. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß periphere Schaltungen (103) einschließlich MOSFET vorgesehen sind, welche auf dem gleichen Halbleiter-Substrat (72) ausge­ formt sind.

16. Verfahren zum Herstellen eines Festkörper-Bildsensors nach einem der Ansprüche 2 bis 15, dadurch gekennzeichnet, daß der erste Elektrodenbereich in der Oberfläche des Halb­ leiter-Substrates (12) ausgeformt wird und daß die das Gate isolierende Schicht (76) als Maske bei der Herstellung benutzt wird.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß Gate-Elektroden (77) als Maske bei der Herstellung der iso­ lierenden Diffusionsschicht (78) verwendet werden.