DE4425360C2 - Zwei-Phasen CCD und Verfahren zu dessen Herstellung - Google Patents
Zwei-Phasen CCD und Verfahren zu dessen HerstellungInfo
- Publication number
- DE4425360C2 DE4425360C2 DE4425360A DE4425360A DE4425360C2 DE 4425360 C2 DE4425360 C2 DE 4425360C2 DE 4425360 A DE4425360 A DE 4425360A DE 4425360 A DE4425360 A DE 4425360A DE 4425360 C2 DE4425360 C2 DE 4425360C2
- Authority
- DE
- Germany
- Prior art keywords
- resistance
- electrode
- low
- conductive layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000008569 process Effects 0.000 title description 5
- 238000009413 insulation Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- -1 ion ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 109
- 238000009826 distribution Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung betrifft ein Zwei-Phasen CCD nach dem Oberbegriff
des Patentanspruchs 1 sowie ein Verfahren zu dessen Herstellung.
Ein Zwei-Phasen CCD, im folgenden auch ladungsgekoppelte Einrich
tung genannt, enthält im allgemeinen eine Anordnung von
feinen Transfer-Elektroden, die durch einen isolierenden Film auf einem
Siliciumsubstrat voneinander getrennt sind. Die ladungsgekoppelte
Einrichtung überträgt Ladungen in einer Richtung unter Verwendung
einer Potentialdifferenz innerhalb einer Halbleitereinrichtung, wobei die
Potentialdifferenz durch Anlegen von Potentialdifferenzen an die jeweili
gen Transfer-Elektroden erhalten wird. Dabei tritt eine gewisse Signal
verzögerung auf.
Zum besseren Verständnis des Hintergrundes der vorliegenden Erfindung
wird nachfolgend unter Bezugnahme auf die Zeichnung der Aufbau einer
konventionellen ladungsgekoppelten Einrichtung näher beschrieben, wie sie
z. B. aus der WO 90/09680 bekannt ist.
Die Fig. 1 zeigt den Aufbau dieser konventionellen ladungsgekoppelten
Einrichtung. Zunächst wird ihre Herstellung näher erläutert.
In einem ersten Schritt werden n-Typ Verunreinigungsionen in ein p-Typ
Siliciumsubstrat 1 implantiert, um einen Bereich 2 für eine begrabene
ladungsgekoppelte Einrichtung (BCCD bzw. Buried Charge Coupled
Device) zu erhalten. Danach wird der gesamte Bereich 2 mit einem Oxid
film 3 abgedeckt, der als Isolationsfilm dient.
In einem weiteren Schritt wird auf den Oxidfilm 3 eine leitende Schicht aus
Polysilicium aufgebracht, die nachfolgend durch einen Photoätzprozeß
strukturiert wird, um eine Mehrzahl von parallelen ersten Transfer-
Elektroden 13 zu erhalten, die im Abstand voneinander liegen.
Unter Verwendung der ersten Transfer-Elektroden 13 als Masken werden
anschließend durch Ionenimplantation Barrieren 9 in der Oberfläche des
BCCD-Bereichs 2 gebildet. Schließlich werden die ersten Transfer-
Elektroden 13 durch einen Oxidfilm gegeneinander isoliert. Danach wird
eine Mehrzahl von parallelen zweiten Transfer-Elektroden 14 gebildet, die
im Abstand voneinander und zwischen den ersten Transfer-Elektroden 13
liegen. Diese zweiten Transfer-Elektroden 14 bestehen ebenfalls aus Poly
silicium.
Bei einer derartigen ladungsgekoppelten Einrichtung ist jede der ersten
Transfer-Elektroden 13 mit einer benachbarten zweiten Transfer-
Elektrode 14 gepaart. Jedes dieser Elektrodenpaare empfängt entweder
einen ersten Taktpuls bzw. einen zweiten Taktpuls (HΦ₁, HΦ₂), die abwech
selnd an die Elektrodenpaare angelegt werden.
Die Fig. 2 zeigt schematisch den Betriebsablauf bei einer konventionellen
zweiphasigen ladungsgekoppelten Einrichtung. Dabei sind in Fig. 2a Bei
spiele von ersten und zweiten Taktpulsen dargestellt, die an die Transfer-
Elektroden der zweiphasigen ladungsgekoppelten Einrichtung angelegt
werden, während die Fig. 2b Potentialverteilungen erläutert, die innerhalb
des Halbleiters induziert werden, wenn die ersten und zweiten Taktimpul
se zu den Transfer-Elektroden gelangen, wobei die Fig. 2b ebenfalls den
Transport der Ladungen infolge der Potentialverteilungen erkennen läßt.
Genauer gesagt ist bei t=1 der erste Taktpuls (HΦ₁) in einem Zustand
"niedrig", während der zweite Taktimpuls (HΦ₂) in einem Zustand "hoch"
ist. Zu diesem Zeitpunkt ist die Potentialwanne unterhalb der Transfer-
Elektrode 13 von HΦ₂ am tiefsten, so daß die Ladungen in dieser Wanne
gefangen sind.
Bei t=2 nimmt der erste Taktpuls (HΦ₁) einen hohen Zustand an, während
der zweite Taktpuls (HΦ₂) einen niedrigen Zustand annimmt. Demzufolge
liegt jetzt die tiefste Potentialwanne unterhalb der ersten Transfer-Elek
trode 13, die den ersten Taktpuls (HΦ₁) empfängt, während die Potential
wanne unterhalb der zweiten Transfer-Elektrode 14, die den zweiten Takt
puls (HΦ₂) empfängt, angehoben ist. Deswegen werden die Ladungen
in Richtung der ersten Transfer-Elektrode 13 verschoben, unter der die
tiefste Wanne liegt, und die den ersten Taktpuls (HΦ₁) empfängt.
Bei t=3 erfolgt die Verschiebung der Ladungen wie bei t=2. Mit anderen
Worten können die Ladungen in Fig. 2 nur nach rechts verschoben
werden, und zwar infolge einer Potentialbarriere, die unter der linken
Elektrode eines jeden Transfer-Elektrodenpaares vorhanden ist, das aus
der ersten Transfer-Elektrode und der zweiten Transfer-Elektrode be
steht.
Das wiederholte Anlegen erster und zweiter Taktpulse (HΦ₁, HΦ₂)
erlaubt dann eine Verschiebung der Ladungen über einen größeren
Bereich.
Bei der konventionellen ladungsgekoppelten Einrichtung ist die Ladungs
übertragung jedoch problematisch, da der Kantenbereich
unterhalb einer jeden Transfer-Elektrode eine starke Änderung des
Potentials verursacht, was zur Folge hat, daß hier die Ladung gleich
mäßig bewegt werden kann. Im Zentralbereich liegt dagegen eine Equi
potentialverteilung vor, so daß die Ladung zur benachbarten Elek
trode nicht durch die Kraft eines elektrischen Feldes, sondern nur durch
Diffusion transportiert wird, also mit relativ niedriger Geschwindigkeit
und darüber hinaus auch nicht vollständig.
Dieses Phänomen macht sich umso stärker bemerkbar, je höher die
Frequenz der an die Transfer-Elektroden angelegten Spannung ist. Die
konventionelle ladungsgekoppelte Einrichtung ist daher bei hohen
Frequenzen relativ träge.
Die Aufgabe der vorliegenden Erfindung ist es, eine zwei-Phasen ladungsge
koppelte Einrichtung der eingangs beschriebenen Art so weiterzubilden, daß
sie auch bei höheren Frequenzen ein gutes Ladungsübertragungsverhalten
zeigt.
Diese Aufgabe wird erfindungsgemäß durch das zwei-Phasen CCD
nach Anspruch 1 gelöst. Dabei läßt sich dieser CCD
erfindungsgemäß durch das Verfahren nach Anspruch 6
besonders zweckmäßig herstellen.
Durch die erfindungsgemäße Unterteilung der Transfer-Elektroden in Bereiche
mit höherem und niedrigerem Widerstand läßt sich die Anstiegszeit und die
Abfallzeit der Taktimpulse, die in Übertragungsrichtung an die Transfer-
Elektroden angelegt werden, verzögern, um auf diese Weise Potentialgradien
ten in einem Kanal des Ladungskoppelungsbereiches zu erhalten, in dem die
Ladungen transportiert werden. Damit läßt sich die Effizienz der Ladungs
übertragung verbessern.
Ausführungsbeispiele der Erfindung werden nachfolgend unter
Bezugnahme auf die Zeichnung
näher beschrieben. Es zeigen:
Fig. 1 eine schematische Querschnittsansicht einer konventio
nellen ladungsgekoppelten Einrichtung;
Fig. 2a Beispiele von ersten und zweiten Taktpulsen, die an Trans
fer-Elektroden einer zwei Phasen aufweisenden ladungs
gekoppelten Einrichtung angelegt werden;
Fig. 2b in einem Halbleiter induzierte Potentialverteilungen inner
halb der konventionellen ladungsgekoppelten Einrich
tung bei Anlegen der ersten und zweiten Taktpulse gemäß
Fig. 2a an die Transfer-Elektroden;
Fig. 3 eine schematische Querschnittsdarstellung einer
ladungsgekoppelten Einrichtung nach einem ersten Aus
führungsbeispiel der vorliegenden Erfindung;
Fig. 4 eine schematische Querschnittsdarstellung einer
ladungsgekoppelten Einrichtung nach einem zweiten
Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 5a Beispiele von ersten und zweiten Taktpulsen, die an die
Transfer-Elektrode der ladungsgekoppelten Einrichtung
angelegt werden;
Fig. 5b Potentialverteilungen innerhalb eines Halbleiters der
ladungsgekoppelten Einrichtung gemäß Fig. 3 bei
Anlegen der ersten und zweiten Taktimpulse an die Trans
fer-Elektroden;
Fig. 6a bis 6g Querschnittsansichten zur Erläuterung der Herstellung
der ladungsgekoppelten Einrichtung nach dem ersten
Ausführungsbeispiel der vorliegenden Erfindung; und
Fig. 7a bis 7g Querschnittsansichten zur Erläuterung der Herstellung
der ladungsgekoppelten Einrichtung nach dem zweiten
Ausführungsbeispiel der vorliegenden Erfindung.
Die Fig. 3 zeigt eine ladungsgekoppelte Einrichtung nach einem ersten
Ausführungsbeispiel der vorliegenden Erfindung. Diese ladungsgekoppel
te Einrichtung enthält ein Halbleitersubstrat 20 eines ersten Leitungstyps,
z. B. ein p-Typ Siliciumsubstrat. Auf dem Substrat 20 liegt ein n-Typ
BCCD-Bereich 21, der einen Ladungskopplungsbereich eines zweiten Lei
tungstyps darstellt. Dieser Bereich 21 ist mit einem Isolationsfilm 22 ab
gedeckt, auf dem eine Mehrzahl von ersten Bereichen 23 und eine Mehr
zahl von zweiten Bereichen 24 gebildet sind, die gegenüber den ersten Be
reichen 23 einen niedrigeren Widerstand aufweisen. Jeder der zuerst ge
nannten Bereiche 23 mit einem benachbarten der als zweites genannten
Bereiche 24 bildet eine erste Transfer-Elektrode 25, an deren jeweiligen
Kantenbereichen jeweils eine zweite Transfer-Elektrode 30 vorhanden ist,
bestehend aus einem ersten Bereich 28 und aus einem zweiten und gegen
über dem ersten Bereich 28 einen niedrigeren Widerstand aufweisenden
Bereich 29. Die zweiten Transfer-Elektroden 30 erstrecken sich über den
BCCD-Bereich 21 zwischen den voneinander beabstandeten ersten Trans
fer-Elektroden 25, wobei der erste Bereich 23 der ersten Transfer-Elektro
de 25 benachbart ist zum ersten Bereich 28 einer zweiten Transfer-Elektro
de 30 und zwischen ihnen ein Isolationsfilm 26 liegt. Andererseits liegt der
zweite Bereich 24 der ersten Transfer-Elektrode 25 benachbart zum zwei
ten Bereich 29 einer anderen zweiten Transfer-Elektrode 30, wobei zwischen ihnen
ebenfalls der Isolationsfilm 26 vorhanden ist.
Die ladungsgekoppelte Einrichtung nach der Erfindung enthält weiterhin
einen Verunreinigungsbereich 27, der als Barriere dient und sich unter
halb einer jeden der zweiten Transfer-Elektroden 30 sowie in der Nachbar
schaft der Oberfläche des BCCD-Bereichs 21 befindet. In der ersten Trans
fer-Elektrode 25 ist der erste Bereich 23 weiter ausgedehnt als der zweite
Bereich 24, während in der zweiten Transfer-Elektrode 30 der zweite Be
reich 29 weiter ausgedehnt ist als der erste Bereich 28.
Jeder der ersten Bereiche 23, 28 der ersten und zweiten Transfer-Elektro
den 25, 30 besteht z. B. aus Polysilicium, während jeder der zweiten Berei
che 24, 29 der ersten und zweiten Transfer-Elektroden 25, 30 z. B. aus Poly
silicium bestehen kann, das mit Verunreinigungen dotiert ist, um den
elektrischen Widerstand der zuletzt genannten Bereiche gegenüber den
zuerst genannten Bereichen zu verringern. Dabei kann der Bereich 28 den
Bereich 23 zum Teil überlappen, während auch der Bereich 29 den Bereich
24 zum Teil überlappen kann.
Die Fig. 4 zeigt eine ladungsgekoppelte Einrichtung in Übereinstimmung
mit einem zweiten Ausführungsbeispiel der Erfindung. Diese ladungsge
koppelte Einrichtung weist ein Halbleitersubstrat 20 eines ersten
Leitungstyps auf, z. B. ein p-Typ Siliciumsubstrat. Auf dem Substrat 20
liegt ein n-Typ BCCD-Bereich 21, der einen Ladungskopplungsbereich
vom zweiten Leitungstyp darstellt. Dieser Bereich 21 ist mit einem Isola
tionsfilm 22 abgedeckt, auf dem sich eine Mehrzahl von ersten Bereichen
23 sowie eine Mehrzahl von zweiten Bereichen 24 befinden, die gegenüber
den ersten Bereichen 23 einen niedrigeren Widerstand aufweisen. Dabei
bilden jeweils ein erster Bereich 23 und ein benachbarter zweiter Bereich
24 eine erste Transfer-Elektrode 25, wobei derartige Elektroden 25 im
Abstand zueinander auf dem Isolationsfilm 22 angeordnet sind. Weiterhin
befinden sich auf dem Isolationsfilm 22 Paare von zweiten Transfer-
Elektroden 30 jeweils zwischen den Transfer-Elektroden 25. Jede zweite
Transfer-Elektrode 30 besteht aus einem ersten Bereich 28 und aus einem
zweiten Bereich 29, der gegenüber dem ersten Bereich 28 einen niedrige
ren Widerstand aufweist. Dabei ist die erste Transfer-Elektrode 25 genau
so hoch ausgebildet wie die zweite Transfer-Elektrode 30, wobei erste und
zweite Transfer-Elektroden 25, 30 der Reihe nach abwechselnd angeord
net sind.
Der erste Bereich 23 der ersten Transfer-Elektrode 25 liegt benachbart
zum ersten Bereich 28 einer zweiten Transfer-Elektrode 30, wobei zwischen
diesen beiden Bereichen ein Isolationsfilm 26 vorhanden ist. Darüber
hinaus liegt der zweite Bereich 24 der ersten Transfer-Elektrode 25
benachbart zum zweiten Bereich 29 einer anderen zweiten Transfer-Elektrode 30,
wobei auch zwischen diesen Bereichen der Isolationsfilm 26 vorhanden
ist.
Bei der ladungsgekoppelten Einrichtung nach dem zweiten Ausführungs
beispiel der Erfindung befindet sich ein Verunreinigungsbereich 27, der
als Barriere dient, unterhalb einer jeden der zweiten Transfer-Elektroden
30 sowie in der Nachbarschaft der Oberfläche des BCCD-Bereichs 21. Bei
der ersten Transfer-Elektrode 25 ist der erste Bereich 23 weiter ausgedehnt
als der zweite Bereich 24, während bei der zweiten Transfer-Elektrode 30
der zweite Bereich 29 weiter ausgedehnt ist als der erste Bereich 28.
Jeder der ersten Bereiche 23, 28 der ersten und zweiten Transfer-
Elektroden 25, 30 besteht z. B. aus Polysilicium, während jeder der zweiten
Bereiche 24, 29 der ersten und zweiten Transfer-Elektroden 25, 30 z. B.
aus Polysilicium besteht, das mit Verunreinigungen dotiert ist, um den
Widerstand der zweiten Bereiche 24, 29 gegenüber den ersten Bereichen
23, 28 zu verringern.
Unter Bezugnahme auf die Fig. 5a und 5b wird nachfolgend die Wirkungs
weise der erfindungsgemäßen ladungsgekoppelten Einrichtung näher
erläutert. Dabei zeigt die Fig. 5a Beispiele von Taktpulsen, die an die Über
tragungselektrode der zweiphasigen ladungsgekoppelten Einrichtung
angelegt werden, während die Fig. 5b im Halbleiter induzierte Potential
verteilungen erkennen läßt, die bei Anlegen der Taktpulse an die Transfer-
Elektroden entstehen, wobei ebenfalls der Transport der Ladungen
in Abhängigkeit der Potentialverteilungen dargestellt ist.
Werden gemäß Fig. 5a aus rechteckförmigen Wellen erzeugte Sägezahn
wellen angelegt, und ist bei t=1 ein erster Taktpuls (HΦ₁) gemäß Fig. 5b im
Zustand "niedrig", während ein zweiter Taktpuls (HΦ₂) im Zustand "hoch"
ist, so bildet sich die tiefste Potentialwanne unterhalb der ersten Transfer
elektrode 25, an die der zweite Taktpuls (HΦ₂) angelegt wird. Die
Ladungen werden dann in dieser Wanne eingefangen.
Bei t=2 wird der erste Taktpuls (HΦ₁) vom niedrigen Zustand in den hohen
Zustand umgeschaltet, während der zweite Taktpuls (HΦ₂) vom hohen
Zustand in den niedrigen Zustand umgeschaltet wird. Zu dieser Zeit
reagiert jeder der mit Verunreinigungen dotierten Bereiche 24, 29 der
ersten und zweiten Transfer-Elektroden 25, 30 ohne zeitliche Verzögerung
auf derartige Änderungen der Taktpulse. Andererseits wird bei der Über
tragung der Taktpulse (HΦ₁, HΦ₂) bei t=2 eine Zeitverzögerung in den
undotierten Bereichen 23, 28 erhalten, die durch die RC-Zeitkonstante
bestimmt ist.
Infolge der keine Zeitverzögerung verursachenden und mit Verunreini
gungen dotierten Bereiche der Transfer-Elektroden einerseits sowie der
Zeitverzögerungen verursachenden undotierten Bereiche der Transfer-
Elektroden entsteht im Transfer-Kanal ein Potentialgradient, so daß die
Ladungsübertragung nicht nur durch Diffusion
sondern auch durch die Kraft eines elektrischen Feldes
erfolgt. Die Ladungsübertragung in der ladungsgekoppelten Einrichtung
nach der Erfindung weist somit einen höheren Übertragungswirkungs
grad auf und überträgt die Ladungen ferner mit höherer Geschwindigkeit.
Bei t=3 nehmen die Taktpulse (HΦ₁, HΦ₂) gemäß Fig. 5a einen statischen
Zustand ein, was gleichbedeutend mit dem Anlegen eines Gleichstrom
potentials ist, so daß im Transfer-Kanal der Potentialgradient verschwin
det. Dieses Verschwinden des Potentialgradienten führt zur Bildung einer
Ladungswanne, ähnlich wie bei der konventionellen Struktur. Das wieder
holte Anlegen der Taktpulse führt schließlich zur Übertragung der Puls
ladungen in einer Richtung.
Wie die Fig. 5b erkennen läßt, sind jeweils nur die dotierten und einen
niedrigen elektrischen Widerstand aufweisenden Bereiche mit Signal
leitungen verbunden. So ist der zweite Bereich 29 der zweiten Transfer-
Elektrode 30 mit dem zweiten Bereich 24 der ersten Transfer-Elektrode 25
und mit einer Signalleitung verbunden, an die der Taktpuls (HΦ₂) angelegt
wird. Ein benachbartes Paar von ersten und zweiten Transfer-Elektroden
25, 30 empfängt dagegen in den Bereichen 29 und 24 über eine mit diesen
Bereichen verbundene Signalleitung den Taktpuls (HΦ₁).
Nachfolgend werden Verfahren zur Herstellung der ladungsgekoppelten
Einrichtungen gemäß der Erfindung beschrieben.
Gemäß Fig. 6a werden zunächst in ein p-Typ Monosiliciumsubstrat 20 n-
Typ Verunreinigungsionen implantiert, um einen BCCD-Bereich 21 zu
erhalten, der ein Ladungskopplungsbereich ist. Auf diesen Bereich 21
wird dann ein erster Isolationsfilm 22 aufgebracht, beispielsweise ein Sili
ciumoxidfilm. Sodann wird dieser Siliciumoxidfilm 22 mit einer ersten lei
tenden Schicht aus Polysilicium abgedeckt.
Diese Polysiliciumschicht wird in voneinander beabstandeten Bereichen
hoch mit Verunreinigungen dotiert, um abwechselnd undotierte Polysilicium
bereiche 23 und mit Verunreinigungen dotierte Bereiche 24 zu erhal
ten, die nebeneinander liegen.
In einem weiteren Schritt gemäß Fig. 6b werden sodann die ersten Trans
fer-Elektroden 25 gebildet, zu denen jeweils ein Bereich der undotierten
Polysiliciumschicht 23 und ein Bereich der mit Verunreinigungen dotier
ten Schicht 24 gehören. Die Strukturierung der ersten Transfer-Elektro
den 25 erfolgt z. B. durch einen Photoätzprozeß. Dabei wird darauf
geachtet, daß in Richtung der Oberfläche des Substrats 20 gesehen, der
dotierte Bereich 24 eine geringere Ausdehnung bzw. geringere Breite auf
weist als der Bereich 23. Mehrere dieser so erzeugten Transfer-Elektroden
25 kommen somit auf dem Isolationsfilm 22 im Abstand voneinander zu
liegen.
In einem anschließenden Schritt gemäß Fig. 6c wird unter Verwendung der
ersten Transfer-Elektroden 25 als Masken der erste Isolationsfilm 22
geätzt.
Der erste Isolationsfilm 22 wird dabei vom Bereich 21 abgetragen. Er ver
bleibt dann nur noch unterhalb der ersten Transfer-Elektrode 25, wie die
Fig. 6c erkennen läßt.
Danach wird gemäß Fig. 6d auf die gesamte Oberfläche der resultierenden
Struktur, also auf die ersten Transfer-Elektroden sowie auf das Substrat
ein zweiter Isolationsfilm 26 aufgebracht, der ebenfalls ein Oxidfilm sein kann.
Schließlich werden Ionen in die Oberfläche des BCCD-Bereichs 21 implan
tiert, und zwar unter Verwendung der ersten Transfer-Elektroden 25 als
Maske, um auf diese Weise im Oberflächenbereich der BCCD-Schicht 21
Verunreinigungsbereiche 27 zu bilden, die als Barriereschichten dienen.
In einem nachfolgenden Schritt gemäß Fig. 6e wird auf die gesamte freilie
gende Oberfläche des zweiten Isolationsfilms 26 eine zweite leitende
Schicht aus Polysilicium aufgebracht. Diese
zweite leitende Schicht wird anschließend selektiv mit Verunreinigungen
dotiert, und zwar abschnittsweise, um nebeneinanderliegende undotierte
bzw. dotierte Bereiche zu erhalten. Dabei liegen die dotierten Bereiche 29 der
zweiten Schicht nur an der Seite der ersten dotierten Bereiche der ersten
Transfer-Elektrode 25 und bedecken nicht den jeweils undotierten
Bereich der ersten Transfer-Elektrode 25, sondern nur deren dotierten
Bereich. Dagegen liegt der undotierte Bereich 28 der zweiten leitenden
Schicht an der Seite des undotierten Bereichs der ersten Transfer-Elek
trode 25 und überdeckt nur diesen Bereich.
Als nächstes wird gem. Fig. 6f die zweite leitende Schicht aus Polysili
cium, die die dotierten und nichtdotierten Bereiche aufweist,
durch einen Photoätzprozeß so strukturiert, daß ihr dotierter Bereich 29
nur an der Seite des dotierten Bereichs 24 der ersten Transfer-Elektrode
25 zu liegen kommt und diesen zum Teil überdeckt, während der nicht
dotierte Bereich 28 nur an der Seide des nichtdotierten Bereichs 23 der
ersten Transfer-Elektrode 25 zu liegen kommt und diesen zum Teil über
deckt. Die Bereiche 28 und 29 bilden eine zweite Transfer-Elektrode 30
oberhalb der jeweiligen Verunreinigungsbereiche 27, wobei zwischen
diesen zweiten Transfer-Elektroden 30 die ersten Transfer-Elektroden 25
liegen. Die ersten Transfer-Elektroden 25 werden jedoch durch benach
barte zweite Transfer-Elektroden 30 nicht vollständig abgedeckt, wie
bereits erläutert. In jeder der zweiten Transfer-Elektroden 30 erstreckt
sich in Richtung der Oberfläche des Substrats gesehen der dotierte
Bereich 29 über einen größeren Bereich als der undotierte Bereich 28.
Schließlich wird gem. Fig. 6g auf die gesamte Oberfläche der so erhaltenen
Struktur ein dritter Isolationsfilm 31 aufgebracht, der ebenfalls ein Oxid
film sein kann. Danach werden mit der Struktur nicht dargestellte
Anschlußleitungen bzw. -drähte verbunden, um Taktpulse an die jewei
ligen Bereiche anlegen zu können. Die Leitungsverbindung mit den Berei
chen erfolgt dabei so, daß Taktpulse nur an die mit Verunreinigungen
dotierten Bereiche der ersten und zweiten Transfer-Elektroden 25, 30
angelegt werden können. Dabei sind die mit Verunreinigungen dotierten
Bereiche 29, 24 zweier benachbarter Transfer-Elektroden 30, 25 über
Taktsignalleitungen miteinander verbunden, wie auch in Fig. 5b zu erken
nen ist.
Nachfolgend wird unter Bezugnahme auf die Fig. 7a bis 7g das Verfahren
zur Herstellung der ladungsgekoppelten Einrichtung gemäß dem zweiten
Ausführungsbeispiel der Erfindung erläutert.
Zunächst werden gemäß Fig. 7a in ein p-Typ Monosiliciumsubstrat 20 n-
Typ Verunreinigungsionen implantiert, um einen BCCD-Bereich 21 zu
erhalten, der als Ladungskopplungsbereich dient. Auf den Bereich 21 wird
sodann ein erster Isolationsfilm 22 aufgebracht, der z. B. ein Siliciumoxid
film sein kann. Sodann wird dieser Film 22 mit einer ersten leitenden
Schicht 23 aus Polysilicium bedeckt.
Im nächsten Schritt 7b wird die Polysiliciumschicht 23 mit Hilfe eines
Photoätzprozesses strukturiert, um eine Mehrzahl von im Abstand zuein
ander liegenden ersten Transfer-Elektroden 25 zu erhalten.
Danach wird gemäß Fig. 7c der erste Isolationsfilm 22 von der Oberfläche
des Bereichs 21 entfernt, wobei die ersten Transfer-Elektroden 25 als
Maske verwendet werden. Der Isolationsfilm 22 wird mit anderen Worten
weggeätzt und verbleibt nur noch unterhalb der ersten Transfer-Elektro
den 25.
Anschließend wird auf die gesamte freiliegende Oberfläche der so erhalte
nen Struktur ein zweiter Isolationsfilm 26 aufgebracht, der ein Oxidfilm
sein kann. Dieser Oxidfilm 26 liegt dann auf den ersten Transfer-
Elektroden 25 und auf dem Substrat bzw. auf der Schicht 21. Unter Ver
wendung der ersten Transfer-Elektroden 25 als Maske werden in einem
weiteren Schritt Verunreinigungsionen in die Oberfläche des BCCD-
Bereichs 21 implantiert, um auf diese Weise Verunreinigungsbereiche 27
zu erhalten, die als Barriereschichten dienen. Diese Verunreinigungsbe
reiche 27 liegen also im Oberflächenbereich der BCCD-Schicht 21 und
jeweils zwischen benachbarten ersten Transfer-Elektroden 25.
Entsprechend der Fig. 7e wird dann auf die gesamte Oberfläche der so
erhaltenen Struktur, also auf dem zweiten Isolationsfilm 26, eine zweite
leitende Schicht 28 aus Polysilicium aufgebracht.
Auf diese Schicht 28 wird sodann eine Planarisierungsschicht 32
aufgebracht, so daß schließlich eine Struktur mit einer ebenen Oberfläche
vorliegt.
Im Schritt nach Fig. 7f wird die Planarisierungsschicht 32 zurückgeätzt,
wonach anschließend auch die freigelegte zweite leitende Schicht 28
zurückgeätzt wird, und zwar soweit, daß am Schluß die Höhe der zweiten
leitenden Schicht 28 der Höhe der ersten Transfer-Elektrode 25
entspricht. Im Ergebnis wird somit eine Mehrzahl von zweiten Transfer-
Elektroden 30 erhalten, von denen jeweils eine zwischen zwei ersten
Transfer-Elektroden 25 zu liegen kommt. Dabei befindet sich zwischen
den ersten und zweiten Transfer-Elektroden 25, 30 jeweils der Isolations
film 26.
Schließlich werden gemäß Fig. 7g die ersten und zweiten Transfer-Elektro
den 25, 30 mit einem dritten Isolationsfilm 31 abgedeckt, der ein Oxidfilm
sein kann. Sodann werden innerhalb der ersten und zweiten Transfer-
Elektroden 25, 30 mit Verunreinigungen hoch dotierte Bereiche 24, 29
erzeugt, und zwar durch Ionenimplantation. Auf diese Weise entsteht in
der ersten Transfer-Elektrode 25 ein mit Verunreinigungen dotierter
Bereich 24, während in der zweiten Transfer-Elektrode 30 ein mit Verun
reinigungen dotierter Bereich 29 entsteht. Diese beiden Bereiche 24 und
29 liegen benachbart zueinander und sind nur durch den Isolationsfilm 26
voneinander getrennt. Mit anderen Worten sind erste Transfer-Elektroden
25 vorhanden, die jeweils undotierte Bereiche 23 und dotierte Bereiche 24
aufweisen, während zweite Transfer-Elektroden 30 vorhanden sind, die
jeweils undotierte Bereiche 28 und dotierte Bereiche 29 aufweisen.
Sämtliche Dotierungsbereiche werden dabei gleichzeitig erzeugt. Obwohl
nicht dargestellt, werden mit den dotierten Bereichen Anschlußleitungen
bzw. -drähte verbunden, um über diese Leitungen bzw. Drähte Taktpulse
an die dotierten Bereiche anlegen zu können. Dabei gelangen die jewei
ligen Taktpulse nur an die mit Verunreinigungen dotierten Bereiche 24, 29
von erster und benachbarter zweiter Transfer-Elektrode 25, 30, wozu
diese Bereiche 24, 29 mit einer gemeinsamen Signalleitung verbunden
sind.
Die ladungsgekoppelten Einrichtungen nach der vorliegenden Erfindung
weisen einen sehr guten Ladungstransfer-Wirkungsgrad sowie eine hohe
Ladungstransfer-Geschwindigkeit auf, da zum Ladungstransport im we
sentlichen die Kraft eines elektrischen Feldes ausgenutzt wird und nicht,
wie im konventionellen Fall, im wesentlichen die Diffusion.
Die erfindungsgemäßen CCD-Einrichtungen führen somit zur
Verbesserung von Festkörper-Bildsensoren mit hoher Bildqualität sowie
von Zeitverzögerungseinrichtungen, die beide den Einsatz von CCD-Ein
richtungen erfordern und bei hoher Frequenz betrieben werden. Bei einem
Festkörper-Bildsensor, der von der erfindungsgemäßen CCD Gebrauch
macht, verschlechtert sich darüber hinaus nicht der Dunkelzustand, bei
dem nur eine geringe Ladung erzeugt wird.
Claims (7)
1. Zwei-Phasen CCD, bei dem in Ladungstransportrichtung jeweils eine
an der ersten Phase angeschlossene Elektrodengruppe mit einer an der
anderen Phase angeschlossenen Elektrodengruppe abwechselt, wobei
jede Elektrodengruppe aus einer ersten Elektrode (25) und einer in La
dungstransportrichtung davor angeordneten zweiten Elektrode (30) be
steht, die voneinander durch einen Isolierfilm (26) getrennt sind,
dadurch gekennzeichnet,
daß jede erste und jede zweite Elektrode aus in Ladungstransportrich tung benachbarten unterschiedlich leitenden Bereichen (23, 24, 28, 29) besteht und
daß die niederohmigen Bereiche (24, 29) von zwei zur selben Gruppe gehörenden Elektroden in Ladungstransportrichtung zueinander be nachbart sind.
daß jede erste und jede zweite Elektrode aus in Ladungstransportrich tung benachbarten unterschiedlich leitenden Bereichen (23, 24, 28, 29) besteht und
daß die niederohmigen Bereiche (24, 29) von zwei zur selben Gruppe gehörenden Elektroden in Ladungstransportrichtung zueinander be nachbart sind.
2. Zwei-Phasen CCD nach Anspruch 1, dadurch gekennzeichnet,
daß der hochohmige Bereich (23) der ersten Elektrode (25) einen grö
ßeren Teil in der ersten Elektrode (25) einnimmt, als der niederohmige
Bereich (24).
3. Zwei-Phasen CCD nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß der niederohmige Bereich (29) der zweiten Elektrode
(30) einen größeren Teil in der zweiten Elektrode (30) einnimmt als der
hochohmige Bereich (28).
4. Zwei-Phasen CCD nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet, daß Leitungsverbindungen zum Anlegen von Takt
impulsen an den niederohmigen Bereich (24) der ersten Elektrode (25)
und an den niederohmigen Bereich (29) der zweiten Elektrode (30) ange
schlossen sind.
5. Verfahren zur Herstellung eines Zwei-Phasen CCDs mit folgenden
Schritten:
- - Bildung eines Kanalbereichs (21) vom zweiten Leitungstyp auf einem Halbleitersubstrat (20) vom ersten Leitungstyp;
- - Bildung eines ersten Isolationsfilms (22) auf dem Kanalbereich (21);
- - Bildung einer ersten leitenden Schicht aus Polysilizium auf dem ersten Isolationsfilm (22);
- - Bildung einer Mehrzahl von im Abstand zueinander liegenden nieder ohmigen Bereichen (24) in vorbestimmten Teilen der ersten leitenden Schicht aus Polysilizium, wobei die niederohmigen Bereiche (24) einen niedrigeren Widerstand als die restlichen Teile der ersten leitenden Schicht aufweisen;
- - Strukturieren der ersten leitenden Schicht, die die ersten Bereiche mit niedrigem Widerstand enthält, um eine Mehrzahl von ersten Elektroden (25) zu bilden, die jeweils an einer Seite einen der niederohmigen Be reiche (24) aufweisen;
- - Abdecken der resultierenden Struktur mit einem zweiten Isolationsfilm (26);
- - Bildung eines Verunreinigungsbereichs (27) in der Nähe der Oberflä che jedes Kanalbereichs zwischen den ersten Elektroden (25);
- - Bildung einer zweiten leitenden Schicht aus Polysilizium auf dem zweiten Isolationsfilm (26);
- - Bildung einer Mehrzahl von im Abstand zueinander liegenden nieder ohmigen Bereichen (29) in der zweiten leitenden Schicht, wobei jeder dieser niederohmigen Bereiche einen niedrigeren Widerstand als die ur sprüngliche zweite leitende Schicht aufweist und benachbart zum nie derohmigen Bereich (24) der ersten Elektrode (25) liegt; und
- - Strukturieren der zweiten leitenden Schicht, die die niederohmigen Be reiche enthält, wobei die niederohmigen Bereiche (29) an der Seite der niederohmigen Bereiche (24) der ersten Elektrode zu liegen kommen und wobei ferner eine Mehrzahl von zweiten Elektroden (30) erhalten wird, von denen eine jede zwischen zwei ersten Elektroden (25) liegt und einen der niederohmigen Bereiche (29) aufweist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß nach dem Ausbilden der zweiten leitenden Schicht (28) auf dem
zweiten Isolationsfilm (26) eine Planarisationsschicht (32) auf der
zweiten leitenden Schicht (28) aufgebracht wird und
daß dann die Planarisationsschicht (32) und die darunter liegende
zweite leitende Schicht (28) teilweise weggeätzt werden.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet,
daß zur Bildung der niederohmigen Bereiche im Polysilizium Verunrei
nigungsionen selektiv in vorbestimmte Bereiche implantiert werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930016030A KR960015271B1 (ko) | 1993-08-18 | 1993-08-18 | 전하전송장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4425360A1 DE4425360A1 (de) | 1995-02-23 |
DE4425360C2 true DE4425360C2 (de) | 1997-03-27 |
Family
ID=19361501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4425360A Expired - Fee Related DE4425360C2 (de) | 1993-08-18 | 1994-07-18 | Zwei-Phasen CCD und Verfahren zu dessen Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US5442207A (de) |
JP (1) | JP2909528B2 (de) |
KR (1) | KR960015271B1 (de) |
DE (1) | DE4425360C2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5556801A (en) * | 1995-01-23 | 1996-09-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes |
US5606187A (en) * | 1995-06-19 | 1997-02-25 | Northrop Grumman Corporation | Charge coupled device gate structure having narrow effective gaps between gate electrodes |
JP2904107B2 (ja) * | 1996-03-29 | 1999-06-14 | 日本電気株式会社 | 電荷転送装置の製造方法 |
JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
JP3107024B2 (ja) * | 1997-12-09 | 2000-11-06 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
KR20010001327A (ko) * | 1999-06-03 | 2001-01-05 | 김영환 | 전하 결합 소자 |
KR20010003830A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 고체 촬상 소자 및 그 제조방법 |
US6489642B1 (en) * | 2000-09-28 | 2002-12-03 | Eastman Kodak Company | Image sensor having improved spectral response uniformity |
US6924472B2 (en) * | 2002-11-12 | 2005-08-02 | Eastman Kodak Company | Image sensor with improved optical response uniformity |
JP4785191B2 (ja) * | 2006-03-28 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
JP4814741B2 (ja) * | 2006-09-22 | 2011-11-16 | 旭化成エレクトロニクス株式会社 | Ccdイメージセンサ |
US9193998B2 (en) * | 2013-03-15 | 2015-11-24 | Illumina, Inc. | Super resolution imaging |
US20140274747A1 (en) | 2013-03-15 | 2014-09-18 | Illumina, Inc. | Super resolution imaging |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796932A (en) * | 1971-06-28 | 1974-03-12 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
JPS5849035B2 (ja) * | 1976-08-16 | 1983-11-01 | 株式会社東芝 | 電荷転送素子 |
JPS54128684A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Charge transfer device |
US4206372A (en) * | 1979-02-28 | 1980-06-03 | Rca Corporation | Reduction of sparkle noise in CCD imagers |
NL8501339A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
JPS62126670A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 電荷転送装置 |
US4908518A (en) * | 1989-02-10 | 1990-03-13 | Eastman Kodak Company | Interline transfer CCD image sensing device with electrode structure for each pixel |
JPH02266537A (ja) * | 1989-04-07 | 1990-10-31 | Mitsubishi Electric Corp | 電荷転送素子 |
JPH04133335A (ja) * | 1990-09-25 | 1992-05-07 | Sharp Corp | 電荷転送装置 |
US5438211A (en) * | 1993-03-31 | 1995-08-01 | Kabushiki Kaisha Toshiba | Charge-transfer device having an improved charge-sensing section |
-
1993
- 1993-08-18 KR KR1019930016030A patent/KR960015271B1/ko not_active IP Right Cessation
-
1994
- 1994-05-26 US US08/250,757 patent/US5442207A/en not_active Expired - Lifetime
- 1994-07-18 DE DE4425360A patent/DE4425360C2/de not_active Expired - Fee Related
- 1994-08-18 JP JP6215275A patent/JP2909528B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-06 US US08/477,299 patent/US5607872A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR950007454A (ko) | 1995-03-21 |
KR960015271B1 (ko) | 1996-11-07 |
JP2909528B2 (ja) | 1999-06-23 |
DE4425360A1 (de) | 1995-02-23 |
JPH07176724A (ja) | 1995-07-14 |
US5442207A (en) | 1995-08-15 |
US5607872A (en) | 1997-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2502235C2 (de) | ||
DE69738012T2 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
DE4425360C2 (de) | Zwei-Phasen CCD und Verfahren zu dessen Herstellung | |
DE3941944A1 (de) | Ladungsgekoppelte vorrichtung zum verschieben von ladungen bzw. monolithischer bildwandler aus ladungsgekoppelten bausteinen und verfahren zu dessen herstellung | |
DE3937502A1 (de) | Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung | |
DE2523221C2 (de) | ||
DE2454705A1 (de) | Ladungskopplungsanordnung | |
DE2926334C2 (de) | ||
DE2645014C3 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
DE19900610A1 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür | |
DE4230648B4 (de) | Ladungsverschiebeelement und Verfahren zu dessen Herstellung | |
DE2748222A1 (de) | Kondensatorspeicheranordnung | |
DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
DE2342923C2 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung | |
DE102021201635A1 (de) | Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben | |
DE3515013A1 (de) | Festkoerper-bildsensor | |
DE4445565C2 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
DE2141695A1 (de) | Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes | |
DE3432801C2 (de) | ||
DE2500184C2 (de) | ||
DE3934903A1 (de) | Eingangsschutzschaltkreis und ausgangstreiberschaltkreis mit einer mis-halbleitereinrichtung und verfahren zu deren herstellung | |
DE4125199A1 (de) | Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130201 |