JPS5849035B2 - 電荷転送素子 - Google Patents

電荷転送素子

Info

Publication number
JPS5849035B2
JPS5849035B2 JP51097022A JP9702276A JPS5849035B2 JP S5849035 B2 JPS5849035 B2 JP S5849035B2 JP 51097022 A JP51097022 A JP 51097022A JP 9702276 A JP9702276 A JP 9702276A JP S5849035 B2 JPS5849035 B2 JP S5849035B2
Authority
JP
Japan
Prior art keywords
charge
electrodes
under
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51097022A
Other languages
English (en)
Other versions
JPS5323281A (en
Inventor
信久 久保田
晋 香山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51097022A priority Critical patent/JPS5849035B2/ja
Publication of JPS5323281A publication Critical patent/JPS5323281A/ja
Priority to US06/023,184 priority patent/US4215357A/en
Publication of JPS5849035B2 publication Critical patent/JPS5849035B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H01L29/76875—Two-Phase CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 本発明は電荷転送素子に関する。
半導体基板内を電荷の集団を転送させる電荷転送素子と
してＣＣＤやＢＢＤなとのあることは周知である。
このような電荷転送素子に於いて、それらの本来の情報
転送機能の他に固定的に情報を記憶する機能を有するこ
とが望まれている。
本発明は上記点に鑑みなされたもので固定的な情報の記
憶の可能な電荷転送素子を提供するものである。
即ち、半導体基体上に絶縁膜を介して設けられた多数の
電極に印加される電圧により、基板内に形成されるポテ
ンシャル井戸の深さを特定電極下のみ異ならしめるよう
にした電荷転送素子を得るものである。
特定電極下のポテンシャル井戸の深さを特異化せしめる
手段としては、特定電極下の半導体基体内表面に高不純
物濃度領域を設けてもよいし、あるいは当該電極下の絶
縁膜の厚さを変えてもよい。
次に図面を参照して本発明素子の実施例を説明する。
第２図に於いて、一導電形半導体基板例えばＰ形シリコ
ン基板１１上に絶縁膜例えばＳｉＯ２１２厚さ例えばＩ
ＯＯＯＡを介して多数の電極１３を設け、一端側基板１
１内表面に電荷源としてのソース領域１４を形成して電
荷結合素子１５を構成する。
本発明では素子１５において、電極１３に印加されるス
テップ状電圧により形成されるポテンシャル井戸の深さ
を特定電極下のみ他と異ならしめるものである。
例えば、第１図の■■０の特性曲線を示す領域を基板１
１に形或する。
例えば■領域は、半導体基板１１の不純物濃度そのもの
とする。
■領域は基板１１内表面に、さらに不純物としてリンを
２×１０１３ｃｒｆＬ−２及びボロンをＩ Ｘ １ ０
１４ｍ−２注入、例えばイオン注入して形成した不純物
濃度とする。
０領域は基板１１内表面にリンを注入して不純物濃度５
×１０ｌ１ｃｒｃ２の領域を形成したものである。
この場合の第１図は横軸に電極１３への印加電圧縦軸に
電極１３により形成されるポテンシャル井戸の表面電位
をとった特性曲線図である。
この第１図の特性図で判るように■■０の曲線に複数の
交点を有することである。
この実施例では、２つの交点Ｘ，ｙを有する例であり、
このｘ ｓ ’Ｉ点の電圧を電極１３に印加して、２相
で転送して読み出す例を示している。
そして、第２図Ａに示すように、電荷を一方向に転送す
るため１ビットは４つの電極１３から成り、各ビットは
それぞれの電極に対応して表面電位が■■■■又は■■
■◎の組み合わせから成る。
前者の表面電位の組み合わせを有するビットは固定的に
ａｔ Ｑ ｐｐの情報を有し、後者はａｔ ｌ １１の
情報を有するものとする。
即ち第２図Ａの−１１，＃−２，＃３の３ビットはＩｔ
Ｑ ｊｊ ｔｔ ｌ ｊｊ （ｊ Ｑ ｆｉｌの固定
情報に対応することを示している。
第２図Ｂは各電極１３の電圧としてφ１＝φ２＝Ｖ１
の場合の表面電位レベルを第１図に対応させて模式的に
示す。
第２図Ｃはφ１＝φ２＝■２の場合で、＃２のビットの
中にのみ深いポテンシャル井戸を生ずる様子を模式的に
示す。
この特定のポテンシャル井戸の有無により各ビットの固
定情報が判別される。
この電荷転送素子では２つの動作が可能である。
すなわちφＳＩＧの電位に従いソース領域より入力され
た任意の情報を転送するシフトレジスタ形の動作と、素
子製作時に固定的に記憶された情報を転送し出力する動
作である。
第３図は、各々のビットの表面電位レベルを変化させて
一方向性の電荷転送を行なうシフトレジスタ形動作の基
本原理を示したものである。
即ち、第３図の各経時変化は第４図に示す２相の転送パ
ルスを第２図Ａに示す素子１５の各電極１３に印加し、
２相ドロップクロツク駆動方式により入力された任意の
情報を転送する場合の電荷転送動作を示すものである。
第４図ではＩｔ ｌ ｊｊ ， （ｔ Ｑ ｊｊ？（
Ｑ １１なる入力の場合を示している。
第４図のｔ１ ｊｔ２ ，・・・ｔ１の時のポテンシャ
ル井戸の状態を、第３図１１．１２・・・ｔ１に示して
いる。
第２図Ｃにみられる如き深いポテンシャル井戸を有する
セルであってもクロック電圧がＶ１ において、その
表面電位が甲２まで浅くなるため、第４図に示すような
通常の２値レベルクロックでのドロップクロツク駆動が
可能となる。
ドロップクロツク駆動方式の詳細についてはＣＣＤにお
いて公知であるので省略する。
次に固定的に記憶された情報の読出し動作について説明
する。
この動作は固定的に形成された表面電位に従って各ビッ
トのセルに電荷を注入する過程と、この電荷を転送し出
力する過程とから或る第６図は固定情報読出し動作のク
ロツクのタイミング図で、この２相駆動パルスを電極１
３に印加する。
第６図ｔ１〜ｔ４が電荷注入過程でありｔ５以降が転送
過程となる。
第６図の経時状態ｊｉ ｓ ｊ２ ｓ・・・，ｔ８
に対応したポテンシャル井戸の変化を第５図に示す。
第６図に示す時刻ｔ１ においてはφ１＝φ２＝■２
，φＳＩＧ＜ｖであるから、各セルの表面電位は第５図
ｔ１ に示す様になる。
すなわちＯなる表面電位を持つセルだけが深いポテンシ
ャル井戸を生じ、かつすべてのセルに電荷が満たされる
。
つづいて第５図ｔ２ に示すように入カンース電位φＳ
ＩＧを甲，以上に引き上げることにエリ、０なる表面電
位を持つセル以外は電荷を失なう。
しかるのち第５図１３．１４ に示すように、φ１ ，
φ２の順にクロツク電圧をＶ１ に引き下げると各セル
に、０なる表面電位の有無に対応して各セルに固定情報
が書き込まれ、書込み動作が終了する。
つづいてφＳＩＧ＞Ｗ，に保ちながら、第６図に示す２
相転パルスを各電極に印加し２相ドロップクロツク駆動
方式により固定情報を転送し出力することができる。
次に本発明素子の製法例を第７図を参照して説明する。
第７図Ａに示すようにＰ型シリコン基板２１上に厚さ例
えば約１μｍの二酸化シリコン膜２２を形成し、この二
酸化シリコン膜２２を選択的にエッチングして電荷転送
素子領域２３を形成する。
次に少なくとも該領域２３内に厚さ約１００ＯＡの二酸
化シリコン膜２４を形成し、更に該膜２４上に多結晶シ
リコン膜２５を形成する。
しかるのち多結晶シリコン膜２５を選択的にエツテング
して少なくともバリア領域のゲートとなるべき部分を残
して他を除去する。
残留した多結晶シリコン膜２５をマスクとして二酸化シ
リコン膜２４のエッチングを行なう。
次に露出したシリコン基板２１および多結晶シリコン膜
２５を熱酸化して厚さ約１００ＯＡの二酸化シリコン膜
２６を第７図Ｂの如く形成する。
しかるのち適当なマスクを用いて前記表面電位■の部分
に例えばｌ Ｘ Ｉ Ｑ”１２のボロン及び２×１０１
３ｃｒｃ２のリンをイオン注入、表面電位◎の部分に５
Ｘ１０”ｃＥ２のリンイオンをそれぞれ注入して高不純
物濃度層２７．２８を形成する。
次に第Ｔ図Ｃに示すように前記二酸化シリコン膜２６上
に多結晶シリコン膜を形成したのちこれを選択的にエッ
チングして少なくとも電荷蓄積領域のゲート電極となる
べき部分２９を形成する。
しかるのち該ゲート電極２９をマスクにして二酸化シリ
コン膜２６のエッチングを行ったのち、Ｎ型不純物の拡
散により、露出した基板２１内表面に少なくとも入力部
の拡散層１０を形成する。
次に第１図Ｄに示すように厚さ約１μｍの低温酸化膜３
１を形成し、入力部の拡散層１０上にコンタフトホール
３２を設ける。
さらにアルミニウムを蒸着し選択的にエッチングしてア
ルミニウム配線層３３を形成する。
このように構成することにより本発明は、電荷転送素子
のすべての電極に、特定の等しい電圧を印加して、ｔ（
ｌ ３３の情報に対応したビットの深いポテンシャル
井戸の中に電荷を注入し、それを転送出力することによ
り固定情報の内部を判別できる。
上記実施例では固定記憶手段として不純物濃度を変えた
例について説明したが、特定電極下のポテンシャル井戸
の深さを他と異ならしめる手段であれば、何であっても
よく、例えば電極下の酸下膜の厚さを変えてもよい。
さらに上記実施例では２相駆動について説明したが２相
に限定されることなく３相でも４相でもよく相数には関
係しない。
【図面の簡単な説明】
第１区は本発明による電荷転送素子の一実施例を説明す
るための電荷転送素子の表面電位と電極印加電圧の関係
を示す特性図、第２図は第１図の特性を有する本発明素
子の構造とその基本動作の説明図、第３図は第２図に示
した本発明素子を用いて２相ドロップクロック駆動した
場合の電荷転送の様子説明するためのポテンシャル井戸
電位分布図、第４図は第３図に示した電荷転送を実行す
るときのクロツクパルス波形図、第５図は第２図に示し
た本発明素子を用いて固定情報読出し動作を行う場合の
ポテンシャル井戸電位分布図、第６図は第５図に示した
読出し動作を実行するときのクロツクパルス波形図、第
７図は第２図に示した本発明素子の製法を説明するため
の工程図である。 １１．２１・・・・・・Ｓｉ基板、１２．２４・・・・
・・酸化膜、１３，２５，２９・・・・・・電極。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基体と、この基体に設けられる転送すべき電
    荷を供給する電荷源と、前記半導体基体上に形成される
    絶縁膜を介して形成されかつ前記電荷源の近傍から一方
    向に配列される多数の電極と、これら電極にそれぞれ所
    定のステップ状に変化する電圧を印加して各々の電極下
    の表面電位を変化させて前記電荷源から供給される電荷
    を前記一方向に転送する転送手段と、前記多数の電極の
    内特定の電極下にその印加電圧に対する表面電位特性を
    他の電極下の特性と異ならしめるため前記半導体基体に
    施される固定記憶手段とを具備し、前記特定電極下に形
    成される他の電極下よりも深いポテンシャル井戸に電荷
    を供給して蓄積し、前記転送手段の作動により前記ポテ
    ンシャル井戸の電荷を転送して固定記憶情報を読み出す
    ことを特徴とする電荷転送素子。 ２ 固定記憶手段は、特定電極下の半導体基体表面に高
    不純物濃度層を形成することである上記特許請求の範囲
    第１項に記載した電荷転送素子。 ３ 固定記憶手段は、特定電極下の絶縁膜の厚さを他の
    電極下の絶縁膜の厚さと異ならしめることによる上記特
    許請求の範囲第１項に記載した電荷転送素子。
JP51097022A 1976-08-16 1976-08-16 電荷転送素子 Expired JPS5849035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP51097022A JPS5849035B2 (ja) 1976-08-16 1976-08-16 電荷転送素子
US06/023,184 US4215357A (en) 1976-08-16 1979-03-23 Charge transfer device stored with fixed information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51097022A JPS5849035B2 (ja) 1976-08-16 1976-08-16 電荷転送素子

Publications (2)

Publication Number Publication Date
JPS5323281A JPS5323281A (en) 1978-03-03
JPS5849035B2 true JPS5849035B2 (ja) 1983-11-01

Family

ID=14180769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51097022A Expired JPS5849035B2 (ja) 1976-08-16 1976-08-16 電荷転送素子

Country Status (2)

Country Link
US (1) US4215357A (ja)
JP (1) JPS5849035B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2589003B1 (fr) * 1985-10-18 1987-11-20 Thomson Csf Procede de realisation d'un dispositif a transfert de charge et dispositif a transfert de charge mettant en oeuvre ce procede
US4230954A (en) * 1978-12-29 1980-10-28 International Business Machines Corporation Permanent or semipermanent charge transfer storage systems
DE2907066A1 (de) * 1979-02-23 1980-09-04 Hoechst Ag Verfahren zur rueckgewinnung von pyrolyseenergie bei der herstellung von vinylchlorid durch unvollstaendige thermische spaltung von 1,2-dichloraethan
US4592130A (en) * 1979-03-26 1986-06-03 Hughes Aircraft Company Method of fabricating a CCD read only memory utilizing dual-level junction formation
US4903097A (en) * 1979-03-26 1990-02-20 Hughes Aircraft Company CCD read only memory
FR2533371B1 (fr) * 1982-09-21 1985-12-13 Thomson Csf Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d'un circuit integre utilisant une telle structure
JP2550008B2 (ja) * 1984-06-20 1996-10-30 株式会社日立製作所 半導体装置の製造方法
US4746622A (en) * 1986-10-07 1988-05-24 Eastman Kodak Company Process for preparing a charge coupled device with charge transfer direction biasing implants
US4910569A (en) * 1988-08-29 1990-03-20 Eastman Kodak Company Charge-coupled device having improved transfer efficiency
KR960015271B1 (ko) * 1993-08-18 1996-11-07 엘지반도체 주식회사 전하전송장치의 제조방법
JP2010009669A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654499A (en) * 1970-06-24 1972-04-04 Bell Telephone Labor Inc Charge coupled memory with storage sites
US3789267A (en) * 1971-06-28 1974-01-29 Bell Telephone Labor Inc Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel
US3829885A (en) * 1972-10-12 1974-08-13 Zaidan Hojin Handotai Kenkyu Charge coupled semiconductor memory device
US3918997A (en) * 1974-12-06 1975-11-11 Bell Telephone Labor Inc Method of fabricating uniphase charge coupled devices
US4047215A (en) * 1975-01-31 1977-09-06 Texas Instruments Incorporated Uniphase charge coupled devices
US4060738A (en) * 1976-03-03 1977-11-29 Texas Instruments Incorporated Charge coupled device random access memory

Also Published As

Publication number Publication date
JPS5323281A (en) 1978-03-03
US4215357A (en) 1980-07-29

Similar Documents

Publication Publication Date Title
JP3749101B2 (ja) 半導体装置
US4112456A (en) Stabilized charge injector for charge coupled devices with means for increasing the speed of propagation of charge carriers
US5347140A (en) Resonant electron transfer device
US7652324B2 (en) NAND type dual bit nitride read only memory and method for fabricating the same
JPS5849035B2 (ja) 電荷転送素子
US9673304B1 (en) Methods and apparatus for vertical bit line structures in three-dimensional nonvolatile memory
JPS62291180A (ja) 電気的に変更できる持久記憶浮動ゲ−トメモリデバイス
KR100564777B1 (ko) 반도체기억장치
KR100373670B1 (ko) 불휘발성 반도체 기억 장치
US4959709A (en) Semiconductor memory device with capacitor on opposite surface of substrate
JPH0737996A (ja) メモリセルにトランジスタを用いない半導体記憶装置およびその製造方法
EP3355354A1 (en) Nonvolatile semiconductor storage device
JPS588078B2 (ja) 半導体記憶装置
GB1594562A (en) Semiconductor devices
JP2004533126A (ja) トランジスタ構成、トランジスタ構成をデータメモリとして動作するための方法、およびトランジスタ構成製造するための方法
CN115719600A (zh) 存储单元、存储的方法、存储阵列、存储器及其制备方法
US3908182A (en) Non-volatile memory cell
JP2010098081A (ja) 半導体装置
US7733707B2 (en) 1-transistor type DRAM cell, DRAM device and DRAM comprising thereof and driving method thereof and manufacturing method thereof
US4379306A (en) Non-coplanar barrier-type charge coupled device with enhanced storage capacity and reduced leakage current
TWI557749B (zh) 直接轉移跨步記憶體及使用該記憶體之電腦系統
TWI838924B (zh) 半導體記憶裝置的製造方法
WO2023073765A1 (ja) 半導体メモリ装置の製造方法
JPS5847795B2 (ja) 半導体記憶装置
JP2002270704A (ja) 不揮発性半導体記憶装置およびその製造方法