DE3515013A1 - Festkoerper-bildsensor - Google Patents
Festkoerper-bildsensorInfo
- Publication number
- DE3515013A1 DE3515013A1 DE19853515013 DE3515013A DE3515013A1 DE 3515013 A1 DE3515013 A1 DE 3515013A1 DE 19853515013 DE19853515013 DE 19853515013 DE 3515013 A DE3515013 A DE 3515013A DE 3515013 A1 DE3515013 A1 DE 3515013A1
- Authority
- DE
- Germany
- Prior art keywords
- image sensor
- solid
- state image
- sensor according
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 53
- 238000009792 diffusion process Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005036 potential barrier Methods 0.000 claims description 8
- 230000006698 induction Effects 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 2
- 238000002955 isolation Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
D-8000 MÜNCHEN 90 OLYMPUS OPTICAL CO. LTD. SCHWEIGERSTRASSE2
lA-59 192 telefon: (089)662051
TELEGRAMM: PROTECTPATENT Telex: j 24 070
Die Erfindung betrifft einen Festkörper-Bildsensor, in dem statische
Induktionstransistoren (nachfolgend SIT genannt) als Bildelemente verwendet werden.
Für herkömmliche Festkörper-Bildsensoren zur Verwendung in Video-Kameras, Faksimilegeräten etc. wurden Ladungs-Ubertragungseinrichtungen
wie BBD (Bucket Brigade Device; Eimerkettenschaltung) , CCD (Charge Coupled Device) oder MOS-Transistoren
vorgeschlagen. Diese Festkörper-Bildsensoren haben aber verschiedene Nachteile, wie beispielsweise das Auslecken von Ladungen
bei der Ladungsübertragung sowie eine geringe Lichtempfindlichkeit
.
Zur Vermeidung dieser Nachteile sind kürzlich sogenannte SIT für Festkörper-Bildsensoren vorgeschlagen worden. Der SIT ist
eine Art Phototransistor, der sowohl eine photoelektrische Umwandlung
als auch eine photoelektrische Ladungsspeicherung ermöglicht. Er hat verschiedene Vorteile, wie eine hohe Eingangsimpedanz, hohe Ansprechgeschwindigkeit, fehlende Sättigung, geringes
Rauschen sowie einen geringen Leistungsverbrauch etc. im Vergleich zu Feldeffekttransistoren oder Sperrschicht-Transistoren.
Ein unter Verwendung von SIT aufgebauter Festkörper-Bildsensor hat deshalb eine hohe Empfindlichkeit, eine hohe Ansprechgeschwindigkeit
und einen weiten dynamischen Bereich.
• Q> -
Ein derartiger Festkörper-Bildsensor ist in der europäischen Patentanmeldung 96725 beschrieben.
Fig. 1 zeigt einen Schnitt durch ein Bildelement eines bekannten Festkörper-Bildsensors. Der SIT 1 weist eine sogenannte
"Vertikal-Anordnung" auf, bei der der Drain-Bereich durch ein η -Substrat 2 und ein Source-Bereich durch einen η -Bereich 4
in einer n~-Epitaxieschicht 3 gebildet sind, welche auf dem η -Substrat 2 gewachsen ist und den Kanalbereich bildet. In der
Epitaxieschicht 3 ist weiterhin ein P -Gate-Bereich 5 zur Signalspeicherung vorgesehen, welcher den η -Source-Bereich 4 umgibt,
während auf dem Gate-Bereich 5 über einem isolierenden Film 6 die Elektrode 7 angebracht ist. Auf diese Weise wird
eine Gate-Elektrode mit einer sogenannten MIS-Struktur gebildet,
d.h. eine Anordnung aus Metallelektrode/isolierendem Film/ Halbleiter-Gate-Bereich. Die Verunreinigungskonzentration in
der η -Epitaxieschicht 3, welche den Kanalbereich bildet, ist so niedrig angesetzt, daß der Kanalbereich auch dann verarmt
ist, wenn die an die Gate-Elektrode 7 angelegte Vorspannung null Volt beträgt, so daß eine Abschnürspannung mit einer hohen
Potentialbarriere erhalten wird.
Nachfolgend wird der Betrieb des SIT 1 erläutert. Fällt Licht auf den Kanalbereich 3 und den Gate-Bereich 5, ohne daß eine
Vorspannung zwischen Drain und Source gelegt ist, so werden Löcher von Elektronen-Loch-Paaren induziert und im Gate-Bereich
5 gespeichert, während Elektronen vom Drain-Bereich 2 zum Masseanschluß abgeführt werden. Die entsprechend dem einfallenden
Licht im Gate-Bereich 5 gespeicherten Löcher erhöhen das Potential des Gate-Bereiches 5 und erniedrigen entsprechend der
Intensität des einfallenden Lichtes die Potentialbarriere des Kanalbereiches 3. Ist zwischen Drain und Source eine Vorspannung
gelegt und ebenfalls eine Vorspannung in Durchlaßrichtung an die Gate-Elektrode 7, so fließt ein Strom zwischen Drain und
Source entsprechend der Menge von im Gate-Bereich gespeicherten Löchern, so daß ein Ausgangssignal erhalten werden kann, das
entsprechend der Intensität des einfallenden Lichtes verstärkt ist. Der Licht-Verstärkungsfaktor S ergibt sich aus der Gleichung
Z1 χ je2
S /V
Q.
wobei 2a der Innendurchmesser des ringförmigen Gate-Bereiches 5, X, die Tiefe des Gate-Bereiches 5 und Ji ~ der Abstand zwischen
den Gate- und Drain-Bereichen sind. Bei dem gezeigten SIT 1 beträgt der Licht-Verstärkungsfaktor S normalerweise 10 und ist
somit um eine Größenordnung besser als bei bipolaren Transistoren. Wie sich aus der vorstehenden Gleichung ergibt, ist es zur
Erzielung großer Verstärkungsfaktoren erforderlich, den Abstand 2a klein, die Tiefe der Epitaxieschicht 3 und des Gate-Bereiches
5 groß zu machen. Um beispielsweise einen Verstärkungsfak-
3 4
tor S von 10 bis 10 zu erhalten, müssen folgende Werte eingehalten
werden: ^. = 2 bis 3 μπ\ und ^2 = 5 bis 6 um.
Bei dem vorstehend beschriebenen Festkörper-Bildsensor ist es erforderlich, einen Isolationsbereich 8 zwischen benachbarten
SITs anzuordnen, so daß die in den einzelnen SIT induzierten Signal-Ladungen isoliert sind. Diese Isolierung wird durch gewöhnliche
Isolationsverfahren, wie Auftragung eines Oxid-Filmes, Diffusion oder auch V-förmige Ausnehmungen erreicht. Im
gezeigten Beispiel erstreckt sich der Isolationsbereich 8 von der Oberfläche der Epitaxieschicht 3 bis zum Substrat 2, so daß
sich bei einer starken Epitaxieschicht 3 Schwierigkeiten bei der Ausformung des Isolationsbereiches 8 ergeben. Da es weiterhin
zu Erzielung großer Verstärkungsfaktoren S erforderlich ist, den Gate-Bereich 5 stark zu machen, scheiden Diffusionsverfahren
aus. Wird weiterhin der Gate-Bereich 5 relativ stark ausgeformt, so entsteht eine unerwünschte spektrale Empfindlichkeit
aufgrund von Licht-Absorption im Gate-Bereich 5. Deshalb
ist bei dem bekannten SIT die Empfindlichkeit durch den gegebenen Aufbau eingeschränkt.
59192
Soll eine sogenannte "Selbst-Justierung" bei der Integration
der Source-Gate-Anordnung durchgeführt werden, ist es erforderlich, den Source-Bereich 4 bei der Bildung des Gate-Bereiches
mit einer Maske abzudecken. Dieser Vorgang ist beim Stand der Technik aufwendig und teuer. Ist andererseits die Source-Gate-Anordnung
integriert, so ist die Durchbruchspannung zwischen Source und Drain relativ niedrig, so daß Leck-Ströme auftreten
können.
Die Erfindung stellt sich die Aufgabe, die vorstehenden Nachteile zu überwinden und einen Festkörper-Bildsensor zu schaffen,
welcher leicht integriert werden kann, eine hohe Empfindlichkeit aufweist und dabei kostengünstig herstellbar ist.
Ein diese Aufgabe lösender Festkörper-Bildsensor ist mit seinen Ausgestaltungen in den Patentansprüchen gekennzeichnet.
Da erfindungsgemäß die SIT der einzelnen Bildelemente eine MOS-Gate-Konstruktion
aufweisen, ohne daß eine Gate-Diffusionsschicht vorgesehen ist, kann ein sogenanntes "Selbst-Justierungsverfahren"
zur Integration der Source-Drain-Anordnung mittels weniger Masken durchgeführt werden. Da dieses Verfahren
vorteilhaft bei der Bildung peripherer Schaltungsanordnungen eingesetzt wird, läßt sich ein Festkörper-Bildsensor mit hoher
Integrationsdichte kostengünstig herstellen. Da die Gate-Elektrode relativ dünn ausgestaltet sein kann, hat der Festkörper-Bildsensor
eine hohe Empfindlichkeit im gesamten Bereich von langen bis zu kurzen Wellenlängen. Auch läßt sich bei dem erfindungsgemäßen
Festkörper-Bildsensor die Rücksetzung der gespeicherten Licht-Ladungsträger einfacher und sicherer als bei
Bildsensoren mit Gate-Diffusionsschicht durchführen. Auch kann die Durchbruchspannung zwischen Gate und Source relativ groß
gemacht werden. Auch die Schwankungen der charakteristischen Daten der einzelnen Bildelemente können relativ gering gehalten
werden.
■ 3-
Ausführungsbeispiele eines erfindungsgemäßen Festkörper-Bildsensors
sind anhand einer Zeichnung näher erläutert. Es zeigt bzw. zeigen:
Fig. 2A-2C schematische Darstellungen eines ersten Ausführungsbeispieles eines SIT-Bildelementes eines Festkörper-Bildsensors;
Fig. 3A-3D und Fig. 4A-4D schematische Erläuterungen des Betriebes
des in den Fig. 2A-2C gezeigten SIT-Bildelementes;
Fig. 5A und 5B schematische Darstellungen der Schaltung des Festkörper-Bildsensors;
Fig. 6A-6F Pulsformen der vertikalen und horizontalen Abtastsignale;
Fig. 7A-7H schematische Darstellungen des Verfahrens zum Herstellen
des in Fig. 5A gezeigten Festkörper-Bildsensors;
Fig. 8A-8C schematische Darstellungen eines zweiten Ausführungsbeispieles
eines SIT-Bildelementes für einen Festkörper-Bildsensor ;
Fig. 9A-9D und Fig. lOA-lOD schematische Darstellungen des Betriebes
des in den Fig. 8A-8C gezeigten SIT; und
Fig. 1IA-IIJ schematische Ansichten des Verfahrens zum Herstellen
des in den Fig. 8A-8C gezeigten Festkörper-Bildsensors.
Die Fig. 2A und 2B sind eine Draufsicht bzw. ein Schnitt eines ersten Ausführungsbeispieles eines SIT, welcher ein Bildelement
eines Festkörper-Bildsensors bildet. Bei diesem Ausführungsbeispiel weist der SIT 11 ein η -Halbleitersubstrat 12, eine
kreisförmige η -Source-Diffusionsschicht 13, welche in der
Oberfläche des Substrates 12 ausgebildet ist, eine Source-Elektrode
14, welche in der Source-Diffusionsschicht 13 angeordnet ist, eine MOS-Gate-Anordnung, welche aus einem das Gate isolierenden
Film 15 besteht, der auf der Oberfläche des Substrates 12 angeordnet ist und die Source-Diffusionsschicht 13 umgibt,
und eine ringförmige Gate-Elektrode 16 auf, welche auf dem das Gate isolierenden Film 15 angeordnet ist und aus Polysilikon,
SnO2, ITO oder dergleichen besteht. Eine η -Drain-Diffusionsschicht
17 ist auf der Rückseite des Substrates 12 angebracht. Die Gate-Elektrode 16 ist durch eine isolierende Schicht 18 abgedeckt.
Die das Gate isolierende Schicht 15 ist gleichmäßig auf der Oberfläche des Substrates 12 verteilt, außer in dem Abschnitt,
welcher der Source-Diffusionsschicht 13 des SIT 11 entspricht. Weiterhin ist eine η -Diffusionsschicht 19 zwischen
benachbarten SIT 11 angeordnet, so daß die einzelnen SIT 11 elektrisch und optisch isoliert sind.
Bei einem SIT 11 mit der in den Fig. 2A und 2B gezeigten MOS-Struktur
(nachfolgend MOSSIT genannt) ist die Konzentration des Substrates 12 (n ) vorzugsweise geringer als 10 cm , während
die Tiefen x. der Source-Diffusionsschicht 13 und der Diffusionsschicht
19 zur Isolation etwa gleiche Werte annehmen, vorzugsweise weniger als o.2 um. Der Durchmesser δ, der Source-Dif
fusionsschicht 13 ist kleiner als 1.0 um, während der Außendurchmesser
S2 der Gate-Elektrode 16 eine Stärke von 2,0 bis
6,0 um aufweist und die Stärke der das Gate isolierenden
Schicht 15 Werte zwischen 200 und 1.000 A (0.02 bis 0,1 um) annimmt.
Fig. 2C zeigt ein Ersatzschaltbild des MOSSIT 11, wobei eine
Gate-Spannung V über den Gate-Anschluß 21 an die Gate-Elektrode 16, eine Source-Spannung V über den Source-Anschluß 22 an
die Source-Elektrode 14, eine Drain-Spannung V an den Drain-Anschluß
23, welcher weiterhin mit der Drain-Diffusionsschicht 17 verbunden ist, und eine Isolationsspannung VTC!n an den
- sf - 59 192
Isolationsanschluß 24, welcher weiterhin mit der Diffusionsschicht 19 zur Isolation verbunden ist, angelegt sind.
Anhand der Fig. 3A-3D und 4A-4D soll der Betrieb des MOSSIT erläutert werden. Die FIg. 3A-3D illustrieren Pulsformen der
Isolationsspannung VTO_, der Gate-Spannung V , der Drain-Spannung
Vn und der Source-Spannung V , wobei auf der horizontalen
Achse die Zeit und auf der vertikalen Achse die Spannung angegeben ist. Die Licht-Empfangsperiode des MOSSIT 11 setzt sich
aus der Speicherzeitspanne T-, der Auslese-Zeitspanne T« und der Rücksetz-Zeitspanne T_ zusammen, während der die Isolationsspannung
Vn und die Drain-Spannung Vn auf dem konstanten
Wert Vn_ (>0) gehalten sind. Während der Speicher-Zeitspanne T.
wird die Gate-Spannung Vp auf einem Speicher-Gate-Potential
V01 (<0) und die Source-Spannung V_ auf einem Wert Vo„(=Vn_)
gehalten, welcher der Drain-Spannung V entspricht. Während der Auslese-Zeitspanne T2 wird die Gate-Spannung V auf der
Gate-Auslesespannung VG2 (VG,<
Vqj*·®) gehalten, während die
Source-Spannung V0 auf dem Massepotential V01(^V00) gehalten
wird. Während der Rücksetz-Zeitspanne T_ wird die Gate-Spannung V auf der Rücksetz-Gate-Spannung v G3(>0) gehalten und die
Source-Spannung Vc nimmt das Massepotential V01 an.
ο öl
Gemäß Fig. 4A erstreckt sich unmittelbar nach einer Rücksetzung die Verarmungsschicht 31 von der Grenzfläche zwischen der das
Gate isolierenden Schicht 15 und dem Substrat 12 in das Substrat hinein. Diese Ausdehnung der Verarmungsschicht 31 wird
aufrechterhalten, bis die Auslese-Zeitspanne T- beginnt, wenn
kein Licht auf die Gate-Elektrode 16 fällt. Fällt aber Licht auf die Gate-Elektrode 16, so werden Elektronen-Loch-Paare in
der Verarmungsschicht 31 erzeugt. Die derart gebildeten Löcher werden in der Oberfläche des Substrates 12 unmittelbar unterhalb
der das Gate isolierenden Schicht 15 gemäß Fig. 4B gespeichert, so daß die Ausdehnung der Verarmungsschicht verringert
wird und sich auch die Potentialbarriere bezüglich der Elektronenbewegung in Vertikal-Richtung im Vergleich zu Fig. 4A verringert
(vertikal: senkrecht zur Hauptebene).
Ά-
Wird die Gate-Spannung V von V , auf VG~ nach Verstreichen der
Speicher-Zeitspanne T. erhöht, so verringert sich die Potenttialbarriere für die Elektronen weiter, und zwar entsprechend
dein Anstieg der Gate-Spannung VG gemäß Fig. 4C, so daß ein verstärkter
Signal-Strom zwischen Source und Drain fließt. Für diesen Fall wurde experimentell gefunden, daß der Ausgangsstrom
angenähert proportional ist der integrierten Menge an Licht während der Speicher-Zeitspanne T-.
Wird die Gate-Spannung V vom Wert VG2 auf VG3 (>V J nach Verstreichen
der Auslese-Zeitspanne T0 gesteigert, so werden die in der Oberfläche des Substrates 12 unmittelbar unterhalb der
das Gate isolierenden Schicht 15 gespeicherten Löcher 32 über die Source-Diffusionsschicht 13 und die Source-Elektrode 14 gemäß
Fig. 4D abgeführt. Wenn danach die Gate-Spannung V_ und die Source-Spannung Vc die Werte V^1 bzw. Veo nach Verstreichen der
Rücksetz-Zeitspanne T_ annehmen, wird der nächste Licht-Empfangszyklus
begonnen. Es ist daraufhinzuweisen, daß die Bewegung der unmittelbar unter der das Gate isolierenden Schicht
15 gespeicherten Löcher 32 in benachbarte Bildelemente deshalb verhindert ist, weil eine Isolationsspannung an die Diffusionsschicht 19 angelegt ist, wodurch eine hohe Barriere für eine
Loch-Bewegung in horizontaler Richtung erzeugt ist.
Fig. 5A zeigt das Schaltbild eines Festkörper-Bildsensors, bei dem die in den Fig. 2A-2C gezeigten MOSSIT verwendet sind. Fig.
5B ist eine Draufsicht auf einen Abschnitt des in Fi.g 5A gezeigten
Festkörper-Bildsensors. Es sind m χ η MOSSIT 11-11 bis 11-mn matrixförmig angeordnet und Bild-Signale werden aus den
einzelnen Bildelementen nacheinander mittels einer XY-Adressierung ausgelesen, d.h. einem Source-Gate-Auswahlverfahren. Die
Gate-Anschlüsse der einzelnen MOSSIT der Zeilen 11-11 bis 11-ml, ... 11-ln bis 11-mn, welche in X-Richtung mit den zugehörigen
Zeilenleitungen 41-1, ..., 41-m verbunden sind, werden mit vertikalen Abtastsignalen &c-\t ···» &c gespeist, welche
aus der vertikalen Abtastschaltung 42 in die einzelnen Zeilenleitungen
41-1, ..., 41-m eingegeben werden. An die Source-Anschlüsse
der einzelnen MOSSIT der Spalten 11-11 bis 11-ml, ...,
11-ln bis 11-mn, welche in Y-Richtung angeordnet sind und mit
den zugehörigen Spaltenleitungen 43-1, ..., 43-n verbunden sind, sind die einzelnen Spaltenleitungen 43-1, ..., 43-n angeschlossen,
welche ihrerseits mit der Erdleitung 47 und über Spalten-Auswahltransistoren 44-1, ..., 44-n sowie umkehrende
Auswahl-Transistoren 45-1, ..., 45-n mit der Video-Leitung 46 verbunden sind. Horizontale Abtastsignale ®st/ .··, δ werden
an die Gate-Anschlüsse der Spalten-Auswahltransistoren 44-1, ..., 44-n aus der horizontalen Abtastschaltung 48 angelegt und
auch Inversionssignale dieser horizontalen Abtastsignale werden an die Gate-Anschlüsse der Umkehrungs-Auswahltransistoren 45-1,
..., 45-n angelegt. Weiterhin sind die Drain-Anschlüsse aller MOSSIT 11-11 bis 11-mn der Bildelemente gemeinsam mit der
Video-Leitung 46 verbunden und eine Video-Spannung V wird über einen Lastwiderstand 49 an die Drain-Anschlüsse angelegt.
Die gleiche Spannung (V__) wird auch an die Diffusionsschichten
der Isolationen zwischen benachbarten Bildelementen angelegt.
Die Fig. 6A-6C zeigen Pulsformen der vertikalen Abtastsignale
S> ., cBG2 ..., welche in die Zeilenleitungen 41-1, 41-2, ...
eingegeben werden. Die Fig. 6D-6F zeigen Pulsformen der horizontalen Abtastsignale (S1,., ä ., . ·.» welche an die Gate-Anschlüsse
der Spalten-Auswahltransistoren 44-1, 44-2, ... angelegt werden. Die vertikalen Abtastsignale Φ ^, $G2' ···» welche
jeweils durch die Auslese-Gate-Spannung V mit kleiner Amplitude und die Rücksetz-Spannung V35^ mit großer Amplitude repräsentiert
werden, werden während einer Zeilen-Abtastperiode t auf den Wert V^ gesetzt und während einer Austastperiode bis
zum Beginn der nächsten horizontalen Abtastoperation der folgenden Zeile auf den Wert V gesetzt. Die horizontalen Abtastsignale
Sg-,/ ffis2' "** dienen der Auswahl der Spaltenleitungen
und werden auf solche Spannungswerte eingestellt, daß durch ein Signal mit geringer Höhe die Spalten-Auswahltransistoren 44-1,
59 192
44-2, ... ausgeschaltet und die Umkehrungs-Auswahltransistoren
45-1, 45-2, ... leitend werden, während ein Signal höherer Amplitude die Spalten-Auswahltransistoren 44-1, 44-2, ... leitend
und die Umkehrungs-Auswahltransistoren 45-1, 45-2, ... nichtleitend macht.
Nachfolgend soll der Betrieb des in den Fig. 5A und 5B gezeigten Festkörper-Bildsensors anhand der in den Fig. 6A-6F gezeigten
Pulsformen erläutert werden. Nimmt das Signal <δ_, den Auslese-Pegel
V gemäß einem Befehl der vertikalen Abtastschaltung 42 an, so wird eine erste MOSSIT-Reihe aus den MOSSIT
11-11 bis 11-ln ausgewählt, welche mit der Zeilenleitung 41-1
verbunden sind und die Spalten-Auswahltransistoren 44-1 bis 44-n werden nacheinander mittels der Signale S>„. bis $>„ durch-
Sl Sn
geschaltet, welche von der horizontalen Abtastschaltung 48 geliefert
werden, so daß auf der Video-Leitung 46 die Bildsignale aufeinanderfolgender MOSSIT 11-11, 11-12, ..., 11-ln ausgelesen
werden. Sodann wird die MOSSIT-Reihe aus den MOSSIT 11-11 bis 11-ln mittels der Signale S1 bis δο hohen Pegels rückgesetzt,
fax οΩ
welche gleichzeitig erzeugt werden, wenn das Signal ffi . den
hohen Pegel V__ annimmt. Nimmt das Signal ä>__ den Auslese-Pegel
(DK \3 £.
V,., an, so wird eine zweite MOSSIT-Reihe aus den MOSSIT 11-21
(BG
bis ll-2n ausgewählt, welche mit der Zeilenleitung 41-2 verbunden sind. Sodann werden die Bildsignale der MOSSIT 11-21, 11-22
... ll-2n nacheinander ausgelesen und alle MOSSIT 11-21 bis ll-2n werden gleichzeitig rückgesetzt. Danach werden darauffolgende
Bildsignale in gleicher Weise wie oben beschrieben ausgelesen, um die Video-Signale für eine Feldabtastung zu erhalten.
Bei dem vorstehend beschriebenen Festkörper-Bildsensor sind die Source und Drain eines nicht ausgewählten SIT mittels der Umkehrungs-Auswahltransistoren
45-1 bis 45-n gegenseitig verbunden, so daß kein Signal durch die nicht ausgewählten MOSSIT erzeugt
wird.
■45-
Bei dem in Fig. 5A gezeigten Festkörper-Bildsensor sind die MOSSIT 11-11 bis 11-mn sowie periphere Schaltkreise, wie die
vertikale Abtastschaltung 42, die Spalten-Auswahltransistoren 44-1 bis 44-n, die Umkehrungs-Auswahltransistoren 45-1 bis 45-n
und die horizontale Abtastschaltung 48 auf dem gleichen Substrat ausgebildet.
Nachfolgend werden die Schritte zur Herstellung eines derartigen Bildsensors sowie der peripheren Schaltkreise anhand der
Fig. 7A-7H erläutert.
Zunächst wird gemäß Fig. 7A eine isolierende Schicht 51 mit einer Stärke von etwa 70 00 A (0,7 μΐη) gleichmäßig auf der Oberfläche
des Substrates 12 mittels beispielsweise thermischer Oxidation gebildet. Sodann wird eine Widerstandsschicht 53
mittels Photo-Lithographie auf dem Licht-Empfangsabschnitt 52 ausgeformt und danach wird eine isolierende Schicht in dem Abschnitt,
in welchem eine Senke für die peripheren Schaltungen 54 vorgesehen ist, weggeätzt, so daß in diesem Bereich Verunreinigungen
in Form von Akzeptoren, wie Bor, mit einer Konzentration von etwa 10 cm deponiert werden können. Sodann wird
eine η -Drain-Schicht 17 für das Licht-Empfangselement auf der Rückseite des Substrates 12 ausgeformt und danach wird die
Widerstandsschicht 53 für die Bildung der Senke entfernt und eine Vertiefung mit einer Stärke von etwa 5 um wird gemäß Fig.
7B gebildet. Sodann wird eine isolierende Schicht entsprechend dem Abschnitt, an welchem die das Gate isolierende Schicht gebildet
werden soll, mittels Ätzung entfernt, nachdem eine Widerstandsschicht 56 mittels Photo-Lithographie in den vom geätzten
Abschnitt verschiedenen Abschnitten gebildet ist, so daß ein das Gate isolierender Film 15 mit einer Stärke von etwa
200-1000 A (0,02 - 0,1 um) gemäß Fig. 7C gebildet ist.
Sodann wird entsprechend Fig. 7D eine Elektrodenschicht 57 mit einer Stärke von etwa 500-3000 A (0,05 - 0,3 um) zur Bildung
der Gate-Elektrode ausgeformt und eine Widerstandsschicht 58,
welche die Gate-Elektrode der MOSSIT im Licht-Empfangsbereich und der NMOSFET in den peripheren Schaltungen bildet, wird mittels
Photo-Lithographie auf der Elektrodenschicht 57 ausgeformt, Danach wird entsprechend Fig. 7E die Elektrodenschicht 57 selektiv
mittels Ätzung entfernt, um Gate-Elektroden 16 der MOSSIT und der NMOSFET zu bilden, wonach unter Verwendung der Gate-Elektroden
16 als Maske die η -Source-Diffusionsschichten 13, die η -Diffusionsschichten 19 für die Isolierung der MOSSIT,
die η -Source-Diffusionsschichten 59, und die η -Drain-Diffusionsschichten
60 der NMOSFET mittels Ionen-Injektion derart gebildet werden, daß Arsen oder Phosphor mit einer Konzentration
·
wird.
wird.
tion von etwa 10 - 10 cm in dem Substrat 12 deponiert
Sodann wird die Widerstandsschicht 58, welche bei der Bildung der Gate-Elektrode benutzt worden ist, entfernt und die isolierende
Schicht 18 wird auf der Oberfläche der Gate-Elektrode 16 ausgeformt. Sodann wird entsprechend Fig. 7F eine Widerstandsschicht
61 mittels Photo-Lithographie gebildet und in der Widerstandsschicht 61 werden Kontakt-Löcher 62 vorgesehen, um
die Source-Elektroden, die Elektroden zur Isolierung der Licht-Empfangselemente,
sowie der Source- und der Drain-Elektroden der NMOSFET zu bilden, welche die peripheren Schaltkreise darstellen.
Sodann wird die Widerstandsschicht 61, welche bei der Erzeugung der Kontakt-Löcher gedient hat, entfernt und die
Source-Elektroden, die Elektroden für die Isolierung der Licht-Empfangselemente sowie die Source- und die Drain-Elektroden der
NMOSFET der peripheren Schaltkreise werden ausgeformt. Sodann wird gemäß Fig. 7G mittels Photo-Lithographie die Widerstandsschicht
63 geformt und eine Rest-Elektrodenschicht wird mittels Ätzung entfernt, so daß die Source-Elektroden 14 bzw. die Isolationselektroden
(nicht gezeigt) der Licht-Empfangselemente sowie die Source-Elektroden 64 und die Drain-Elektroden 65 der
NMOSFET der peripheren Schaltungen gebildet werden. Danach wird die Widerstandsschicht 63 auf diesen Elektroden entsprechend
Fig. 7H entfernt, so daß die Licht-Empfangselemente mit ihren MOSSIT und die peripheren Schaltungen mit ihren NMOSFET auf dem
gleichen Substrat 12 gebildet sind.
•yff-
Auf diese Weise lassen sich sowohl die Licht-Empfangselemente als auch die peripheren Schaltkreise auf dem gleichen Substrat
ausbilden, wobei nur eine geringe Anzahl an Masken, etwa 5 oder 6, erforderlich sind, so daß die Herstellung relativ einfach
und kostengünstig ist. Da sich eine sogenannte Selbst-Justierung durchführen läßt, sind die Produkte relativ klein und trotzdem
präzise ausgeformt.
Die Fig. 8A und 8B zeigen eine Draufsicht bzw, einen Schnitt eines zweiten Ausführungsbeispieles eines Festkörper-Bildsensors
mit MOSSIT, welche jeweils ein Bildelement bilden. Ein MOSSIT 71 hat einen Doppelschicht-Aufbau derart, daß eine Epitaxieschicht
73 aus η -Eigen-Halbleitermaterial auf der Oberfläche
des Substrates 72 ausgeformt ist. Weiterhin sind vorgesehen: eine kreisförmige η -Source-Diffusionsschicht 74, welche
in der Oberfläche der Epitaxieschicht 73 ausgebildet ist, eine Source-Elektrode 75, welche auf der Source-Diffusionsschicht 74
angeordnet ist, eine MOS-Gate-Anordnung mit einer das Gate isolierenden
Schicht 76, welche auf der Epitaxieschicht 73 angeordnet ist, die die Source~Diffusionsschicht 74 umgibt, eine ringförmige
Gate-Elektrode 77 aus Polysilikon, SnO«, ITO oder dergleichen, und eine η -Diffusionsschicht 78, welche sowohl als
Drain als auch als Isolationsbereich dient. Weiterhin ist die Fläche der Gate-Elektrode 77 durch eine isolierende Schicht 7 9
abgedeckt. Die das Gate isolierende Schicht 76 ist gleichförmig auf der Oberfläche der Epitaxieschicht 73 verteilt mit Ausnahme
des Abschnittes, welcher der Source-Diffusionsschicht 74 des betroffenen MOSSIT 71 entspricht.
Bei dem in den Fig. 8A und 8B gezeigten MOSSIT 71 wird bei Verwendung
einer η -Epitaxieschicht 73 eine Konzentration und
13 —3
Stärke der Epitaxieschicht 73 von 10 cm bzw. 8 μπι vorgesehen,
während die Tiefen x. der Source-Diffusionsschicht 74 und der Drain- und Isolationsschicht 78 etwa gleiche Werte annehmen,
nämlich unterhalb 0,2 μπι. Der Durchmesser S. der Source-Dif
fusionsschicht 74 ist vorzugsweise kleiner als 1,0 μπι, der
Durchmesser <δ_ der Gate-Elektrode 7 7 liegt im Bereich zwischen
2,0 - 6,0 μπι und die Stärke der das Gate isolierenden Schicht
76 liegt im Bereich von 200-1000 A (0,02 - 0,1 μπι) .
Fig. 8C zeigt ein Ersatzschaltbild für das MOSSIT 71. über den
Gate-Anschluß 81 wird die Gate-Spannung Vr an die Gate-Elektrode
77 angelegt und über den Source-Änschluß 82 wird die Source-Spannung
Vc an die Source-Elektrode 75 angelegt. Weiterhin wird die Drain-Spannung V über den Drain-Anschluß 8 3 eingegeben,
welcher seinerseits mit der Drain und der isolierenden Diffusionsschicht 78 verbunden ist, während eine Substratspannung
VOTTD über den Substrat-Anschluß 84 an das Substrat 72 angelegt
Nachfolgend wird der Betrieb des MOSSIT 71 anhand der Fig. 9A bis 9D und 1OA bis IOD erläutert. Die Fig. 9A-9D zeigen Pulsformen
der Subs trat spannung VOTT_, der Gate-Spannung V,,, der
D U Β VJ
Drain-Spannung V_. und der Source-Spannung V_, wobei auf der
horizontalen Achse die Zeit und auf der vertikalen Achse die Spannung aufgetragen sind. Eine Licht-Empfangsperiode T des
MOSSIT 71 setzt sich aus der Speicher-Zeitspanne T1, der Auslese-Zeitspanne
T_ und der Rücksetz-Zeitspanne T- zusammen. Während der Licht-Empfangsperiode T ist eine konstante Spannung
V_? (>0) an den Drain-Anschluß 83 als Drain-Spannung V_ angelegt
und eine Spannung in Sperrichtung V0J701 (niedriger als das
Masse-Potential) ist als Substratspannung V„TTD an den Substratanschluß
84 angelegt. Während der Speicher-Zeitspanne T. ist die Gate-Spannung V auf eine Speicher-Gate-Spannung V (<
0) und die Source-Spannung V auf den Wert V- (=V D2) gesetzt,
welcher der Drain-Spannung V entspricht. Während der Auslese-Zeitspanne
T„ nimmt die Gate-Spannung V den Wert V^-
(V -<Vp2<0) an und die Source-Spannung Vg wird auf das Masse-Potential
V . (<V_2) gesetzt. Während der Rücksetz-Zeitspanne
T3 wird nur die Gate-Spannung V auf den Rücksetz-Wert V _ (>0)
gesetzt, während die Source-Spannung V0 auf dem Wert des Masse-Potentials
V .. gehalten wird.
Unmittelbar nach Durchführung der Rücksetzung wird gemäß Fig.
1OA sich die Verarmungsschicht 91 von der Grenzfläche zwischen der das Gate isolierenden Schicht 76 und der Epitaxieschicht
weitgehend in das Substrat hinein erstrecken. Dieser Zustand wird aufrechterhalten, bis die Auslese-Zeitspanne T„ beginnt,
falls kein Licht auf die Gate-Elektrode 77 fällt. Fällt aber Licht auf die Gate-Elektrode 77, so werden Elektronen-Loch-Paare
in der Verarmungsschicht und ihren Nachbarbereichen erzeugt und die auf diese Weise gebildeten Löcher 92 werden in
der Oberfläche der Epitaxieschicht 73 unmittelbar unterhalb der das Gate isolierenden Schicht 76 gemäß Fig. 1OB gespeichert, so
daß die Ausdehnung der Verarmungsschicht 91 reduziert wird und dementsprechend die Potentialbarriere für die sich in vertikaler
Richtung bewegenden Elektroden gemäß Fig. 1OA gesenkt wird.
Wird die Gate-Spannung VG vom Wert V- auf den Wert V „ nach
Verstreichen der Speicher-Zeitspanne T.. gemäß Fig. IOC erhöht,
so wird die Potentialbarriere für die Elektronen durch den Anstieg der Gate-Spannung V^ wesentlich erniedrigt, so daß ein
verstärkter Signal-Strom zwischen Source und Drain fließt. Es hat sich experimentell herausgestellt, daß dieser Signal-Strom
etwa proportional der während der Speicher-Zeitspanne T- eingefallenen
Lichtmenge ist.
Wird die Gate-Spannung VG vom Wert V _ auf den Wert VG3 (>v St)
nach Verstreichen der Auslese-Zeitspanne T~ weiter erhöht, so
werden die in der Oberfläche der Epitaxieschicht 73 unmittelbar unter der das Gate isolierenden Schicht 76 gespeicherten Löcher
92 teilweise über die Source-Diffusionsschicht 74 und die Source-Elektrode 75 und teilweise über das Substrat 72 abgeführt.
Danach wird die Gate-Spannung V auf den Wert VG- gesetzt
und die Source-Spannung V nimmt den Wert V „ nach Verstreichen
der Rücksetz-Zeitspanne T- an, so daß die nächste Licht-Empfangsperiode beginnen kann. Es ist darauf hinzuweisen,
daß die Bewegung der unmittelbar unter der das Gate isolierenden Schicht 76 gespeicherten Löcher 92 in benachbarte Bildelemente
dadurch verhindert ist, daß eine hohe Potentialbarriere
bezüglich der sich in Querrichtung (parallel zur Hauptebene) bewegenden Löcher besteht, welche durch die Drain und die isolierende
Diffusionsschicht 78 gebildet wird, an welche die Drain-Spannung V angelegt ist, wobei das Substrat 72 aufgrund
der Substrat-Spannung VeTT_ ein vorgegebenes Potential aufweist,
welches noch durch eine Spannung in Sperrichtung verstärkt werden kann.
Da bei den vorstehend beschriebenen MOSSIT 71 die Löcher in tiefen Abschnitten der Epitaxieschicht 73 erzeugt werden und da
die durch Licht oberhalb der Sättigungsgrenze erzeugten Löcher in das Substrat 72 abgeführt werden, können sogenannte Uberstrahlungen
und Verschmierungen nicht auftreten.
Bei einem weiteren Ausführungsbeispiel eines Festkörper-Bildsensors
sind entsprechend den Fig. 8A-8C m χ η MOSSIT matrixförmig
angeordnet und die Auslesung erfolgt mit einer der Fig. 5A entsprechenden Schaltungsansordnung. Auch bei diesem Ausführungsbeispiel
sind die Licht-Empfangselemente mit ihren MOSSIT und die peripheren Schaltungen auf dem gleichen Substrat ausgebildet.
Die aufeinanderfolgenden Schritte zur Bildung der Licht-Empfangselemente
und der peripheren Schaltungen werden nachfolgend anhand der Fig. 11A-11J erläutert.
Zunächst wird entsprechend Fig. 11A eine Widerstandsschicht 102 auf der Oberfläche eines Licht-Empfangsabschnittes 101 des
p-Substrates 72 ausgebildet und Donor-Verunreinigungen, wie Arsen oder Phosphor, werden in einem Bereich deponiert, in welchem
eine Senke für periphere Schaltungen 103 vorgesehen ist. Dabei wird eine η -Schicht 104 zur elektrischen Isolierung der
Senke vom Substrat 72 gebildet. In diesem Falle beträgt die Konzentration der Donor-Verunreinigungen etwa 10 bis
17 -3
10 cm , nachdem das Herstellungsverfahren abgeschlossen ist.
10 cm , nachdem das Herstellungsverfahren abgeschlossen ist.
Sodann werden die isolierende Schicht, auf welcher die Donor-Verunreinigungen
deponiert sind, und der auf dem Licht-Empfangsabschnitt
101 ausgebildete Widerstandsfilm 102 entfernt und eine η - oder eine Epitaxieschicht 73 mit Eigenleitung wächst
gemäß Fig. 11B.
Sodann wird entsprechend Fig. HC eine Feld-Isolationsschicht
105 mit einer Stärke von etwa 7000 A (0,7 um) gleichmäßig auf
der Oberfläche der Epitaxieschicht 73 mittels thermischer Oxidation erzeugt. Sodann wird die Widerstandsschicht 106 mittels
Photo-Lithographie auf dem Licht-Empfangsabschnitt 105 ausgeformt und danach wird eine isolierende Schicht entsprechend dem
Abschnitt, in welchem eine Senke für die peripheren Schaltungen 104 gebildet werden soll, weggeätzt, so daß Verunreinigungen,
beispielsweise Bor, mit einer Konzentration von etwa 10 cni
in diesem Bereich deponiert werden können. Sodann wird die Widerstandsschicht 106 für die Bildung der Senke entfernt und
eine p-Senke 107 mit einer Tiefe von etwa 5 μΐη wird gemäß Fig.
HD erzeugt. Sodann wird die isolierende Schicht auf dem Abschnitt, auf welchem die das Gate isolierende Schicht gebildet
werden soll, mittels Ätzung entfernt, nachdem die Widerstandsschicht 108 mittels Photo-Lithographie in dem anderen Bereich
ausgeformt ist und es wird die das Gate isolierende Schicht 76 mit einer Stärke von 200-1000 A (0,02 - 0,1 um) gemäß Fig. HE
ausgeformt.
Sodann wird entsprechend Fig. 1OF eine Elektrodenschicht 109 mit einer Stärke von etwa 500-3000 A ausgeformt und eine Widerstandsschicht
110 zur Bildung der Gate-Elektroden der MOSSIT der Licht-Empfangselemente und der NMOSFET der peripheren
Schaltkreise wird mittels Photo-Lithographie auf der Elektrodenschicht 109 ausgeformt. Sodann wird entsprechend Fig. HG die
Elektrodenschicht 109 mittels Ätzung entfernt, um die einzelnen Gate-Elektroden 77 der MOSSIT bzw. der NMOSFET zu bilden. Unter
Verwendung der Gate-Elektroden 77 als Maske werden die η -Source-Diffusionsschichten 74 sowie die η -Drain-Schichten
• H-
und isolierenden Diffusionsschichten 78 der MOSSIT und die η Source-Diffusionsschichten
111 sowie die η -Drain-Diffusionsschichten 112 der NMOSFET derart gebildet, daß Verunreinigungen,
wie Arsen oder Phosphor, mittels Ionen-Injektion mit einer Konzentration
von etwa 10 - 10 cm deponiert werden.
Sodann wird die Widerstandsschicht 110 zur Bildung der Gate-Elektroden
entfernt und die isolierende Schicht 7 9 wird auf der Oberfläche der Gate-Elektrode 77 deponiert. Sodann wird entsprechend
Fig. HH die Widerstandsschicht 113 mittels Photo-Lithographie ausgeformt und es werden Kontakt-Löcher 114 für
die Erzeugung der Source-Elektroden sowie der Drain- und Isolationselektroden der Licht-Empfangselemente und auch der Source-Elektroden
und der Drain-Elektroden der NMOSFET der peripheren Schaltungen gebildet. Sodann wird der bei der Bildung der Kontaktlöcher
benutzte Widerstandsfilm 113 entfernt und es wird eine Elektrodenschicht für die Bildung der Source-Elektrode und
der Drain- und Isolationselektroden sowie der Source- und Drain-Elektroden der NMOSFET gebildet. Danach wird entsprechend
Fig. Ill eine Widerstandsschicht 115 mittels Photo-Lithographie
ausgeformt und Rest-Elektrodenschichten werden mittels Ätzung entfernt, um die Source-Elektroden 75 sowie die Drain- und Isolationselektroden
(nicht gezeigt) der Licht-Empfangselemente und auch die Source-Elektroden 116 und die Drain-Elektroden der
NMOSFET der peripheren Schaltungen zu bilden. Sodann wird eine Widerstandsschicht 115 auf diesen Elektroden entfernt, um
schließlich die MOSSIT und auch die peripheren Schaltungen mit den NMOSFET auf dem gleichen Substrat 72 entsprechend Fig. HJ
zu bilden.
Auf diese Weise werden, wie auch beim zuvor beschriebenen Ausführungsbeispiel,
sowohl das Licht-Empfangselement als auch die peripheren Schaltungen auf dem gleichen Substrat in einfacher
und kostengünstiger Weise hergestellt, wobei nur eine geringe Anzahl von Masken, nämlich 5 oder 6 erforderlich sind.
Bei dem in den Fig. 2A-2C gestellten MOSSIT 11 ist n~-Halbleitermaterial
oder auch Eigen-Halbleitermaterial für das Substrat
verwendet worden, doch können auch Halbleiter mit komplexeren Schicht-Anordnungen, wie beispielsweise η /η -, Eigen-Halbleiter/n
- oder ρ /η -Anordnungen Verwendung finden. Auch in diesen Fällen ist das Herstellungsverfahren nicht sehr aufwendig, da
nur ein epitaktisches Wachstum zur Bildung der η -, Eigenleitungs- oder ρ -Halbleiterschicht auf dem η -Substrat den in den
Fig. 7A-7H gezeigten Schritten hinzugefügt werden muß, wobei die Anzahl der zu verwendenden Masken ebenfalls 5 oder 6 beträgt.
Werden Halbleiter mit komplizierterem Schichtaufbau verwendet, so kann der parasitäre Drain-Widerstand im Vergleich
mit dem MOSSIT 11 der Fig. 2A-2C gesenkt werden und die Isolation zwischen den Bildelementen bezüglich der Löcher läßt sich
zuverlässig durchführen. Da weiterhin die Länge der Potentialbarriere entsprechend der Stärke der Epitaxieschicht steuerbar
ist, eröffnen sich mehr Möglichkeiten beim Herstellungsverfahren und bei der Konstruktion des Aufbaues des Festkörper-Bildsensors.
Sowohl bei dem vorstehend beschriebenen, modifizierten Ausführungsbeispiel, wie auch bei den anhand der Fig. 2-7 erläuterten
Ausführungsbeispielen kann die Isolation auch durch eine isolierende Ausnehmung anstelle der η -Diffusionsschicht
erzeugt werden. Bei den in den Fig. 8A-8C gezeigten MOSSIT 71 ist ein p-Substrat 72 verwendet, doch ist es auch möglich, ein
isolierendes Substrat stattdessen zu verwenden. Bei den Ausführungsbeispielen sind n-Kanalanordnungen vorgesehen, doch können
auch p-Kanäle stattdessen verwendet werden. In diesem Falle kehren sich die Polaritäten der angelegten Spannungen um. Bei
einem Festkörper-Bildsensor mit Source-Drain-Auswahl gemäß Fig. 5A kann die Gate-Spannung V während der Auslese-Zeitspanne
gemäß den Fig. 6A-6C den gleichen Pegel annehmen wie während der Speicher-Zeitspanne. Da weiterhin Licht-Ladungsträger auch
ohne die Umkehrungs-Auswahltransistoren 45-1 bis 45-n gespeichert werden können, können diese Umkehrungs-Auswahltransistoren
auch weggelassen werden. Auch sind die erfindungsgemäßen
■ Sk-
Festkörper-Bildsensoren nicht auf die gezeigte Source-Gate-Auswahl
beschränkt, vielmehr kann zur Ableitung des Video-Signals bei der Raster-Abtastung auch eine Drain-Gate-Auswahl oder eine
Source-Drain-Auswahl vorgesehen werden.
Claims (18)
- Patentansprüche :Festkörper-Bildsensor mit einer Vielzahl von matrixförmig auf einem Halbleiter-Substrat angeordneten Bildelementen, welche jeweils einen statischen Induktionstransitor aufweisen, dadurch gekennze ichnet,daß in der Oberfläche des Halbleiter-Substrats (12) ein isoliertes Gate ausgeformt ist, wobei eine Potentialbarriere in Richtung senkrecht zur Oberfläche des Halbleiter-Substrates (12) vorgesehen ist.
- 2. Festkörper-Bildsensor nach Anspruch 1,dadurch gekennzeichnet, ^daß jeder statische Induktionstransistor (11) einen ersten Haupt-Elektrodenbereich (14) eines bestimmten Leitfähigkeitstyps aufweist, der in der Oberfläche des Halbleiter-Substrates (12) ausgeformt ist, sowie eine das Gate isolierende Schicht (15), welche in der Oberfläche des Halbleiter-Substrates (12) ausgeformt ist und den Haupt-Elektrodenbereich (14) umfängt, und eine Gate-Elektrode (16), welche auf der das Gate isolierenden Schicht (15) ausgebildet ist.
- 3. Festkörper-Bildsensor nach Anspruch 2, dadurch gekennzeichnet,daß der statische Induktionstransistor (11) einen zweiten Haupt-Elektrodenbereich (17) aufweist, der auf der anderen Oberfläche des Halbleiter-Substrates (12) ausgeformt ist.
- 4. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet,daß das Halbleiter-Substrat (12) vom η -Leitfähigkeitstyp ist.
- 5. Festkörper-Bildsensor nach einem der Ansprüche 1-3, dadurch gekennzeichnet,daß das Halbleiter-Substrat (12) Eigenleitung aufweist.
- 6. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet,daß der statische Induktionstransistor (11) einen Isolationsbereich (19) aufweist, der um die das Gate isolierende Schicht (15) zur Isolierung der Bildelemente voneinander angeordnet ist.
- 7. Festkörper-Bildsensor nach Anspruch 6, dadurch gekennzeichnet,daß der isolierende Bereich (19) durch einen Bereich eines bestimmten Leitfähigkeitstypes in der Oberfläche des Halbleiter-Substrates (12) ausgebildet ist.
- 8. Festkörper-Bildsensor nach Anspruch 7, dadurch gekennzeichnet,daß der Bereich eines bestimmten Leitfähigkeitstypes durch Diffusion erzeugt ist.
- 9. Festkörper-Bildsensor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet,daß der statische Induktionstransistor (71) einen weiteren Haupt-Elektrodenbereich (73) eines bestimmten Leitfähigkeitstypes aufweist, welcher im Halbleiter-Substrat (72) ausgeformt ist und die das Gate isolierende Schicht (76) umgibt.- 3 - 59 192
- 10. Festkörper-Bildsensor nach Anspruch 9, dadurch gekennzeichnet, daß das Halbleiter-Substrat (72) eine erste Halbleiter-Schicht (74) und eine zweite Halbleiter-Schicht (73) eines bestimmten Leitfähigkeitstypes aufweist, welche auf die erste Halbleiterschicht (74) aufgetragen ist.
- 11. Festkörper-Bildsensor nach Anspruch 10, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (74 bzw. 73) η bzw. η -Leitfähigkeit aufweisen.
- 12. Festkörper-Bildsensor nach Anspruch 10, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (74 bzw. 73) η bzw. Eigenleitfähigkeit aufweisen.
- 13. Festkörper-Bildsensor nach Anspruch 10, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (74 bzw. 73) η bzw. ρ -Leitfähigkeit aufweisen.
- 14. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennz e ichnet, daß die das Gate isolierende Schicht (15, 76) durch ein Oxid des das Halbleiter-Substrat bildenden Materials gebildet ist.
- 15. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennze ichnet, daß die Gate-Elektrode (16, 77) aus Polysilikon, SnO2 oder ITOgebildet ist.
- 16. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß der statische Induktionstransistor (11, 71) eine isolierende Schicht (18, 79) aufweist, welche die Gate-Elektrode (16, 77) abdeckt.
- 17. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß der erste Elektrodenbereich (14) in der Oberfläche des Halbleiter-Substrates (12) ausgeformt ist, während die das Gate isolierende Schicht (15) als Maske bei der Herstellung benutzt wird, um eine Selbst-Justierung durchzuführen.
- 18. Festkörper-Bildsensor nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß periphere Schaltungen (103) einschließlich MOSFET vorgesehen sind, welche auf dem gleichen Halbleiter-Substrat (72) ausgeformt sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085904A JPS60229368A (ja) | 1984-04-27 | 1984-04-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3515013A1 true DE3515013A1 (de) | 1985-11-07 |
| DE3515013C2 DE3515013C2 (de) | 1989-07-27 |
Family
ID=13871830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853515013 Granted DE3515013A1 (de) | 1984-04-27 | 1985-04-25 | Festkoerper-bildsensor |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4677453A (de) |
| JP (1) | JPS60229368A (de) |
| DE (1) | DE3515013A1 (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312161A (ja) * | 1986-07-03 | 1988-01-19 | Olympus Optical Co Ltd | 半導体撮像装置 |
| JPS6442992A (en) * | 1987-08-08 | 1989-02-15 | Olympus Optical Co | Solid-state image pickup device |
| KR910006705B1 (ko) * | 1988-11-17 | 1991-08-31 | 삼성전자 주식회사 | 발광다이오드 어레이 및 그 제조방법 |
| US5216489A (en) * | 1990-03-02 | 1993-06-01 | Sony Corporation | Solid state image sensor |
| CA2046198A1 (en) * | 1990-07-19 | 1992-01-20 | Michel A. Pierrat | Magnetic tape drive with integral multiple-cassette removable magazine |
| KR100223826B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 씨씨디(ccd) 영상소자의 제조방법 |
| JP3403062B2 (ja) * | 1998-03-31 | 2003-05-06 | 株式会社東芝 | 固体撮像装置 |
| US6091093A (en) | 1999-06-01 | 2000-07-18 | Intel Corporation | Photodiode having transparent insulating film around gate islands above p-n junction |
| US6580106B2 (en) * | 2001-01-12 | 2003-06-17 | Isetex. Inc | CMOS image sensor with complete pixel reset without kTC noise generation |
| US6965102B1 (en) * | 2002-04-05 | 2005-11-15 | Foveon, Inc. | Large dynamic range, low-leakage vertical color pixel sensor |
| DE102013110695A1 (de) | 2012-10-02 | 2014-04-03 | Samsung Electronics Co., Ltd. | Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben |
| US11411027B2 (en) | 2017-03-19 | 2022-08-09 | Kovilta Oy | Systems and methods for modulated image capture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| US4427990A (en) * | 1978-07-14 | 1984-01-24 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor photo-electric converter with insulated gate over p-n charge storage region |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124259A (en) * | 1979-03-19 | 1980-09-25 | Semiconductor Res Found | Semiconductor device |
| US4364167A (en) * | 1979-11-28 | 1982-12-21 | General Motors Corporation | Programming an IGFET read-only-memory |
| JPS5688363A (en) * | 1979-12-20 | 1981-07-17 | Nec Corp | Field effect transistor |
| JPS5754361A (en) * | 1980-09-19 | 1982-03-31 | Nec Corp | Cmos logic circuit device |
| JPH0666446B2 (ja) * | 1984-03-29 | 1994-08-24 | オリンパス光学工業株式会社 | 固体撮像素子 |
-
1984
- 1984-04-27 JP JP59085904A patent/JPS60229368A/ja active Granted
-
1985
- 1985-03-08 US US06/709,804 patent/US4677453A/en not_active Expired - Lifetime
- 1985-04-25 DE DE19853515013 patent/DE3515013A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4427990A (en) * | 1978-07-14 | 1984-01-24 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor photo-electric converter with insulated gate over p-n charge storage region |
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582746B2 (de) | 1993-11-22 |
| JPS60229368A (ja) | 1985-11-14 |
| US4677453A (en) | 1987-06-30 |
| DE3515013C2 (de) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3546487C2 (de) | ||
| DE60031221T2 (de) | Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich | |
| DE19630434C2 (de) | Bipolarphototransistorpixelelement | |
| DE60034389T2 (de) | Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung | |
| DE3941944C2 (de) | Ladungsgekoppelte Vorrichtungen zum Verschieben von Ladungen und Verfahren zu deren Herstellung | |
| DE102005062750B4 (de) | Verfahren zur Herstellung eines CMOS-Bildsensors | |
| DE102005026629B4 (de) | Bildsensor und zugehöriges Herstellungsverfahren | |
| DE2553203C2 (de) | Halbleiter-Bild-Signal-Wandler | |
| DE4010885C2 (de) | ||
| DE2802987A1 (de) | Festkoerper-abbildungsvorrichtung | |
| DE2833218C2 (de) | Festkörper-Abbildungsvorrichtung | |
| DE10310537A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE3709674A1 (de) | Festkoerperbildsensor | |
| DE2842346A1 (de) | Bildabtaster in festkoerpertechnik | |
| DE69738645T2 (de) | Aktiver Pixelsensor mit Durchbruch-Rücksetzstruktur und Unterdrückung des Übersprechsignales | |
| DE3515013C2 (de) | ||
| DE3234044A1 (de) | Festkoerper-abbildungsvorrichtung | |
| DE4412671C2 (de) | Ausgangstreiber-Feldeffekttransistor eines ladungsgekoppelten Bildsensorbauelementes | |
| DE69732520T2 (de) | Ladungsgekoppelte anordnung und verfahren zur herstellung | |
| DE4425360C2 (de) | Zwei-Phasen CCD und Verfahren zu dessen Herstellung | |
| DE3529025C2 (de) | ||
| DE2634312C2 (de) | Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung | |
| DE3938302C2 (de) | ||
| DE60313876T2 (de) | Bildsensor, kamerasystem mit dem bildsensor | |
| DE3842749A1 (de) | Verfahren zum herstellen einer integrierten schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |