DE10256201A1 - Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung

Info

Publication number
DE10256201A1
DE10256201A1 DE10256201A DE10256201A DE10256201A1 DE 10256201 A1 DE10256201 A1 DE 10256201A1 DE 10256201 A DE10256201 A DE 10256201A DE 10256201 A DE10256201 A DE 10256201A DE 10256201 A1 DE10256201 A1 DE 10256201A1
Authority
DE
Germany
Prior art keywords
impurity region
region
gate structure
photodiode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10256201A
Other languages
English (en)
Inventor
Masatoshi Kimura
Yasuyuki Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10256201A1 publication Critical patent/DE10256201A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Fotolitografie wird angewandt, um einen Fotoresist (30) zu bilden, der eine Öffnung über einem Endbereich einer Gatestruktur (15) und über einem Bereich hat, der der Gatestruktur (15) benachbart ist, wo eine Fotodiode (18) zu bilden ist. Dann wird unter Verwendung des Fotoresists (30) als Implantationsmaske eine Vertikalimplantation von N-leitenden Störstellen (31), wie etwa Phosphor, mit einer Energie von 300 bis 600 keV und einer Dosis von 1E12 bis 1E14 Ionen/cm·2· durchgeführt, so daß dadurch ein N-leitender Störstellenbereich (17) in einer oberen Oberfläche einer P-Mulde (11) gebildet wird. Dabei können die N-leitenden Störstellen (31) die Gatestruktur (15) durchdringen und in die P-Mulde (11) eintreten, so daß dadurch der N-leitende Störstellenbereich (17) auch unter der Gatestruktur (15) gebildet werden kann.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterbaugruppe und einer entsprechenden Struktur und insbesondere ein Verfahren zur Herstellung eines Festkörper-Bildsensors und einer entsprechenden Struktur.
  • Fig. 6 ist ein Schaltbild, das die Struktur eines Bildelements eines herkömmlichen CMOS-Bildsensors zeigt (vgl. S. Inoue et al., "A 3.25 M-pixel APS-C size CMOS Image Sensor", ITE Technical Report, Vol. 25, Nr. 28, Seiten 37 bis 41). Gemäß Fig. 6 weist ein Bildelement des CMOS-Bildsensors folgendes auf: eine Fotodiode 101, einen Übertragungs-MOS-Transistor 102 zum Übertragen sämtlicher in der Fotodiode 101 erzeugten Elektroden an einen Knoten FD, einen Rücksetz-MOS-Transistor 103 zum Rücksetzen der Potentiale der Fotodiode 101 und des Knotens FD, einen Source-Folger-MOS-Transistor 104 zum Verstärken des Potentials des Knotens FD und einen Wähl-MOS-Transistor 105 zum Wählen einer auszulesenden Zeile.
  • Die Kathode der Fotodiode 101 ist mit dem Sourceanschluß des Übertragungs- MOS-Transistors 102 verbunden. Der Drainanschluß des Übertragungs-MOS- Transistors 102 ist sowohl mit dem Sourceanschluß des Rücksetz-MOS-Transistors 103 als auch dem Gate des Source-Folger-MOS-Transistors 104 durch den Knoten FD verbunden. Der Drainanschluß des Rücksetz-MOS-Transistors 103 ist mit einer Energieversorgung zum Zuführen eines vorbestimmten Versorgungspotentials VDD verbunden.
  • Nachstehend wird der Betrieb des herkömmlichen CMOS-Bildsensors beschrieben. Zunächst werden Gatespannungen Vt und Vres angelegt, um den Übertragungs-MOS-Transistor 102 und den Rücksetz-MOS-Transistor 103 einzuschalten, was das Rücksetzen der Potentiale der Fotodiode 101 und des Knotens FD auf das Versorgungspotential VDD ermöglicht. Nach Beendigung des Rücksetzens wird das Anlegen der Gatespannung Vres gestoppt, um den Rücksetz-MOS-Transistor 103 auszuschalten.
  • Dann werden sämtliche in der Fotodiode 101 durch lichtelektrische Umwandlung von einfallendem Licht erzeugten Elektronen von dem Übertragungs-MOS-Transistor 102 an den Knoten FD übertragen. Das Potential des Knotens FD ändert sich in Abhängigkeit von der übertragenen Elektronenmenge. Dann wird eine Gatespannung Vsel angelegt, um den Wähl-MOS-Transistor 105 einzuschalten. Das geänderte Potential des Knotens FD wird von dem Source-Folger-MOS-Transistor 104 verstärkt und in einen nachgeschalteten Ausleseschaltkreis eingegeben.
  • Fig. 7 ist eine Querschnittsansicht, die einen Teil der Struktur des herkömmlichen CMOS-Bildsensors zeigt, in dem die Fotodiode 101 und der Übertragungs- MOS-Transistor 102 ausgebildet sind, wobei auf die Darstellung einer Zwischenisolierschicht und einer metallischen Schaltverbindung verzichtet wurde. Eine P-Mulde 111 ist in einer oberen Oberfläche des N+-leitenden Halbleitersubstrats 110 gebildet.
  • Eine Elementtrenn-Isolierschicht 112 ist auf einer oberen Oberfläche der P-Mulde 111 gebildet. In einem Elementbildungsbereich, der von der Elementtrenn-Isolierschicht 112 gebildet ist, ist eine Gatestruktur 115 mit einer Gateisolierschicht 113 und einer Gateelektrode 114, die in der angegebenen Reihenfolge laminiert sind, auf der oberen Oberfläche der P-Mulde 111 gebildet.
  • In dem Elementbildungsbereich sind ein P+-leitender Störstellenbereich 116, ein N+-leitender Störstellenbereich 117 und ein N+-leitender Störstellenbereich 119 in der oberen Oberfläche der P-Mulde 111 gebildet. Der N+-leitende Störstellenbereich 117 ist tiefer als der P+-leitende Störstellenbereich 116 ausgebildet.
  • Der N+-leitende Störstellenbereich 117 und der P+-leitende Störstellenbereich 116 bilden eine Fotodiode 118, die der Fotodiode 101 gemäß Fig. 6 entspricht. Dabei entsprechen die Anode und die Kathode der Fotodiode 101 gemäß Fig. 6 dem P+-leitenden Störstellenbereich 116 bzw. dem N+-leitenden Störstellenbereich 117 gemäß Fig. 7.
  • Ein Teil des N+-leitenden Störstellenbereichs 117 (d. h. ein Endbereich an der Seite des N+-leitenden Störstellenbereichs 119) erstreckt sich unter der Gatestruktur 115. Der N+-leitende Störstellenbereich 119 liegt dem N+-leitenden Störstellenbereich 117 gegenüber, wobei ein einen Kanal bildender Bereich unter er Gatestruktur 115 dazwischen angeordnet ist. Die Gatestruktur 115, der N+-leitende Störstellenbereich 117 und der N+-leitende Störstellenbereich 119 bilden einen MOS-Transistor (nachstehend als "MOS-Transistor X" bezeichnet), der dem Übertragungs-MOS-Transistor 102 gemäß Fig. 6 entspricht.
  • Dabei entsprechen das Gate, der Sourceanschluß und der Drainanschluß des Übertragungs-MOS-Transistors 102 gemäß Fig. 6 der Gateelektrode 114, dem N+-leitenden Störstellenbereich 117 bzw. dem N+-leitenden Störstellenbereich 119 gemäß Fig. 7. Der N+-leitende Störstellenbereich 119 entspricht ferner dem Knoten FD gemäß Fig. 6.
  • Fig. 8 ist eine Querschnittsansicht, die ein Beispiel eines Schritts des Bildens des N+-leitenden Störstellenbereichs 117 zeigt. Die Gatestruktur 115 ist bereits auf der oberen Oberfläche der P-Mulde 111 gebildet worden. Obwohl dies in Fig. 8 nicht gezeigt ist, ist auch eine Resiststruktur gebildet, die eine Öffnung über einem Bereich hat, wo der N+-leitende Störstellenbereich 117 zu bilden ist.
  • Wie vorstehend beschrieben, muß ein Teil des N+-leitenden Störstellenbereichs 117 so gebildet werden, daß er sich unter der Gatestruktur 115 erstreckt. Wenn der N+-leitende Störstellenbereich 117 gebildet wird, wird also die Ionenimplantation von N+-leitenden Störstellen 120 schräg in bezug auf die obere Oberfläche der P-Mulde 111 unter gleichzeitigem Drehen eines Wafers durchgeführt.
  • Die N+-leitenden Störstellen 120 werden deshalb auch unter dem Endbereich der Gatestruktur 115 implantiert. Eine solche Ionenimplantation, die unter gleichzeitiger Drehung eines Wafers schräg durchgeführt wird, wird nachstehend als "Schräg-/Rotations-Implantation" bezeichnet.
  • Fig. 9 ist eine Querschnittsansicht, die ein anderes Beispiel eines Schritts des Bildens des N+-leitenden Störstellenbereichs 117 zeigt. Zunächst werden N+ -leitende Störstellen aus der Vertikalrichtung in bezug auf die obere Oberfläche der P-Mulde 111 unter Verwendung der Gatestruktur 115 und der vorstehend genannten Resiststruktur als Implantationsmaske in die P-Mulde 111 ionenimplantiert, so daß ein N+-leitender Bereich 122 mit implantierter Störstelle gebildet wird.
  • Eine solche vertikal durchgeführte Ionenimplantation wird nachstehend als "Vertikalimplantation" bezeichnet. Dann wird eine gegenüber einem normalen Tempern übermäßige Wärmebehandlung durchgeführt, so daß Störstellen nach der Ionenimplantation aktiviert werden, was zu einer übermäßigen Thermodiffusion der N+-leitenden Störstellen in dem N+-leitenden Bereich 122 mit implantierter Störstelle führt.
  • Dies bewirkt, daß sich der N+-leitende Bereich 122 mit implantierter Störstelle nach außen und isotrop erstreckt, so daß sich der infolgedessen erhaltene N+-leitende Störstellenbereich 117 teilweise unter den Endbereich der Gatestruktur 115 erstreckt.
  • Das vorstehend beschriebene Verfahren zur Herstellung der herkömmlichen Halbleiterbaugruppe hat hinsichtlich des Schritts des Bildens des N+-leitenden Störstellenbereichs 117 die folgenden Nachteile.
  • Gemäß Fig. 8 hat die Gateelektrode 114 tatsächlich eine abgeschrägte Gestalt. Bei der Schrägimplantation ändert sich die Konzentrationsverteilung des N+ -leitenden Störstellenbereichs 117 in der P-Mulde 111 in Abhängigkeit von dem Kegelwinkel A.
  • Ferner kann es sein, daß bei der Bildung der Resiststruktur in vielen Fällen zur Förderung der Resisthaftung vorher eine RCA-Reinigung durchgeführt wird. Ein dann durchgeführtes Naßverfahren kann bewirken, daß ein Endbereich 121 der Gateisolierschicht 113 entfernt wird. Die Konzentrationsverteilung des N+ -leitenden Störstellenbereichs 117 in der P-Mulde 111 ändert sich auch in Abhängigkeit von dem Grad des Entfernens des Endbereichs 121 der Gateisolierschicht 113.
  • Solche Änderungen der Konzentrationsverteilung des N+-leitenden Störstellenbereichs 117 in der P-Mulde 111 bewirken nicht nur Änderungen der Eigenschaften der Fotodiode 118, sondern bewirken manchmal auch, daß eine Potentialschwelle unmittelbar unter der Gateelektrode 114 auftritt, was den Ladungsübertragungs-Wirkungsgrad des Übertragungs-MOS-Transistors 102 verschlechtert, so daß nachteiligerweise eine Leistungsminderung des CMOS-Bildsensors selbst verursacht wird.
  • Ferner kann sich der Kegelwinkel A der Gateelektrode 114 in einer Waferoberfläche ändern, was zu dem weiteren Nachteil führt, daß keine allgemeine Ionenimplantationsvorrichtung vom Waferabtasttyp verwendet werden kann, sondern eine spezielle Vorrichtung eines Typs verwendet werden muß, die die Abtastung in einem sehr kleinen Bereich durchführt.
  • Andererseits tritt bei dem Verfahren gemäß Fig. 9 eine übermäßige Thermodiffusion von in die P-Mulde 111 implantierten Störstellen nicht nur in dem Übertragungs-MOS-Transistor 102 auf, sondern auch in anderen Transistoren, wie etwa dem Wähl-MOS-Transistor 105 und dem Rücksetz-MOS-Transistor 103. Dies führt zu dem Nachteil, daß der Raum zwischen paarweise angeordneten Source- und Drainbereichen der oben genannten anderen Transistoren verkleinert wird, so daß die Gefahr eines Durchgriffs (Punch-Through-Effekt) hervorgerufen wird.
  • Eine Möglichkeit, solche Nachteile zu vermeiden, könnte darin bestehen, die Gatelänge zu vergrößern, um den Raum zwischen den Source- und Drainbereichen in den vorstehend genannten anderen Transistoren weit vorzugeben. Dieses Verfahren führt jedoch zu einem anderen Nachteil, nämlich zu einer Verringerung der Dichte.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer Halbleiterbaugruppe und einer entsprechenden Struktur anzugeben, durch das ohne Schräg-/Rotations-Implantation oder übermäßige Thermodiffusion ein Störstellenbereich einer Fotodiode erhalten werden kann, der teilweise unter einer Gateelektrode gebildet ist.
  • Gemäß einem ersten Aspekt der Erfindung weist das Verfahren zur Herstellung einer Halbleiterbaugruppe die folgenden Schritte (a) bis (f) auf.
  • In Schritt (a) erfolgt das Vorbereiten eines Substrats. In Schritt (b) erfolgt das Bilden einer Gatestruktur auf einer Hauptoberfläche des Substrats. In Schritt (c) erfolgt das Bilden eines Maskenelements, das eine Öffnung über einem Endbereich der Gatestruktur und über einem bestimmten Bereich der Hauptoberfläche hat, der dem Endbereich benachbart ist.
  • In Schritt (d) erfolgt das Implantieren von Störstellen aus einer nahezu vertikalen Richtung in bezug auf die Hauptoberfläche unter Verwendung des Maskenelements als Implantationsmaske unter den Bedingungen, daß die Störstellen eine Schichtdicke der Gatestruktur durchdringen können, so daß dadurch ein erster Störstellenbereich eines ersten Leitfähigkeitstyps gebildet wird, der als die eine Elektrode einer Fotodiode in der Hauptoberfläche unter dem Endbereich und dem bestimmten Bereich wirkt.
  • In Schritt (e) erfolgt das Bilden eines zweiten Störstellenbereichs eines zweiten Leitfähigkeitstyps, der als die andere Elektrode der Fotodiode in dem bestimmten Bereich wirkt. In Schritt (f) erfolgt das Bilden eines dritten Störstellenbereichs des ersten Leitfähigkeitstyps in der Hauptoberfläche derart, daß er dem ersten Störstellenbereich gegenüberliegt, wobei die Gatestruktur dazwischen liegt.
  • Der erste Störstellenbereich kann ohne Schräg-/Rotations-Implantation oder übermäßige Thermodiffusion gebildet werden, so daß der Störstellenbereich weniger Schwankungen der Konzentrationsverteilung hat.
  • Gemäß einem zweiten Aspekt der Erfindung weist eine Halbleiterbaugruppe ein Substrat, eine Fotodiode, die in einer Hauptoberfläche des Substrats gebildet ist, und einen Transistor auf, der so ausgebildet ist, daß er in der Fotodiode erzeugte Träger überträgt. Die Fotodiode hat einen ersten Störstellenbereich eines ersten Leitfähigkeitstyps, der in der Hauptoberfläche gebildet ist und als die eine Elektrode der Fotodiode wirkt, und einen zweiten Störstellenbereich eines zweiten Leitfähigkeitstyps, der in der Hauptoberfläche tiefer als der erste Störstellenbereich gebildet ist und als die andere Elektrode der Fotodiode wirkt.
  • Der Transistor weist folgendes auf: eine Gatestruktur, die auf der Hauptoberfläche gebildet ist, einen ersten Source/Drain-Bereich, der mit einem Endbereich des zweiten Störstellenbereichs ausgebildet ist und sich in die Hauptoberfläche unter der Gatestruktur erstreckt, und einen zweiten Source/Drain-Bereich, der dem ersten Source/Drain-Bereich gegenüberliegt, wobei ein einen Kanal bildender Bereich unter der Gatestruktur dazwischen angeordnet ist. Der erste Source/Drain-Bereich hat eine Störstellenkonzentrationsverteilung nur in der Tiefenrichtung des Substrats.
  • Der erste Source/Drain-Bereich hat die Störstellenkonzentrationsverteilung nur in der Tiefenrichtung des Substrats und nicht in einer Richtung über die Hauptoberfläche des Substrats (d. h. in der Horizontalrichtung). Dadurch kann gegenüber einer Halbleiterbaugruppe, die einen ersten Source/Drain-Bereich mit der Störstellenkonzentrationsverteilung in der Horizontalrichtung hat, das Auftreten einer Potentialschwelle unmittelbar unter der Gatestruktur verhindert werden, so daß der Trägerübertragungs-Wirkungsgrad vergrößert werden kann.
  • Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
  • Fig. 1 eine Querschnittsansicht, die einen Teil der Struktur eines CMOS- Bildsensor gemäß einer ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • Fig. 2 bis 5 Querschnittsansichten, die ein Verfahren zur Herstellung einer Halbleiterbaugruppe gemäß der bevorzugten Ausführungsform in der Aufeinanderfolge von Schritte zeigt;
  • Fig. 6 ein Schaltbild, das die Struktur eines Bildelements eines herkömmlichen CMOS-Sildsensors zeigt;
  • Fig. 7 eine Querschnittsansicht, die einen Teil der Struktur des herkömmlichen CMOS-Bildsensors zeigt;
  • Fig. 8 eine Querschnittsansicht, die ein Bespiel eines Schritts zur Ausbildung eines N+-leitenden Störstellenbereichs zeigt; und
  • Fig. 9 eine Querschnittsansicht, die ein anderes Beispiel des Schritts zur Ausbildung des N+-leitenden Störstellenbereichs zeigt.
  • Ein Bildelement eines CMOS-Bildsensors gemäß einer bevorzugten Ausführungsform der Erfindung ist durch das gleiche Schaltbild wie in Fig. 6 dargestellt. Dabei weist ein Bildelement des CMOS-Bildsensors der vorliegenden Ausführungsform die Fotodiode 101, den Übertragungs-MOS-Transistor 102, den Rücksetz- MOS-Transistor 103, den Source-Folger-MOS-Transistor 104 und den Wähl-MOS- Transistor 105 auf, die in der gleichen Verbindungsrelation wie in Fig. 6 miteinander verbunden sind.
  • Fig. 1 ist eine Querschnittsansicht, die einen Teil der Struktur des CMOS-Bildsensors der vorliegenden Ausführungsform zeigt, wobei die Fotodiode 101 und der Übertragungs-MOS-Transistor 102 gebildet sind, wobei die Darstellung einer Zwischenisolierschicht und einer metallischen Schaltverbindung weggelassen ist. Eine P-Mulde 11 ist in einer oberen Oberfläche eines N+-leitenden Halbleitersubstrats 10 gebildet, das aus Silicium oder dergleichen besteht.
  • Eine aus einer Siliciumoxidschicht oder dergleichen bestehende Elementtrenn- Isolierschicht 12 vom LOCOS-Typ ist auf einer oberen Oberfläche der P-Mulde 11 gebildet. In einem Elementbildungsbereich, der von der Elementtrenn-Isolierschicht 12 gebildet ist, ist eine Gatestruktur 15 mit einer Gateisolierschicht 13 und einer Gateelektrode 14, die in der angegebenen Reihenfolge laminiert sind, auf der oberen Oberfläche der P-Mulde 11 gebildet.
  • In dem Elementbildungsbereich sind ein P+-leitender Störstellenbereich 16 und ein N+-leitender Störstellenbereich 19 in einem Teil der oberen Oberfläche der P-Mulde 11 gebildet, der von der Gatestruktur 15 nicht bedeckt ist. Ein N+ -leitender Störstellenbereich 17 ist in der oberen Oberfläche der P-Mulde 11 tiefer als der P+-leitende Störstellenbereich 16 gebildet.
  • Der N+-leitende Störstellenbereich 17 und der P+-leitende Störstellenbereich 16 bilden eine Fotodiode 18, die der Fotodiode 101 gemäß Fig. 6 entspricht. Dabei entsprechen die Anode und die Kathode der Fotodiode 101 gemäß Fig. 6 dem P+-leitenden Störstellenbereich 16 bzw. dem N+-leitenden Störstellenbereich 17 gemäß Fig. 1.
  • Ein Teil des N+-leitenden Störstellenbereichs 17 (d. h. ein Endbereich an der Seite des N+-leitenden Störstellenbereichs 19) erstreckt sich unter der Gatestruktur 15. Der N+-leitende Störstellenbereich 19 liegt dem N+-leitenden Störstellenbereich 17 gegenüber, wobei ein einen Kanal bildender Bereich unter der Gatestruktur 15 dazwischen angeordnet ist. Die Gatestruktur 15, der N+-leitende Störstellenbereich 19 und ein Teil des N+-leitenden Störstellenbereichs 17, der unter der Gatestruktur 15 gebildet ist, bilden einen MOS-Transistor (nachstehend als "MOS-Transistor Y" bezeichnet), der dem Übertragungs-MOS-Transistor 102 gemäß Fig. 6 entspricht.
  • Dabei entsprechen das Gate, der Sourceanschluß und der Drainanschluß des Übertragungs-MOS-Transistors 102 gemäß Fig. 6 der Gateelektrode 14, dem N+-leitenden Störstellenbereich 17 bzw. dem N+-leitenden Störstellenbereich 19 gemäß Fig. 1. Der N+-leitende Störstellenbereich 19 entspricht ferner dem Knoten FD gemäß Fig. 6.
  • Fig. 2 bis 5 sind Querschnittsansichten, die ein Verfahren zur Herstellung einer Halbleiterbaugruppe nach der vorliegenden Ausführungsform in der Aufeinanderfolge von Schritten zeigen. Wie Fig. 2 zeigt, wird zunächst das N+-leitende Halbleitersubstrat 10 vorbereitet, woraufhin die P-Mulde 11 in der oberen Oberfläche des Halbleitersubstrats 10 gebildet wird.
  • Dann wird die Elementtrenn-Isolierschicht 12 auf der oberen Oberfläche der P-Mulde 11 gebildet. Dann wird die Gatestruktur 15 auf der oberen Oberfläche der P-Mulde 11 gebildet. Die Gatestruktur 15 hat eine Schichtdicke (d. h. die Summe der Schichtdicken der Gateisolierschicht 13 und der Gateelektrode 14) von ungefähr 200 bis 500 nm.
  • Wie Fig. 3 zeigt, wird danach Fotolitografie angewandt, um ein Fotoresist 30 zu bilden, das eine Öffnung über dem Endbereich der Gatestruktur 15 und über einem Bereich hat, der dem Endbereich benachbart ist, an dem die Fotodiode 18 zu bilden ist. Dann wird eine Vertikalimplantation von N+-leitenden Störstellen 31, wie etwa Phosphor, mit einer Energie von 300 bis 600 keV und einer Dosis von 1E12 bis 1E14 Ionen/cm2 durchgeführt unter Verwendung des Fotoresists 30 als Implantationsmaske, so daß der N+-leitende Störstellenbereich 17 in der oberen Oberfläche der P-Mulde 11 gebildet wird.
  • Durch die Ionenimplantation, die mit der relativ hohen Energie von 300 bis 600 keV durchgeführt wird, können N+-leitende Störstellen 31 die Gatestruktur 15 durchdringen und in die P-Mulde 11 eintreten. Der N+-leitende Störstellenbereich 17 wird also auch unter der Gatestruktur 15 gebildet, wie Fig. 3 zeigt.
  • Wie Fig. 4 zeigt, wird dann eine Vertikalimplantation von P+-leitenden Störstellen 32, wie etwa Bor, mit einer Energie von 5 bis 40 keV und einer Dosis von 1E12 bis 5E14 Ionen/cm2 unter Verwendung des Fotoresists 30 und der Gatestruktur 15 als Implantationsmaske durchgeführt, so daß der P+-leitende Störstellenbereich 16 in der oberen Oberfläche der P-Mulde 11 gebildet wird. Danach wird das Fotoresist 30 entfernt.
  • Gemäß Fig. 5 wird dann ein Fotoresist 33, das eine vorbestimmte Öffnungsstruktur hat, durch Fotolithografie gebildet. Dann wird eine Vertikalimplantation von N+-leitenden Störstellen 34 unter vorbestimmten Implantationsbedingungen unter Verwendung des Fotoresist 33 und der Gatestruktur 15 als Implantationsmaske durchgeführt, so daß der N+-leitende Störstellenbereich 19 gebildet wird. Das Fotoresist 33 wird danach entfernt, so daß die Struktur gemäß Fig. 1 erhalten wird.
  • Bei dem Verfahren zur Herstellung der Halbleiterbaugruppe der oben beschriebenen vorliegenden Ausführungsform wird in dem Schritt des Herstellens des N+-leitenden Störstellenbereichs 17, der als Kathode der Fotodiode 18 wirkt (Fig. 3), die Vertikalimplantation der N+-leitenden Störstellen 31 unter den Bedingungen durchgeführt, daß die Störstellen 31 die Schichtdicke der Gatestruktur 15 durchdringen können, so daß der N+-leitende Störstellenbereich 17 auch unter der Gatestruktur 15 gebildet wird.
  • Der N+-leitende Störstellenbereich 17 kann also ohne herkömmliche Schräg-/Rotations-Implantation oder übermäßige Thermodiffusion gebildet werden, so daß die Nachteile des Stands der Technik vermieden werden können.
  • Da die N+-leitenden Störstellen 31 durch Vertikalimplantation in die P-Mulde 11 eingeführt werden, ändert sich ferner die Konzentrationsverteilung in der Horizontalrichtung (d. h. in Richtung von der einen zur anderen Seite des Zeichnungsblatts von Fig. 3) kaum in dem gebildeten N+-leitenden Störstellenbereich 17. Kurz gesagt, die Störstellenkonzentrationsverteilung tritt nicht in der Horizontalrichtung auf.
  • Deshalb ändert sich die Konzentrationsverteilung des N+-leitenden Störstellenbereichs 17 nur in der Vertikalrichtung (d. h. in Richtung vom oberen zum unteren Ende des Zeichnungsblatts von Fig. 3) selbst im Fall von Änderungen des Kegelwinkels der Gateelektrode 14 oder von Änderungen des Grads des durch RCA-Reinigen verursachten Entfernens des Endbereichs der Gateisolierschicht 13. Dies bringt insofern einen weiteren Vorteil mit sich, als die Konzentrationsverteilung auf einfache Weise optimiert werden kann, indem Simulationen oder dergleichen durchgeführt werden.
  • Außerdem werden der N+-leitende Störstellenbereich 17 und der P+-leitende Störstellenbereich 16 durch Ionenimplantation unter Verwendung des gleichen Fotoresists 30 sequentiell gebildet. Dadurch kann gegenüber dem Fall der separaten Bereitstellung eines Fotoresists für den N+-leitenden Störstellenbereich 17 und den P+-leitenden Störstellenbereich 16 die Anzahl von Herstellungsschritten verringert werden.
  • Hinzu kommt, daß bei der Halbleiterbaugruppe nach der vorliegenden Ausführungsform ein Teil des N+-leitenden Störstellenbereichs 17, der als der Source- Bereich des Übertragungs-MOS-Transistors 102 wirkt, die Störstellenkonzentrationsverteilung nur in der Vertikal- und nicht in der Horizontalrichtung hat. Dadurch kann gegenüber einer Halbleiterbaugruppe, in der ein Source-Bereich die Störstellenkonzentrationsverteilung sowohl in der Vertikal- als auch in der Horizontalrichtung hat, das Auftreten einer Potentialschwelle unmittelbar unter der Gatestruktur 15 verhindert werden, so daß der Trägerübertragungs-Wirkungsgrad erhöht werden kann.
  • Es versteht sich, daß ähnliche Wirkungen erhalten werden können, wenn die N- und P-Typen der obigen Beschreibung gegeneinander ausgetauscht werden.

Claims (3)

1. Verfahren zur Herstellung einer Halbleiterbaugruppe, gekennzeichnet durch die folgenden Schritte:
- Vorbereiten eines Substrats (10);
- Bilden einer Gatestruktur (15) auf einer Hauptoberfläche des Substrats;
- Bilden eines Maskenelements (30), das eine Öffnung über einem Endbereich der Gatestruktur und über einem bestimmten Bereich der Hauptoberfläche hat, der dem Endbereich benachbart ist;
- Implantieren von Störstellen (31) aus einer nahezu vertikalen Richtung in bezug auf die Hauptoberfläche unter Verwendung des Maskenelements als Implantationsmaske unter solchen Bedingungen, daß die Störstellen eine Schichtdicke der Gatestruktur durchdringen können, so daß dadurch ein erster Störstellenbereich (17) eines ersten Leitfähigkeitstyps gebildet wird, der als die eine Elektrode einer Fotodiode (18) in der Hauptoberfläche unter dem genannten Endbereich und in dem genannten bestimmten Bereich wirkt;
- Bilden eines zweiten Störstellenbereichs (16) eines zweiten Leitfähigkeitstyps, der als die andere Elektrode der Fotodiode in dem genannten bestimmten Bereich wirkt; und
- Bilden eines dritten Störstellenbereichs (19) des ersten Leitfähigkeitstyps in der Hauptoberfläche, derart, daß er dem ersten Störstellenbereich gegenüberliegt, wobei die Gatestruktur dazwischen liegt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Schritt (e) Störstellen (32) in den genannten bestimmten Bereich unter Verwendung des Maskenelements und der Gatestruktur als Implantationsmaske implantiert werden, um den zweiten Störstellenbereich zu bilden.
3. Halbleiterbaugruppe, dadurch gekennzeichnet, daß sie folgendes aufweist:
ein Substrat (10); eine Fotodiode (18), die in einer Hauptoberfläche des Substrats gebildet ist; und
einen Transistor, der so ausgebildet ist, daß er in der Fotodiode erzeugte Träger überträgt, wobei die Fotodiode folgendes aufweist:
einen ersten Störstellenbereich (17) eines ersten Leitfähigkeitstyps, der in der Hauptoberfläche gebildet ist und als die eine Elektrode der Fotodiode wirkt, und
einen zweiten Störstellenbereich (16) eines zweiten Leitfähigkeitstyps, der in der Hauptoberfläche tiefer als der erste Störstellenbereich gebildet ist und als die andere Elektrode der Fotodiode wirkt, wobei der Transistor folgendes aufweist:
eine Gatestruktur (15), die auf der Hauptoberfläche gebildet ist,
einen ersten Source/Drain-Bereich, der mit einem Endbereich des zweiten Störstellenbereichs ausgebildet ist und sich in die Hauptoberfläche unter der Gatestruktur erstreckt, und
einen zweiten Source/Drain-Bereich (19), der dem ersten Source/Drain- Bereich gegenüberliegt, wobei ein einen Kanal bildender Bereich unter der Gatestruktur dazwischen angeordnet ist, und
der erste Source/Drain-Bereich eine Störstellenkonzentrationsverteilung nur in der Tiefenrichtung des Substrats hat.
DE10256201A 2002-03-12 2002-12-02 Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung Withdrawn DE10256201A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002066283A JP2003264283A (ja) 2002-03-12 2002-03-12 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
DE10256201A1 true DE10256201A1 (de) 2003-10-09

Family

ID=28034890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256201A Withdrawn DE10256201A1 (de) 2002-03-12 2002-12-02 Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US6660553B2 (de)
JP (1) JP2003264283A (de)
KR (1) KR100680891B1 (de)
CN (1) CN1201409C (de)
DE (1) DE10256201A1 (de)
TW (1) TW558841B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044610A1 (en) * 2003-04-14 2012-02-23 Agilerf Y-Doped Barium Strontium Titanate For Stoichiometric Thin Film Growth
JP2005167187A (ja) * 2003-11-13 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
JP4647404B2 (ja) * 2004-07-07 2011-03-09 三星電子株式会社 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法
KR100570819B1 (ko) * 2004-07-07 2006-04-12 삼성전자주식회사 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100672708B1 (ko) * 2004-12-30 2007-01-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 격리막 형성방법
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
US7205591B2 (en) * 2005-04-06 2007-04-17 International Business Machines Corporation Pixel sensor cell having reduced pinning layer barrier potential and method thereof
JP4518996B2 (ja) * 2005-04-22 2010-08-04 シャープ株式会社 固体撮像装置の製造方法および電子情報装置
TWI266429B (en) * 2005-05-05 2006-11-11 Pixart Imaging Inc Pinned photodiode sensor with gate controlled SCR transfer switch and method of formation
KR100694470B1 (ko) * 2005-07-11 2007-03-12 매그나칩 반도체 유한회사 이미지 센서 제조 방법
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
KR100657143B1 (ko) * 2005-07-11 2006-12-13 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR100653716B1 (ko) * 2005-07-19 2006-12-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2007015420A1 (ja) * 2005-08-03 2007-02-08 Matsushita Electric Industrial Co., Ltd. 固体撮像装置
JP4857816B2 (ja) * 2006-02-28 2012-01-18 ソニー株式会社 固体撮像素子
US7528427B2 (en) * 2007-01-30 2009-05-05 International Business Machines Corporation Pixel sensor cell having asymmetric transfer gate with reduced pinning layer barrier potential
US8877616B2 (en) 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
JP2012109540A (ja) 2010-10-26 2012-06-07 Canon Inc 固体撮像装置の製造方法
JP2013008782A (ja) 2011-06-23 2013-01-10 Toshiba Corp 固体撮像装置の製造方法
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5880495A (en) * 1998-01-08 1999-03-09 Omnivision Technologies, Inc. Active pixel with a pinned photodiode
KR20020017838A (ko) * 2000-08-31 2002-03-07 박종섭 필드산화막을 식각하여 연결창 구조를 정의하는 이미지센서 제조 방법

Also Published As

Publication number Publication date
JP2003264283A (ja) 2003-09-19
US20030173585A1 (en) 2003-09-18
KR20030074104A (ko) 2003-09-19
US6660553B2 (en) 2003-12-09
CN1444293A (zh) 2003-09-24
TW558841B (en) 2003-10-21
KR100680891B1 (ko) 2007-02-09
CN1201409C (zh) 2005-05-11

Similar Documents

Publication Publication Date Title
DE10256201A1 (de) Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE3227826C2 (de)
DE102016100013B4 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE2502235C2 (de)
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE4010885C2 (de)
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE102008046101A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE3941944A1 (de) Ladungsgekoppelte vorrichtung zum verschieben von ladungen bzw. monolithischer bildwandler aus ladungsgekoppelten bausteinen und verfahren zu dessen herstellung
DE102008062493A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046034B4 (de) Bildsensor und Verfahren zu seiner Herstellung
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE102008046260A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008046031A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE69732520T2 (de) Ladungsgekoppelte anordnung und verfahren zur herstellung
DE4243066A1 (en) Signal charge transfer device for CCD or contact image sensor - with multistep impurity zone under each 2nd electrode for high charge transfer efficiency without shortening electrode
DE3432801C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal