KR100680891B1 - 반도체장치의 제조방법 및 반도체장치 - Google Patents

반도체장치의 제조방법 및 반도체장치 Download PDF

Info

Publication number
KR100680891B1
KR100680891B1 KR1020020075882A KR20020075882A KR100680891B1 KR 100680891 B1 KR100680891 B1 KR 100680891B1 KR 1020020075882 A KR1020020075882 A KR 1020020075882A KR 20020075882 A KR20020075882 A KR 20020075882A KR 100680891 B1 KR100680891 B1 KR 100680891B1
Authority
KR
South Korea
Prior art keywords
impurity introduction
region
introduction region
gate structure
photodiode
Prior art date
Application number
KR1020020075882A
Other languages
English (en)
Other versions
KR20030074104A (ko
Inventor
기무라마사토시
엔도야스유키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030074104A publication Critical patent/KR20030074104A/ko
Application granted granted Critical
Publication of KR100680891B1 publication Critical patent/KR100680891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

게이트전극의 하방으로 형성된 부분을 갖는 포토다이오드의 불순물 도입영역을, 경사 회전주입이나 과잉한 열확산에 의한 일 없이 형성할 수 있는 반도체장치의 제조방법을 얻는다. 사진제판법에 의해, 게이트구조(15)의 단부의 위 및 그 단부에 인접하는 포토다이오드(18)의 형성 예정영역상이 개구한 패턴을 갖는 포토레지스트(30)를 형성한다. 다음에, 포토레지스트(30)를 마스크로 사용하여, 인 등의 N형 불순물(31)을 에너지 300~600keV, 도우즈량이 1E12∼1E14ions/cm2의 주입조건으로 수직주입한다. 이것에 의해, P웰(11)의 상면내에 N형 불순물 도입영역(17)이 형성된다. 이때, N형 불순물(31)은 게이트구조(15)를 침투하여 P웰(11)내에 도달할 수 있으므로, N형 불순물 도입영역(17)은 게이트구조(15)의 하방으로도 형성된다.
반도체장치, 기판, 포토다이오드, 활성영역, 포토레지스트, 게이트구조, 사진제판법, 도우즈, 불순물, 도입영역

Description

반도체장치의 제조방법 및 반도체장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예에 관한 CMOS 이미지 센서의 구조의 일부를 추출하여 나타내는 단면도이다.
도 2는 본 발명의 실시예에 관한 반도체장치의 제조방법을 공정순서대로 나타내는 단면도이다.
도 3은 본 발명의 실시예에 관한 반도체장치의 제조방법을 공정순서대로 나타내는 단면도이다.
도 4는 본 발명의 실시예에 관한 반도체장치의 제조방법을 공정순서대로 나타내는 단면도이다.
도 5는 본 발명의 실시예에 관한 반도체장치의 제조방법을 공정순서대로 나타내는 단면도이다.
도 6은 종래의 CMOS 이미지 센서의 1화소의 구성을 나타내는 회로도이다.
도 7은 종래의 CMOS 이미지 센서의 구조의 일부를 추출하여 나타내는 단면도이다.
도 8은 N형 불순물 도입영역의 형성공정의 일예를 나타내는 단면도이다.
도 9는 N형 불순물 도입영역의 형성공정의 다른 예를 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : N형 반도체기판 11 : P웰
15 : 게이트구조 16 : P+형 불순물 도입영역
17 : N형 불순물 도입영역 18 : 포토다이오드
19 : N+형 불순물 도입영역
본 발명은, 반도체장치의 제조방법 및 구조에 관한 것으로, 특히 고체 이미지 센서의 제조방법 및 구조에 관한 것이다.
도 6은, 종래의 CMOS 이미지 센서의 1화소의 구성을 나타내는 회로도이다(참조 : 이노우에 순스케 외, 「325만 화소 APS-C 사이즈 CMOS 이미지 센서」, ITE Technical Report, Vol.25, NO.28, pp.37∼41). 도 6에 나타내는 바와 같이, CMOS이미지 센서의 1화소는, 포토다이오드(101)와, 포토다이오드(101)에서 발생한 전자를 완전하게 노드 FD로 전송하기 위한 전송 MOS트랜지스터(102)와, 포토다이오드(101) 및 노드 FD의 전위를 리셋하기 위한 리셋 MOS트랜지스터(103)와, 노드 FD의 전위를 증폭하기 위한 소스 팔로우어 MOS트랜지스터(104)와, 판독행을 선택하기 위한 선택 MOS트랜지스터(105)에 의해 구성되어 있다.
포토다이오드(101)의 캐소드는, 전송 MOS트랜지스터(102)의 소스에 접속되어 있다. 또한, 전송 MOS트랜지스터(102)의 드레인은, 노드 FD를 통해, 리셋 MOS트랜지스터(103)의 소스 및 소스 팔로우어 MOS트랜지스터(104)의 게이트에 각각 접속되어 있다. 리셋 MOS트랜지스터(103)의 드레인은, 소정의 전원전위 VDD를 주는 전원에 접속되어 있다.
이하, 종래의 CMOS 이미지 센서의 동작에 대하여 설명한다. 우선, 게이트전압 Vt, Vres의 인가에 의해, 전송 MOS트랜지스터(102) 및 리셋 MOS트랜지스터(103)를 온한다. 이것에 의해, 포토다이오드(101) 및 노드 FD의 전위를 전원전위 VDD로 리셋한다. 리셋완료 후, 게이트전압 Vres의 인가가 정지되고, 리셋 MOS트랜지스터(103)는 오프된다.
다음에, 입사광이 포토다이오드(101)에서 광전변환 됨으로써 발생한 전자가, 전송 MOS트랜지스터(102)에 의해, 완전하게 노드 FD로 전송된다. 이것에 의해, 전송되어 온 전자의 양에 따라 노드 FD의 전위가 변화된다. 다음에, 게이트전압 Vsel의 인가에 의해, 선택 MOS트랜지스터(105)를 온한다. 이것에 의해, 변화 후 노드 FD의 전위는, 소스 팔로우어 MOS트랜지스터(104)에 의해 증폭되며, 후단의 판독회로에 입력된다.
도 7은, 종래의 CMOS 이미지 센서 중, 포토다이오드(101) 및 전송 MOS트랜지스터(102)가 형성되어 있는 부분의 구조를 추출하여 나타내는 단면도이다. 단, 층간절연막이나 금속배선의 기재는 생략해 놓는다. N형 반도체기판(110)의 상면내에는, P웰(111)이 형성되어 있다. P웰(111)의 상면에는, 소자분리 절연막(112)이 형 성되어 있다. 소자분리 절연막(112)에 의해 규정되는 소자 형성영역내에서, P웰(111)의 상면상에는, 게이트 절연막(113) 및 게이트전극(114)이 이 순서대로 적층된 게이트구조(115)가 형성되어 있다.
또한, 소자 형성영역내에서, P웰(111)의 상면내에는, P+형 불순물 도입영역(116), N형 불순물 도입영역(117) 및 N+형 불순물 도입영역(119)이 형성되어 있다. N형 불순물 도입영역(117)은 P+형 불순물 도입영역(116)보다도 깊게 형성되어 있고, N형 불순물 도입영역(117)과 P+형 불순물 도입영역(116)에 의해 포토다이오드(118)가 구성되어 있다. 포토다이오드(118)는, 도 6에 나타낸 포토다이오드(101)에 대응한다. 구체적으로, 도 6에 나타낸 포토다이오드(101)의 애노드 및 캐소드는, 도 7에 나타낸 P+형 불순물 도입영역(116) 및 N형 불순물 도입영역(117)에 각각 대응한다.
N형 불순물 도입영역(117)의 일부(N+형 불순물 도입영역(119)측의 단부)는, 게이트구조(115)의 하방으로 잠입하여 형성되어 있다. N+형 불순물 도입영역(119)은, 게이트구조(115)의 하방의 채널 형성영역을 사이에 끼워, N형 불순물 도입영역(117)에 대향하고 있다. 게이트구조(115), N형 불순물 도입영역(117) 및 N+형 불순물 도입영역(119)에 의해 MOS트랜지스터(이하「MOS트랜지스터 X」라 칭함)가 구성되어 있고, 이 MOS트랜지스터 X는, 도 6에 나타낸 전송 MOS트랜지스터(102)에 대응한다. 구체적으로, 도 6에 나타낸 전송 MOS트랜지스터(102)의 게이트, 소스 및 드레인은, 도 7에 나타낸 게이트전극(114), N형 불순물 도입영역(117) 및 N+형 불순물 도입영역(119)에 각각 대응한다. 또한, N+형 불순물 도입영역(119)은, 도 6에 나타낸 노드 FD에도 대응한다.
도 8은, N형 불순물 도입영역(117)의 형성공정의 일예를 나타내는 단면도이다. P웰(111)의 상면상에는, 게이트구조(115)가 이미 형성되어 있다. 또한, 도면 8에는 나타나 있지 않지만, N형 불순물 도입영역(117)의 형성 예정영역의 상방이 개구한 레지스트패턴이 형성되어 있다. 상기한 대로, N형 불순물 도입영역(117)의 일부는, 게이트구조(115)의 하방으로 잠입하여 형성될 필요가 있다. 그 때문에, N형 불순물 도입영역(117)을 형성할 때는, 웨이퍼를 회전시키면서, P웰(111)의 상면에 대하여 경사방향으로, N형 불순물(120)을 이온 주입한다. 이것에 의해, N형 불순물(120)은 게이트구조(115)의 단부의 하방으로도 도입된다. 이와 같은, 웨이퍼를 회전시키면서 경사방향으로 이온주입을, 본 명세서에서 이하「경사 회전주입」이라 칭한다.
도 9는, N형 불순물 도입영역(117)의 형성공정의 다른 예를 나타내는 단면도이다. 우선, 게이트구조(115) 및 상기 레지스트패턴을 주입마스크로 사용하여, P웰(111)의 상면에 대하여 수직방향에서 P웰(111)내로 N형 불순물을 이온주입함으로써, N형 불순물 주입영역(122)을 형성한다. 이와 같은 수직방향에서 이온주입을, 본 명세서에서 이하「수직주입」이라 칭한다. 다음에, 이온주입 후의 불순물을 활성화하는 통상 어닐링보다도 과잉한 열처리를 행함으로써, N형 불순물 주입영역(122)내의 N형 불순물을 과잉되게 열확산시킨다. 이것 의해, N형 불순물 주입영역(122)이 외측으로 향하여 등방향으로 넓어지고, 그 결과 얻어지는 N형 불순물 도입영역(117)은, 그 일부가 게이트구조(115)의 단부의 하방으로 잠입하게 된다.
그렇지만, 상기한 종래의 반도체장치의 제조방법에는, N형 불순물 도입영역(117)을 형성하는 공정에서, 이하와 같은 문제가 있다.
도 8에 나타낸 바와 같이, 게이트전극(114)은 실제로는 테이퍼형상을 이루고 있다. 경사 회전주입을 행하는 경우, 테이퍼의 각도 A에 따라, P웰(111)내에서의 N형 불순물 도입영역(117)의 농도분포가 변동한다.
또한, 상기 레지스트패턴을 형성하는데 있어서는, 레지스트의 밀착성을 높이 도록, 미리 RCA 세정이 행해지는 일이 많다. 그 때의 웨트처리에 의해 게이트 절연막(113)의 단부(121)가 제거되는 일이 있지만, 게이트 절연막(113)의 단부(121)가 제거되는 정도에 따라서도, P웰(111)내에서의 N형 불순물 도입영역(117)의 농도분포가 변동한다.
이와 같은, P웰(111)내에서의 N형 불순물 도입영역(117)의 농도분포의 변동은, 포토다이오드(118)의 특성의 변동을 일으키는 원인이 될 뿐만 아니라, 때로는 게이트전극(114)의 바로 아래에서 포텐셜장벽을 생기게 하여, 전송 MOS트랜지스터(102) 전하 전송효율을 악화시켜, CMOS 이미지 센서 자체의 성능을 열화시켜 버린다고 하는 문제가 있다.
또한, 게이트전극(114)의 테이퍼의 각도 A는 웨이퍼면 내에서 변동하는 일이 있으므로, 웨이퍼 스캔방식의 통상의 이온주입기를 사용할 수 없고, 미소영역내에 서 스캔을 행하는 방식의 특수한 이온주입기를 사용하지 않으면 안된다는 문제도 있다.
한편, 도 9에 나타낸 방법에 의하면, 전송 MOS트랜지스터(102)뿐만 아니라, 선택 MOS트랜지스터(105)나 리셋 MOS트랜지스터(103) 등의 다른 트랜지스터에 있어서도, P웰(111)내에 주입되고 있는 불순물이 과잉하게 열확산해 버린다. 그 결과, 상기 다른 트랜지스터에서, 쌍을 이루는 소스·드레인영역끼리의 간격이 좁아지고, 펀치스루가 생기기 쉬워진다는 문제가 있다. 이러한 불편함을 회피하기 위한 방책으로서, 상기 다른 트랜지스터에서, 게이트 길이의 치수를 크게 하여 소스·드레인영역끼리의 간격을 미리 넓게 설정해 두는 것도 생각된다. 그렇지만, 이 방책에 의하면 집적도가 저하한다는 다른 문제가 있다.
본 발명은 이러한 문제를 해결하기 위해서 이루어진 것으로, 게이트전극의 하방에 형성된 부분을 갖는 포토다이오드의 불순물 도입영역을, 경사 회전주입이나 과잉한 열확산에 의한 일 없이 형성할 수 있는 반도체장치의 제조방법 및 구조를 얻는 것을 목적으로 하는 것이다.
본 발명중 제1국면의 반도체장치의 제조방법은, (a) 기판을 준비하는 공정과, (b) 기판의 주표면상에, 게이트구조를 형성하는 공정과, (c) 게이트구조의 단부의 위 및 단부에 인접하는 주표면의 소정영역의 위가 개구한 마스크재를 형성하는 공정과, (d) 마스크재를 주입마스크로 사용하여, 게이트구조의 막두께를 침투할 수 있는 조건으로, 주표면에 대하여 대략 수직방향에서 불순물을 주입함으로써, 단부의 하방에 있는 주표면내 및 소정영역내에, 포토다이오드의 한쪽 전극으로서 기능하는 제1도전형의 제1불순물 도입영역을 형성하는 공정과, (e) 소정영역내에, 포토다이오드의 다른쪽 전극으로서 기능하는 제2도전형의 제2불순물 도입영역을 형성하는 공정과, (f) 주표면내에, 게이트구조를 사이에 끼워 제1불순물 도입영역에 대향하는, 제1도전형의 제3의 불순물 도입영역을 형성하는 공정을 구비하는 것이다.
또한, 본 발명중 제2국면의 반도체장치의 제조방법은, 제1국면에 기재의 반도체장치의 제조방법에 있어서, 공정 (e)에서, 제2불순물 도입영역은, 마스크재 및 게이트구조를 주입마스크로 사용하여 소정영역내에 불순물을 주입함으로써 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명중 제3국면의 반도체장치는, 기판과, 기판의 주표면내에 형성된 포토다이오드와, 포토다이오드에서 발생한 캐리어를 전송하기 위한 트랜지스터를 구비하고, 포토다이오드는, 주표면내에 형성되며, 포토다이오드의 한쪽 전극으로서 기능하는, 제1도전형의 제1불순물 도입영역과, 제1불순물 도입영역보다도 깊게 주표면내에 형성되고, 포토다이오드의 다른쪽 전극으로서 기능하는, 제2도전형의 제2불순물 도입영역을 가지며, 트랜지스터는, 주표면상에 형성된 게이트구조와, 제2불순물 도입영역의 단부가 게이트구조의 하방에 있는 주표면내에까지 잠입함으로써 형성된, 제1소스·드레인영역과, 게이트구조의 하방의 채널 형성영역을 사이에 끼워 제1소스·드레인영역에 대향하는 제2소스·드레인영역을 가지며, 제1소스·드레인영역은, 기판의 깊이 방향에 관해서만 불순물 농도분포를 갖는 것이다.
(발명의 실시예)
본 발명의 실시예에 관한 CMOS 이미지 센서의 1화소의 회로도면은, 도 6에 나타낸 회로도와 동일하다. 즉, 본 발명의 실시예에 관한 CMOS 이미지 센서의 1화소는, 도 6에 나타낸 접속관계로 서로 접속된 포토다이오드(101), 전송 MOS트랜지스터(102), 리셋 MOS트랜지스터(103), 소스 팔로우어 MOS트랜지스터(104) 및 선택 MOS트랜지스터(105)를 구비하고 있다.
도 1은, 본 발명의 실시예에 관한 CMOS 이미지 센서 중, 포토다이오드(101) 및 전송 MOS트랜지스터(102)가 형성되어 있는 부분의 구조를 추출하여 나타내는 단면도이다. 단, 층간절연막이나 금속배선의 기재는 생략되어 있다. 실리콘 등으로 이루어지는 N형 반도체기판(10)의 상면내에는, P웰(11)이 형성되어 있다. P웰(11)의 상면에는, 실리콘 산화막 등으로 이루어지는 LOCOS형의 소자분리 절연막(12)이 형성되어 있다. 소자분리 절연막(12)에 의해 규정되는 소자 형성영역내에서, P웰(11)의 상면상에는, 실리콘 산화막 등으로 이루어지는 게이트 절연막(13)과, 폴리실리콘막 등으로 이루어지는 게이트전극(14)이 이 순서대로 적층된 게이트구조(15)가 형성되어 있다.
소자 형성영역내에서, 게이트구조(15)에서 노출하고 있는 부분의 P웰(11)의 상면내에는, P+형 불순물 도입영역(16) 및 N+형 불순물 도입영역(19)이 형성되어 있다. 또한, P웰(11)의 상면내에는, P+형 불순물 도입영역(16)보다도 깊게 N형 불순물 도입영역(17)이 형성되어 있고, N형 불순물 도입영역(17)과 P+형 불순물 도입영역(16)에 의해 포토다이오드(18)가 구성되어 있다. 포토다이오드(18)는, 도 6에 나타낸 포토다이오드(101)에 대응한다. 구체적으로, 도 6에 나타낸 포토다이오드(101)의 애노드 및 캐소드는, 도 1에 나타낸 P+형 불순물 도입영역(16) 및 N형 불순물 도입영역(17)에 각각 대응한다.
N형 불순물 도입영역(17)의 일부(N+형 불순물 도입영역(19)측의 단부)는, 게이트구조(15)의 하방으로 잠입하여 형성되어 있다. N+형 불순물 도입영역(19)은, 게이트구조(15)의 하방의 채널 형성영역을 사이에 끼워, N형 불순물 도입영역(17)에 대향하고 있다. 게이트구조(15)와, N+형 불순물 도입영역(19)과, 게이트구조(15)의 하방으로 형성되어 있는 부분의 N형 불순물 도입영역(17)에 의해 MOS트랜지스터(이하「MOS트랜지스터 Y」라 칭함)가 구성되어 있고, 이 MOS트랜지스터 Y는, 도 6에 나타낸 전송 MOS트랜지스터(102)에 대응한다. 구체적으로, 도 6에 나타낸 전송 MOS트랜지스터(102)의 게이트, 소스 및 드레인은, 도 1에 나타낸 게이트전극(14), N형 불순물 도입영역(17) 및 N+형 불순물 도입영역(19)에 각각 대응한다. 또한, N+형 불순물 도입영역(19)은, 도 6에 나타낸 노드 FD에도 대응한다.
도 2∼도 5는, 본 발명의 실시예에 관한 반도체장치의 제조방법을 공정순서대로 나타내는 단면도이다. 도 2를 참조하여, 우선, N형 반도체기판(10)을 준비한 후, N형 반도체기판(10)의 상면내에 P웰(11)을 형성한다. 다음에, P웰(11)의 상면에 소자분리 절연막(12)을 형성한다. 다음에, P웰(11)의 상면상에 게이트구조(15) 를 형성한다. 게이트구조(15)의 막두께(즉 게이트 절연막(13)과 게이트전극(14)과의 합계의 막두께)는, 200∼500nm 정도이다.
도 3을 참조하여, 다음에, 사진제판법에 의해, 게이트구조(15)의 단부의 위 및 그 단부에 인접하는 포토다이오드(18)의 형성 예정영역상이 개구한 패턴을 갖는 포토레지스트(30)를 형성한다. 다음에, 포토레지스트(30)를 주입마스크로 사용하여, 인 등의 N형 불순물(31)을, 에너지가 300∼600keV, 도우즈량이 1E12∼1E14ions/cm2의 주입조건으로 수직주입한다. 이것에 의해, P웰(11)의 상면내에 N형 불순물 도입영역(17)이 형성된다. 이온주입의 에너지가 30O∼600keV로 비교적 높기 때문에, N형 불순물(31)은 게이트구조(15)를 침투하여 P웰(11)내에 도달할 수 있다. 그 때문에, 도 3에 나타내는 바와 같이, N형 불순물 도입영역(17)은 게이트구조(15)의 하방으로도 형성된다.
도 4를 참조하여, 다음에, 포토레지스트(30) 및 게이트구조(15)를 주입마스크로 사용하여, 붕소 등의 P형 불순물(32)을, 에너지가 5keV∼40keV, 도우즈량이 1E12∼5E14ions/cm2의 주입조건으로 수직주입한다. 이것에 의해, P웰(11)의 상면내에 P+형 불순물 도입영역(16)이 형성된다. 그 후, 포토레지스트(30)를 제거한다.
도 5를 참조하여, 다음에, 사진제판법에 의해, 소정의 개구패턴을 갖는 포토레지스트(33)를 형성한다. 다음에, 포토레지스트(33) 및 게이트구조(15)를 주입마스크로 사용하여, N형 불순물(34)을 소정의 주입조건으로 수직주입함으로써, N+형 불순물 도입영역(19)을 형성한다. 그 후, 포토레지스트(33)를 제거함으로써, 도 1 에 나타낸 구조를 얻을 수 있다.
이와 같이 본 발명의 실시예에 관한 반도체장치의 제조방법에 의하면, 포토다이오드(18)의 캐소드로서 기능하는 N형 불순물 도입영역(17)을 형성하는 공정(도 3)에서, 게이트구조(15)의 막두께를 침투할 수 있는 조건으로 N형 불순물(31)을 수직주입함으로써, 게이트구조(15)의 하방으로도 N형 불순물 도입영역(17)을 형성한다. 따라서, 종래와 같은 경사 회전주입이나 과잉한 열확산에 의한 일 없이 N형 불순물 도입영역(17)을 형성할 수 있고, 종래기술에서의 문제점을 회피하는 것이 가능하게 된다.
또한, 수직주입에 의해 N형 불순물(31)을 P웰(11)내에 도입하므로, 형성된 N형 불순물 도입영역(17)에서는, 횡방향(도 3의 지면 좌우방향)에 관한 농도분포의 변동이 거의 생기지 않는다. 즉, 횡방향에 관한 불순물 농도분포가 생기지 않는다. 따라서, 게이트전극(14)의 테이퍼의 각도가 변동하거나, RCA 세정에 의해 게이트 절연막(13)의 단부가 제거되는 정도가 변동한 경우에서도, N형 불순물 도입영역(17)의 농도분포는 종방향(도 3의 지면 상하방향)으로 변동할 뿐이다. 그 때문에, 시뮬레이션 등을 사용하여 농도분포를 최적화하기 쉽다는 이점도 있다.
또한, N형 불순물 도입영역(17) 및 P+형 불순물 도입영역(16)은, 동일한 포토레지스트(30)를 사용한 이온주입법에 의해 순차 형성된다. 따라서, N형 불순물 도입영역(17)을 형성하기 위한 포토레지스트와, P+형 불순물 도입영역(16)을 형성하기 위한 포토레지스트를 개별로 형성하는 경우와 비교하면, 제조공정수를 삭감할 수 있다.
또한, 본 발명의 실시예에 관한 반도체장치에 의하면, 전송 MOS트랜지스터(102)의 소스영역으로서 기능하는 부분의 N형 불순물 도입영역(17)은, 종방향에 관해서만 불순물 농도분포를 가지며, 횡방향에 관한 불순물 농도분포를 가지지 않는다. 따라서, 소스영역이 종방향 및 횡방향에 관한 불순물 농도분포를 갖는 종래의 반도체장치와 비교하면, 게이트구조(15)의 바로 아래에서의 포텐셜장벽의 발생을 억제할 수 있으므로, 캐리어의 전송효율을 높일 수 있다.
또한, 이상의 설명에서 N형과 P형을 모두 교체한 경우에서도, 상기와 동일한 효과를 얻을 수 있는 것은 말할 필요도 없다.
본 발명중 제1국면에 관한 것에 의하면, 경사 회전주입이나 과잉한 열확산에 의한 일 없이 제1불순물 도입영역을 형성할 수 있으므로, 농도분포의 변동이 적은 제1불순물 도입영역을 얻을 수 있다.
또한, 본 발명중 제2국면에 관한 것에 의하면, 제1불순물 도입영역을 형성하기 위한 마스크재와, 제2불순물 도입영역을 형성하기 위한 마스크재를 개별로 형성하는 경우와 비교하면, 제조공정수를 삭감할 수 있다.
또한, 본 발명중 제3국면에 관한 것에 의하면, 제1소스·드레인영역은, 기판의 깊이 방향에 관해서만 불순물 농도분포를 가지며, 기판의 주표면내 방향(횡방향)에 관한 불순물 농도분포를 가지지 않는다. 따라서, 제1소스·드레인영역이 횡방향에 관한 불순물 농도분포를 갖는 반도체장치와 비교하면, 게이트구조의 바로 아래에서의 포텐셜장벽의 발생을 억제할 수 있으므로, 캐리어의 전송효율을 높일 수 있다.

Claims (3)

  1. (a) 기판을 준비하는 공정과,
    (b) 상기 기판의 주표면 상에 게이트구조를 형성하는 공정과,
    (c) 상기 게이트구조의 단부의 위 및 상기 단부에 인접하는 상기 주표면의 소정영역의 위가 개구된 마스크재를 형성하는 공정과,
    (d) 상기 마스크재를 주입마스크로 사용하여, 상기 게이트구조의 막두께를 침투할 수 있는 조건으로, 상기 주표면에 대하여 대략 수직방향에서 불순물을 주입함으로써, 상기 단부의 하방에 있는 상기 주표면 내 및 상기 소정영역 내에, 포토다이오드의 한쪽 전극으로서 기능하는 제1도전형의 제1불순물 도입영역을 형성하는 공정과,
    (e) 상기 소정영역 내에, 상기 포토다이오드의 다른쪽 전극으로서 기능하는 제2도전형의 제2불순물 도입영역을 형성하는 공정과,
    (f) 상기 주표면 내에, 상기 게이트구조를 사이에 끼워 상기 제1불순물 도입영역에 대향하는, 상기 제1도전형의 제3불순물 도입영역을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 공정 (e)에서, 상기 제2불순물 도입영역은, 상기 마스크재 및 상기 게이트구조를 주입마스크로 사용하여 상기 소정영역 내에 불순물을 주입함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 기판과,
    상기 기판의 주표면 내에 형성된 포토다이오드와,
    상기 포토다이오드에서 발생한 캐리어를 전송하기 위한 트랜지스터를 구비하고,
    상기 포토다이오드는,
    상기 주표면 내에 형성되며, 상기 포토다이오드의 한쪽 전극으로서 기능하는 제1도전형의 제1불순물 도입영역과,
    상기 제1불순물 도입영역보다도 깊게 상기 주표면 내에 형성되고, 상기 포토다이오드의 다른쪽 전극으로서 기능하는 제2도전형의 제2불순물 도입영역을 가지며,
    상기 트랜지스터는,
    상기 주표면 상에 형성된 게이트구조와,
    상기 제2불순물 도입영역의 단부가 상기 게이트구조의 하방에 있는 상기 주표면 내에까지 잠입함으로써 형성된 제1소스·드레인영역과,
    상기 게이트구조의 하방의 채널 형성영역을 사이에 끼워 상기 제1소스·드레인영역에 대향하는 제2소스·드레인영역을 가지며,
    상기 제1소스·드레인영역은 상기 기판의 깊이 방향에 관해서만 불순물 농도분포를 갖는 것을 특징으로 하는 반도체장치.
KR1020020075882A 2002-03-12 2002-12-02 반도체장치의 제조방법 및 반도체장치 KR100680891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002066283A JP2003264283A (ja) 2002-03-12 2002-03-12 半導体装置の製造方法及び半導体装置
JPJP-P-2002-00066283 2002-03-12

Publications (2)

Publication Number Publication Date
KR20030074104A KR20030074104A (ko) 2003-09-19
KR100680891B1 true KR100680891B1 (ko) 2007-02-09

Family

ID=28034890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020075882A KR100680891B1 (ko) 2002-03-12 2002-12-02 반도체장치의 제조방법 및 반도체장치

Country Status (6)

Country Link
US (1) US6660553B2 (ko)
JP (1) JP2003264283A (ko)
KR (1) KR100680891B1 (ko)
CN (1) CN1201409C (ko)
DE (1) DE10256201A1 (ko)
TW (1) TW558841B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044610A1 (en) * 2003-04-14 2012-02-23 Agilerf Y-Doped Barium Strontium Titanate For Stoichiometric Thin Film Growth
JP2005167187A (ja) * 2003-11-13 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
JP4647404B2 (ja) * 2004-07-07 2011-03-09 三星電子株式会社 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法
KR100570819B1 (ko) * 2004-07-07 2006-04-12 삼성전자주식회사 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100672708B1 (ko) * 2004-12-30 2007-01-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 격리막 형성방법
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
US7205591B2 (en) 2005-04-06 2007-04-17 International Business Machines Corporation Pixel sensor cell having reduced pinning layer barrier potential and method thereof
JP4518996B2 (ja) * 2005-04-22 2010-08-04 シャープ株式会社 固体撮像装置の製造方法および電子情報装置
TWI266429B (en) * 2005-05-05 2006-11-11 Pixart Imaging Inc Pinned photodiode sensor with gate controlled SCR transfer switch and method of formation
KR100694470B1 (ko) * 2005-07-11 2007-03-12 매그나칩 반도체 유한회사 이미지 센서 제조 방법
KR100657143B1 (ko) * 2005-07-11 2006-12-13 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
KR100653716B1 (ko) * 2005-07-19 2006-12-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2007015420A1 (ja) * 2005-08-03 2007-02-08 Matsushita Electric Industrial Co., Ltd. 固体撮像装置
JP4857816B2 (ja) * 2006-02-28 2012-01-18 ソニー株式会社 固体撮像素子
US7528427B2 (en) * 2007-01-30 2009-05-05 International Business Machines Corporation Pixel sensor cell having asymmetric transfer gate with reduced pinning layer barrier potential
US8877616B2 (en) 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
JP2012109540A (ja) 2010-10-26 2012-06-07 Canon Inc 固体撮像装置の製造方法
JP2013008782A (ja) 2011-06-23 2013-01-10 Toshiba Corp 固体撮像装置の製造方法
US11521997B2 (en) * 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017838A (ko) * 2000-08-31 2002-03-07 박종섭 필드산화막을 식각하여 연결창 구조를 정의하는 이미지센서 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5880495A (en) * 1998-01-08 1999-03-09 Omnivision Technologies, Inc. Active pixel with a pinned photodiode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017838A (ko) * 2000-08-31 2002-03-07 박종섭 필드산화막을 식각하여 연결창 구조를 정의하는 이미지센서 제조 방법

Also Published As

Publication number Publication date
TW558841B (en) 2003-10-21
US20030173585A1 (en) 2003-09-18
JP2003264283A (ja) 2003-09-19
CN1201409C (zh) 2005-05-11
CN1444293A (zh) 2003-09-24
KR20030074104A (ko) 2003-09-19
US6660553B2 (en) 2003-12-09
DE10256201A1 (de) 2003-10-09

Similar Documents

Publication Publication Date Title
KR100680891B1 (ko) 반도체장치의 제조방법 및 반도체장치
KR100436067B1 (ko) 이미지센서 및 그 제조 방법
KR100997326B1 (ko) 이미지 센서 및 그 제조방법
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
KR100535285B1 (ko) Ｍｏｓ형 고체 촬상 장치 및 그 제조 방법
KR100746222B1 (ko) 이미지 센서의 제조방법들
JP5100988B2 (ja) イメージセンサー及びその製造方法
US20170373104A1 (en) Solid-state imaging device and method for fabricating same
US20070108485A1 (en) Image sensor cells
JPH11274454A (ja) 固体撮像装置及びその形成方法
US20110141328A1 (en) Solid-state image sensor and camera
US6514785B1 (en) CMOS image sensor n-type pin-diode structure
KR20030067946A (ko) 포토 다이오드를 갖는 이미지 센서 및 그 제조방법
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JP5713956B2 (ja) Ｃｍｏｓイメージ・センサー及びその製造方法
US20070221973A1 (en) Solid-state imaging device and method for manufacturing the same
JP2002190586A (ja) 固体撮像装置およびその製造方法
JP2003101004A (ja) 固体撮像装置及びその製造方法
JP2007141937A (ja) 固体撮像素子、半導体装置及び半導体装置の製造方法
JPH09246513A (ja) 増幅型固体撮像素子およびその製造方法
US20070063303A1 (en) CMOS image sensor and method for manufacturing the same
KR100748323B1 (ko) 이미지센서 제조 방법
JP5220970B2 (ja) 高電圧トランジスタの製造方法
JP4725673B2 (ja) 固体撮像装置及びその製造方法
JPH08222719A (ja) 電荷結合デバイス型の固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050929

Effective date: 20061101

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee