JP4647404B2 - 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法 - Google Patents

転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法 Download PDF

Info

Publication number
JP4647404B2
JP4647404B2 JP2005170184A JP2005170184A JP4647404B2 JP 4647404 B2 JP4647404 B2 JP 4647404B2 JP 2005170184 A JP2005170184 A JP 2005170184A JP 2005170184 A JP2005170184 A JP 2005170184A JP 4647404 B2 JP4647404 B2 JP 4647404B2
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor substrate
forming
image sensor
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005170184A
Other languages
English (en)
Other versions
JP2006024918A (ja
Inventor
永▲薫▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040052694A external-priority patent/KR100570819B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006024918A publication Critical patent/JP2006024918A/ja
Application granted granted Critical
Publication of JP4647404B2 publication Critical patent/JP4647404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明はイメージセンサに関する。
イメージセンサは、物体から反射される光信号を受けて前記光信号を電気的な信号に変換させる素子である。前記電気的な信号は、追加的な信号処理によってデジタル信号に変換され、このようなデジタル信号は光ディスク、磁気ディスク、またはメモリ素子のような保存媒体内に保存されたり、ディスプレー装置、またはプリンターなどによって肉眼で確認することができるように表示できる。前記イメージセンサは、ファクシミリ、ビデオカメラ及びデジタルカメラなどに広く採択されている。
前記イメージセンサは、電荷結合素子（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ；ＣＣＤ）センサ及びＣＭＯＳイメージセンサ（ＣＩＳ）で分類される。前記電荷結合素子（ＣＣＤ）センサは、低い雑音動作（ｌｏｗ ｎｏｉｓｅ ｏｐｅｒａｔｉｏｎ）及び素子の均一性を含んでいるメリットを有する。前記ＣＭＯＳイメージセンサは、低電力消耗の特徴を有し、高速動作が可能である。
図１は、従来のイメージセンサの断面図である。図１を参照すると、Ｐ型半導体基板１の所定領域に素子分離膜３を形成して活性領域を限定する。前記活性領域の一部分に選択的にＮ型不純物イオンを注入して深いＮウェル領域（ｄｅｅｐ Ｎ−ｗｅｌｌ ｒｅｇｉｏｎ）５を形成する。前記Ｎウェル領域５を有する活性領域の全面にゲート絶縁膜７を形成する。前記ゲート絶縁膜７を有する基板上にゲート導電膜を形成し、前記ゲート導電膜をパターニングして前記活性領域の上部を横切る転送ゲート電極（ｔｒａｎｓｆｅｒ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）９を形成する。この場合、前記転送ゲート電極９は、前記Ｎウェル領域５と誤整列されることがある。すなわち、前記転送ゲート電極９は、前記Ｎウェル領域５の端と重畳しないこともある。その結果、前記転送ゲート電極９及び前記Ｎウェル領域５の間にオフセット領域（ｏｆｆｓｅｔ ｒｅｇｉｏｎ）１９が形成できる。
前記転送ゲート電極９をイオン注入マスクとして用いて前記Ｎウェル領域５の反対側の活性領域内にＮ型不純物イオンを選択的に注入してＮ型フローティング拡散領域１３を形成する。また、前記転送ゲート電極９をイオン注入マスクとして用いて前記Ｎウェル領域５の表面にＰ型不純物イオンを選択的に注入してＰ型不純物領域１５を形成する。その結果、前記Ｎ型フローティング拡散領域１３及び前記Ｐ型不純物領域１５は前記転送ゲート電極９に自己整列され、前記転送ゲート電極９の下部にチャンネル領域１７が限定される。前記Ｎウェル領域５及び前記Ｐ型不純物領域１５は、フォトダイオード１６を構成する。また、前記転送ゲート電極９、前記Ｎウェル領域５、及び前記Ｎ型フローティング拡散領域１３は、転送トランジスタ（ｔｒａｎｓｆｅｒ ｔｒａｎｓｉｓｔｏｒ）を構成する。
図２は、図１に示した画素の動作を説明するために前記Ｎウェル領域５、オフセット領域１９、チャンネル領域１７、及びフローティング拡散領域１３の伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄｓ；ＥＣ）のポテンシャルレベル（ｐｏｔｅｎｔｉａｌ ｌｅｖｅｌｓ）を示すエネルギーバンドダイヤグラムである。
図１及び図２を参照すると、前記フォトダイオード１６上に入射光（ｉｎｃｉｄｅｎｔ ｌｉｇｈｔ）が照射される場合、前記Ｎウェル領域５内に電子（Ｅ１及びＥ２）が生成される。前記Ｎウェル領域５内に生成された前記電子（Ｅ１及びＥ２）の全体量（ｔｏｔａｌ ａｍｏｕｎｔ）は、前記入射光の強さによって決まる。続いて、前記転送ゲート電極９に前記転送トランジスタのスレッショルド電圧よりも高いゲート電圧を印加して前記転送トランジスタをターンオンさせる。その結果、前記チャンネル領域１７の伝導帯レベル（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｌｅｖｅｌ；ＥＣ）は、第１伝導帯レベル（ａ ｆｉｒｓｔ ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｌｅｖｅｌ；ＥＣＨ′）から第２伝導帯レベル（ａ ｓｅｃｏｎｄ ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｌｅｖｅｌ；ＥＣＨ″）まで低くなる。ここで、前記第１伝導帯レベル（ＥＣＨ′）は平衡状態（ｅｑｕｉｌｉｂｒｉｕｍ ｓｔａｔｅ）でのポテンシャルレベルであり、前記第２伝導帯レベル（ＥＣＨ″）は、前記転送ゲート電極９に印加される前記ゲート電圧によって前記Ｎウェル領域５の伝導帯レベルよりも低いこともある。したがって、前記Ｎウェル領域５内の前記電子（Ｅ１、Ｅ２）が前記フローティング拡散領域１３内に移動できる。
しかしながら、上述したように前記Ｎウェル領域５と前記転送ゲート電極９との間に前記オフセット領域１９が存在する場合、前記転送トランジスタをターンオンさせても図２に示されたように前記チャンネル領域１７と前記Ｎウェル領域５との間に障壁高さ（ｂａｒｒｉｅｒ ｈｅｉｇｈｔ；ＨＢ）を有するポテンシャル障壁（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）が存在することがある。これによって、前記Ｎウェル領域５内のすべての電子のうち、第１電子（Ｅ１）だけが前記フローティング拡散領域１３内に移動し、前記Ｎウェル領域５内の第２電子（Ｅ２）は前記ポテンシャル障壁によって前記Ｎウェル領域５内に相変らず残存する。前記Ｎウェル領域５内に残存する前記第２電子（Ｅ２）は、残像（ｉｍａｇｅ ｌａｇ）を誘発させることもある。
さらに、複数の画素を備える画素アレイ領域のすべてにおいて前記オフセット領域１９の幅が不均一であると、前記画素に照射される入射光の強さに比例する鮮明なイメージを得にくい。
一方、前記イメージセンサの画素を形成する方法が特許文献１及び特許文献２にそれぞれ「イメージセンサ及びその製造方法（Ｉｍａｇｅ ｓｅｎｓｏｒ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｔｈｅ ｓａｍｅ）」及び「ＣＭＯＳイメージセンサの製造方法（Ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ａ ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）」という題目で李（Ｌｅｅ）によって開示されている。李（Ｌｅｅ）によれば、活性領域を横切る転送ゲート電極上に膨らむ形象を有するハードマスクを形成し、前記活性領域に隣接した前記ハードマスクの一端部を露出させるフォトレジストパターンを形成する。続いて、前記フォトレジストパターンをイオン注入マスクとして用いて前記転送ゲート電極に隣接した活性領域内に不純物イオンを注入して、前記転送ゲート電極の端と重畳するＮ型不純物領域を形成する。この場合に前記Ｎ型不純物領域と前記転送ゲート電極との間の重畳幅は、前記フォトレジストパターンの位置によって変わることもある。すなわち、前記転送ゲート電極と自己整列されたフォトダイオードを形成することは、難しいことである（特許文献１及び２参照）。
さらに、前記イメージセンサの製造方法が特許文献３に「半導体基板内に不純物濃度分布の不均一性が抑制された固体イメージセンサを有する半導体素子及びその製造方法（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｈａｖｉｎｇ ｓｏｌｉｄ−ｓｔａｔｅ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｉｔｈ ｓｕｐｐｒｅｓｓｅｄ ｖａｒｉａｔｉｏｎ ｉｎ ｉｍｐｕｒｉｔｙ ｃｏｎｃｅｎｔｒａｔｉｏｎ ｄｉｓｔｒｉｂｕｔｉｏｎ ｗｉｔｈｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｕｂｓｔｒａｔｅ、 ａｎｄ ｍｅｔｈｏｄ ｏｆ ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ ｓａｍｅ）」という題目で木村等（Ｋｉｍｕｒａ ｅｔ ａｌ．）によって開示されている。木村等によれば、活性領域を横切る転送ゲート電極を形成し、前記転送ゲート電極の一端部及び前記一端部に隣接した前記活性領域を露出させるフォトレジストパターンを形成する。続いて、前記フォトレジストパターンをイオン注入マスクとして用いて前記活性領域内にＮ型不純物イオンを注入してフォトダイオードのＮ型不純物領域を形成する。この場合、前記Ｎ型不純物領域と前記転送ゲート電極との間の重畳幅は、前記フォトレジストパターンの位置によって変わることができる。すなわち、前記転送ゲート電極の端と重畳しながら自己整列されたフォトダイオードを形成することは難しい（特許文献３参照）。
大韓民国公開特許公報第２００３−５８２９１号明細書 大韓民国公開特許公報第２００３−３７８７０号明細書 米国特許出願公開第２００３−０１７３５８５号明細書
本発明が解決しようする技術的課題は、ゲート電極と自己整列されて、前記ゲート電極の端と均一に重畳する不純物領域を有する半導体素子及びその製造方法を提供することにある。
本発明が解決しようする他の技術的課題は、転送ゲート電極と自己整列されて、前記転送ゲート電極の端と均一に重畳するフォトダイオードを有するイメージセンサ及びその製造方法を提供することにある。
本発明の一様態によれば、ゲート電極に自己整列された不純物領域を有する半導体素子が提供される。前記半導体素子は、半導体基板上に形成されたゲート絶縁膜を備える。前記ゲート絶縁膜上に第１転送ゲート電極が提供されて、前記第１転送ゲート電極上に第１マスクパターンが提供される。前記第１マスクパターンは、前記第１転送ゲート電極の端を露出させるように前記第１転送ゲート電極よりも小さい幅を有する。前記基板内に前記第１マスクパターンと自己整列された第１フォトダイオードが提供される。前記第１フォトダイオードは、前記第１転送ゲート電極の前記端の下部まで水平方向に沿って延長される。
本発明がいくつかの実施形態で、前記第１フォトダイオードは、前記第１転送ゲート電極の側壁に自己整列された第１導電型の不純物領域及び前記第１導電型の不純物領域を包み、前記第１マスクパターンの側壁に自己整列された第２導電型の不純物領域を含むことができる。前記第１及び第２導電型は、それぞれＰ型及びＮ型でもある。
他の実施形態で、前記半導体基板内に浮遊拡散領域が提供できる。前記浮遊拡散領域は、前記第１転送ゲート電極に隣接し、前記第１フォトダイオードの反対側に位置することができる。前記半導体基板内に前記浮遊拡散領域を共有するリセットトランジスタが提供できる。前記リセットトランジスタに直列で接続されたドライバトランジスタが前記半導体基板に提供できる。また、前記ドライバトランジスタに直列で接続された選択トランジスタが前記半導体基板に提供できる。
また他の実施形態で、前記ゲート絶縁膜上に第２転送ゲート電極が提供でき、前記第２転送ゲート電極上に第２マスクパターンが提供できる。前記第２マスクパターンは前記第２転送ゲート電極の端を露出させるように前記第２転送ゲート電極よりも小さい幅を有する。前記基板内に前記第２マスクパターンと自己整列された第２フォトダイオードが提供でき、前記第２フォトダイオードは前記第２転送ゲート電極の前記端の下部まで水平方向に沿って延長できる。前記第２フォトダイオードは、前記第２転送ゲート電極の側壁に自己整列されたＰ型不純物領域及び前記Ｐ型不純物領域を包み、前記第２マスクパターンの側壁に自己整列されたＮ型不純物領域を含むことができる。前記第１と第２転送ゲート電極との間の前記半導体基板内に浮遊拡散領域が提供できる。前記半導体基板に前記浮遊拡散領域を共有するリセットトランジスタが提供できる。これに加えて、前記半導体基板に前記リセットトランジスタに直列で接続されたドライバトランジスタが提供できる。さらに、前記半導体基板に前記ドライバトランジスタに直列で接続された選択トランジスタが提供できる。
また他の実施形態で、前記第１マスクパターンはシリコン酸窒化膜を含むことができる。
また他の実施形態で、前記第１マスクパターンはシリコン窒化膜を含むことができる。
また他の実施形態で、前記第１転送ゲート電極はポリシリコン膜を含むことができる。
本発明の他の様態によれば、イメージセンサの製造方法が提供される。この方法は半導体基板上にゲート絶縁膜を形成することを含む。前記ゲート絶縁膜上に第１転送ゲート電極を形成し、前記第１転送ゲート電極上に第１マスクパターンを形成する。前記第１マスクパターンは前記第１転送ゲート電極の端が露出するように、前記第１転送ゲート電極よりも小さい幅を有するように形成される。前記半導体基板内に前記第１マスクパターンと自己整列された第１フォトダイオードを形成する。前記第１フォトダイオードは前記第１転送ゲート電極の前記端の下部まで水平方向に沿って延長される。
本発明のいくつかの実施形態で、前記第１転送ゲート電極は転送ゲート膜をエッチングして形成することができる。前記第１転送ゲート電極は異方性エッチング工程を用いて形成することができる。
他の実施形態で、前記第１マスクパターンはマスク膜をエッチングして形成することができる。前記第１マスクパターンは異方性エッチング工程を用いて形成することができる。
また他の実施形態で、前記第１マスクパターン及び前記第１転送ゲート電極は順に積層されたゲート導電膜及びマスク膜を連続的にエッチングして形成することができる。
また他の実施形態で、前記第１マスクパターン及び前記第１転送ゲート電極は異方性エッチング工程を用いて形成することができる。
また他の実施形態で、前記第１マスクパターンを形成することはマスク膜を等方性エッチングすることを含むことができる。
また他の実施形態で、前記第１マスクパターンは、第１エッチング工程及び第２エッチング工程を用いて形成することができる。前記第１エッチング工程は異方性エッチング工程でもあり、前記第２エッチング工程は等方性エッチング工程でもある。前記第２エッチング工程は湿式エッチング工程でもある。前記第２エッチング工程に用いられるエッチング溶液は、水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）及びフッ酸（ＨＦ）からなる一群のうち少なくともどれか一つを含むことができる。
また他の実施形態で、前記第１フォトダイオードを形成することは、前記半導体基板内に前記第１マスクパターンの側壁に自己整列されたＮ型不純物領域を形成することと、前記半導体基板内に前記第１転送ゲート電極の側壁に自己整列されたＰ型不純物領域を形成することを含むことができる。前記Ｐ型不純物領域は、前記Ｎ型不純物領域によって囲まれるように形成することができる。
また他の実施形態で、前記半導体基板内に浮遊拡散領域を形成することができる。前記浮遊拡散領域は前記第１転送ゲート電極に隣接して前記第１フォトダイオードの反対側に位置するように形成することができる。前記半導体基板に前記浮遊拡散領域を共有するリセットトランジスタを形成することができる。また、前記半導体基板に前記リセットトランジスタに直列で接続されたドライバトランジスタを形成することができる。さらに、前記半導体基板に前記ドライバトランジスタに直列で接続された選択トランジスタを形成することができる。
また他の実施形態で、前記ゲート絶縁膜上に第２転送ゲート電極を形成して、前記第２転送ゲート電極上に第２マスクパターンを形成することができる。前記第２マスクパターンは、前記第２転送ゲート電極の端が露出するように前記第２転送ゲート電極よりも小さな幅を有するように形成することができる。また、前記半導体基板内に前記第２マスクパターンと自己整列された第２フォトダイオードを形成することができる。前記第２フォトダイオードは、前記第２転送ゲート電極の前記端の下部まで水平方向に沿って延長できる。前記第２フォトダイオードを形成することは、前記半導体基板内に前記第２マスクパターンの側壁に自己整列されたＮ型不純物領域を形成することと、前記半導体基板内に前記第２転送ゲート電極の側壁に自己整列されたＰ型不純物領域を形成することを含むことができる。前記Ｐ型不純物領域は、前記Ｎ型不純物領域によって囲まれるように形成することができる。前記第１及び第２転送ゲート電極間の前記半導体基板内に浮遊拡散領域を形成することができる。前記半導体基板に前記浮遊拡散領域を共有するリセットトランジスタを形成することができる。これに加えて、前記半導体基板に前記リセットトランジスタに直列で接続されたドライバトランジスタを形成することができる。さらに前記半導体基板に前記ドライバトランジスタに直列で接続された選択トランジスタを形成することができる。
また他の実施形態で、前記第１マスクパターンはシリコン酸窒化膜を含むことができる。
また他の実施形態で、前記第１マスクパターンはシリコン窒化膜を含むことができる。
また他の実施形態で、前記第１転送ゲート電極はポリシリコン膜を含むことができる。
本発明の実施形態によれば、転送ゲート電極の端と十分に重畳する深い不純物領域を有するフォトダイオードを形成することができる。また、前記深い不純物領域は転送ゲート電極と自己整列される。したがって、イメージセンサの残像（ｉｍａｇｅ ｌａｇ）現象を解決するによって、工程マージンを向上させることができる。
以下、添付した図面を参照して本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明される実施形態に限定されず他の形態で具体化することもできる。むしろ、ここに紹介される実施形態は、開示された内容が徹底的で完全なものになるように、そして当業者に本発明の思想が十分に伝達するために提供されるものである。図面において、膜及び領域の厚さは明確性のために誇張されたものである。明細書の全般において同一参照番号は同一構成要素を表す。
図３は、本発明に適用されるＣＭＯＳイメージセンサの活性画素を示す等価回路図である。図３を参照すると、前記活性画素（ＰＸ１）は、Ｐ型不純物領域及びＮ型不純物領域を有するフォトダイオード（ＰＤ）を備える。これに加えて、前記活性画素（ＰＸ１）は前記フォトダイオード（ＰＤ）に直列で接続された転送トランジスタ（ＴＸ）、リセットトランジスタ（ＲＸ）、ドライバトランジット（ＤＸ）及び選択トランジスタ（ＳＸ）を含む。前記転送トランジスタ（ＴＸ）と前記リセットトランジスタ（ＲＸ）との間の第１ノード（Ｎ１）は前記ドライバトランジスタ（ＤＸ）のゲート電極に接続される。また、前記リセットトランジスタ（ＲＸ）と前記ドライバトランジスタ（ＤＸ）との間の第２ノード（Ｎ２）は、電源（ｐｏｗｅｒ ｓｏｕｒｃｅ；ＶＤＤ）に接続される。前記転送トランジスタ（ＴＸ）、リセットトランジスタ（ＲＸ）、ドライバトランジスタ（ＤＸ）及び選択トランジスタ（ＳＸ）は、全てＮＭＯＳトランジスタでもある。この場合に、前記フォトダイオード（ＰＤ）の前記Ｎ型不純物領域は前記転送トランジスタ（ＴＸ）のソース領域にあたる。
前記転送トランジスタ（ＴＸ）のゲート電極は、転送ライン（ｔｒａｎｓｆｅｒ ｌｉｎｅ；ＴＬ）に電気的に接続されて、前記選択トランジスタ（ＳＸ）のゲート電極はワードライン（ＷＬ）に電気的に接続される。また、前記リセットトランジスタ（ＲＸ）のゲート電極はリセットライン（ＲＬ）に電気的に接続される。
これから、図３に示した活性画素（ＰＸ１）のデータを出力させる方法を説明する。
図３を再び参照すると、前記リセットライン（ＲＬ）に論理「１（ハイレベル）」にあたる電圧を印加して、前記リセットトランジスタ（ＲＸ）をターンオンさせる。その結果、前記第１ノード（Ｎ１）、すなわちフローティング拡散領域（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）内に残存する電荷が全て除去される。よって、前記活性画素が初期化される。続いて、前記リセットトランジスタ（ＲＸ）をターンオフさせる。前記初期化された画素の前記フォトダイオード（ＰＤ）上に入射光が照射されると、前記フォトダイオード（ＰＤ）のＮ型不純物領域内に電子が生成される。
前記入射光に対応する出力信号を生成（ｇｅｎｅｒａｔｉｏｎ）させるために、前記転送ライン（ＴＬ）及び前記ワードライン（ＷＬ）に論理「１（ハイレベル）」にあたる電圧を印加する。その結果、前記転送トランジスタ（ＴＸ）及び前記選択トランジスタ（ＳＸ）がターンオンされ、前記フォトダイオード（ＰＤ）のＮ型不純物領域内の電子は前記第１ノード（Ｎ１）内に注入される。前記第１ノード（Ｎ１）内に注入された電子の量によって前記ドライバトランジスタ（ＤＸ）の電流駆動能力（ｃｕｒｒｅｎｔ ｄｒｉｖａｂｉｌｉｔｙ）が決まって前記選択トランジスタ（ＳＸ）の出力端に出力電圧（Ｖｏｕｔ）が誘導される。結果的に、前記画素（ＰＸ１）の出力電圧（Ｖｏｕｔ）は、前記フォトダイオード（ＰＤ）に照射される入射光の強さによって決まる。
図４は、本発明に適用される他のＣＭＯＳイメージセンサの一対の画素（ＰＸ２）を示す等価回路図である。図４を参照すると、前記一対の画素（ＰＸ２）は第１フォトダイオード（ＰＤ１）及び第２フォトダイオード（ＰＤ２）を備える。前記第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）のそれぞれは、図３に示した前記フォトダイオード（ＰＤ）のようにＰ型不純物領域及びＮ型不純物領域を有する。前記第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）は、それぞれ第１及び第２転送トランジスタ（ＴＸ′、ＴＸ″）に接続され、前記第１及び第２転送トランジスタ（ＴＸ′、ＴＸ″）は第１ノード（Ｎ１）にあたるフローティング拡散領域を共有する。これに加えて、前記一対の画素（ＰＸ２）は図３を参照して説明されたように前記第１ノード（Ｎ１）に直列で接続されたリセットトランジスタ（ＲＸ）、ドライバトランジスタ（ＤＸ）、選択トランジスタ（ＳＸ）を備える。前記第１ノード（Ｎ１）は、前記ドライバトランジスタ（ＤＸ）のゲート電極に接続され、前記リセットトランジスタ（ＲＸ）と前記ドライバトランジスタ（ＤＸ）との間の第２ノード（Ｎ２）は電源（ｐｏｗｅｒ ｓｏｕｒｃｅ；ＶＤＤ）に接続される。
前記第１転送トランジスタ（ＴＸ′）のゲート電極は、第１転送ライン（ＴＬ１）に電気的に接続され、前記第２転送トランジスタ（ＴＸ″）のゲート電極は第２転送ライン（ＴＬ２）に電気的に接続される。また、前記選択トランジスタ（ＳＸ）のゲート電極は、ワードライン（ＷＬ）に電気的に接続され、前記リセットトランジスタ（ＲＸ）のゲート電極は、リセットライン（ＲＬ）に電気的に接続される。
これから、図４に示した一対の画素（ＰＸ２）のうち、どれか一つのデータを出力させる方法を説明する事にする。
図４を再び参照すると、前記一対の画素（ＰＸ２）は、図３を参照して説明したものと同じ方法を用いて初期化させることができる。すなわち、前記リセットライン（ＲＬ）に論理「１（ハイレベル）」にあたる電圧を印加すれば、前記一対の画素（ＰＸ２）は全て初期化される。続いて、前記リセットトランジスタ（ＲＸ）をターンオフさせる。前記初期化された画素（ＰＸ２）の前記第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）上にそれぞれの第１及び第２入射光が照射されれば、前記第１フォトダイオード（ＰＤ１）のＮ型不純物領域及び前記第２フォトダイオード（ＰＤ２）のＮ型不純物領域内にそれぞれ第１電子及び第２電子が生成される。前記第１電子の量（ａｍｏｕｎｔ）は前記第１入射光の強さ（ｉｎｔｅｎｓｉｔｙ）によって決めることができ、前記第２電子の量は前記第２入射光の強さによって決めることができる。
前記一対の画素（ＰＸ２）のうちにどれか一つ（例えば、前記第１フォトダイオード（ＰＤ１）を備える第１画素）の出力信号を選択的に生成（ｇｅｎｅｒａｔｉｏｎ）させるためには、前記第１転送ライン（ＴＬ１）及び前記ワードライン（ＷＬ）に論理「１（ハイレベル）」にあたる電圧を印加し前記第２転送ライン（ＴＬ２）に論理「０（ローレベル）」にあたる電圧を印加する。その結果、前記第１転送トランジスタ（ＴＸ′）及び前記選択トランジスタ（ＳＸ）がターンオンされ、前記第２転送トランジスタ（ＴＸ″）はターンオフされる。これによって、前記第１フォトダイオード（ＰＤ１）内の前記第１電子が選択的に前記第１ノード（Ｎ１）内に注入され、前記第１入射光の強さに相応する出力電圧（Ｖｏｕｔ）が生成される。
図５は、図４に示した一対の画素（ＰＸ２）を示す平面図であり、図６ないし図１１は、本発明の実施形態による画素の製造方法を説明するために図５の切断線Ｉ−Ｉ′に沿った断面図である。
図５及び図６を参照すると、第１導電型の半導体基板５１、例えばＰ型半導体基板（Ｐ−ｔｙｐｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｕｂｓｔｒａｔｅ）の所定領域に素子分離膜５３を形成して互いに離隔された第１及び第２フォトダイオード活性領域５３ａ′、５３ａ″と共に前記フォトダイオード活性領域５３ａ′、５３ａ″から延長されたトランジスタ活性領域５３ｂを限定する。前記素子分離膜５３は、トレンチ素子分離技術、またはロコス（ＬＯＣＯＳ；ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）素子分離技術のような通常の素子分離工程を用いてシリコン酸化膜として形成することができる。前記活性領域５３ａ′、５３ａ″、５３ｂ上にゲート絶縁膜５７を形成する。前記ゲート絶縁膜５７を有する基板上にゲート導電膜及びマスク膜を順に形成する。前記ゲート導電膜はドープドポリシリコン膜またはタングステンシリサイド膜のような導電膜で形成することができ、前記マスク膜は、前記ゲート導電膜に対してエッチング選択比を有する物質膜で形成することができる。さらに、前記マスク膜は、前記ゲート導電膜はもちろん前記素子分離膜に対してもエッチング選択比を有する物質膜であることが好ましい。例えば、前記マスク膜は、シリコン酸窒化膜（ＳｉＯＮ）またはシリコン窒化膜（ＳｉＮ）で形成することができる。前記シリコン酸窒化膜またはシリコン窒化膜は後続の写真工程を実施する間に反射防止膜（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ）の役目をすることができる。
前記マスク膜及び前記ゲート導電膜を連続的に異方性エッチングして、前記トランジスタ活性領域５３ｂの上部を横切る第１及び第２転送ゲートパターン６２ａ、６２ｂを形成する。前記第１及び第２転送ゲートパターン６２ａ、６２ｂはそれぞれ前記第１及び第２フォトダイオード活性領域５３ａ′、５３ａ″に隣接するように形成される。前記転送ゲートパターン６２ａ、６２ｂを形成する間に前記トランジスタ活性領域５３ｂの上部を横切るリセットゲートパターン、ドライバゲートパターン、及び選択ゲートパターンも形成することができる。前記ゲートパターンのそれぞれは、順に積層されたゲート電極及び初期マスクパターンを有するように形成される。具体的に、前記第１転送ゲートパターン６２ａは図６に示されたように順に積層された第１転送ゲート電極５９ａ（ＴＧ１）及び第１初期転送マスクパターン６１ａを有するように形成することができ、前記第２転送ゲートパターン６２ｂも、図６に示されたような順に積層された第２転送ゲート電極５９（ＴＧ２）及び第２初期転送マスクパターン６１ｂを有するように形成することができる。これと同じく、前記リセットゲートパターンは、順に積層されたリセットゲート電極（図５のＲＧ）及び初期リセットマスクパターン（図示せず）を有するように形成することができ、前記ドライバゲートパターンは、順に積層されたドライバゲート電極（図５のＤＧ）及び初期ドライバマスクパターン（図示せず）を有するように形成できる。また、前記選択ゲートパターンは、順に積層された選択ゲート電極（図５のＳＧ）及び初期選択マスクパターン（図示せず）を有するように形成できる。
図５及び図７を参照すると、前記第１及び第２初期転送マスクパターン６１ａ、６１ｂを等方性エッチングして、第１及び第２最終転送マスクパターン６１ａ′、６１ｂ′を形成する。その結果、前記第１及び第２最終転送マスクパターン６１ａ′、６１ｂ′は、それぞれの前記第１及び第２転送ゲート電極５９ａ、５９ｂよりも小さな幅を有するように形成され、前記第１及び第２転送ゲート電極５９ａ、５９ｂの端が露出される。前記転送ゲート電極５９ａ、５９ｂの前記露出された端は、図７に示されたように前記フォトダイオード活性領域５３ａ′、５３ａ″に隣接した第１端５９ｅ′及び前記第１端５９ｅ′に対向する第２端５９ｅ″を含む。
前記第１及び第２初期転送マスクパターン６１ａ、６１ｂの等方性エッチングは、水酸化アンモニウム（ＮＨ４ＯＨ）、フッ酸（ＨＦ）及び過酸化水素（Ｈ２Ｏ２）からなる一群のうち少なくともどれか一つを含むエッチング溶液を用いて実施することができる。前記転送ゲート電極５９ａ、５９ｂの前記露出された端の幅は、前記等方性エッチング工程の時間によって適切に調節することができる。
前記最終転送マスクパターン６１ａ′、６１ｂ′を形成するための前記等方性エッチング工程間、前記初期リセットマスクパターン、前記初期ドライバマスクパターン、及び前記初期選択マスクパターンも等方性エッチングされて、最終リセットマスクパターン（図示せず）、最終ドライバマスクパターン（図示せず）、及び最終選択マスクパターン（図示せず）を形成する。
図５及び図８を参照すると、前記最終転送マスクパターン６１ａ′、６１ｂ′を有する基板上に、前記第１及び第２フォトダイオード活性領域５３ａ′、５３ａ″を露出させたまま前記トランジスタ活性領域５３ｂを覆う第１フォトレジストパターン６３を形成する。この場合に、前記第１フォトレジストパターン６３は、前記第１端５９ｅ′を露出させたまま前記第２端５９ｅ″を覆うように形成されることが好ましい。
図５及び図９を参照すると、前記第１フォトレジストパターン６３及び前記最終転送マスクパターン６１ａ′、６１ｂ′をイオン注入マスクとして用いて前記第１及び第２フォトダイオード活性領域５３ａ′、５３ａ″内に第２導電型の不純物イオン（ｉｍｐｕｒｉｔｙ ｉｏｎｓ ｏｆ ａ ｓｅｃｏｎｄ ｃｏｎｄｕｃｔｉｖｉｔｙ ｔｙｐｅ）を注入する。その結果、前記第１及び第２フォトダイオード活性領域５３ａ′、５３ａ″内にそれぞれの第２導電型の第１及び第２深い不純物領域（ｆｉｒｓｔ ａｎｄ ｓｅｃｏｎｄ ｄｅｅｐ ｉｍｐｕｒｉｔｙ ｒｅｇｉｏｎｓ ｏｆ ａ ｓｅｃｏｎｄ ｃｏｎｄｕｃｔｉｖｉｔｙ ｔｙｐｅ）６５ａ、６５ｂが形成される。前記第２導電型の不純物イオンは、前記基板５１の表面から垂直な法線に平行な方向に向けて注入することができる。また、前記第２導電型の不純物イオンは、前記転送ゲート電極５９ａ、５９ｂを貫くように高いエネルギーで注入される。その結果、前記第１深い不純物領域６５ｂは、前記第１転送ゲート電極５９ｂの前記第１端５９ｅ′と完全に（ｆｕｌｌｙ）重畳するように形成され、前記第２深い不純物領域６５ｂは、前記第２転送ゲート電極５９ｂの前記第１端５９ｅ′と完全に（ｆｕｌｌｙ）重畳するように形成される。前記第１導電型がＰ型であれば、前記第２導電型はＮ型でもある。この場合に、前記深い不純物領域６５ａ、６５ｂは、Ｎ型不純物領域である。
本発明の実施形態で、前記第１フォトレジストパターン６３、前記最終転送マスクパターン６１ａ′、６１ｂ′及び前記転送ゲート電極５９ａ、５９ｂをイオン注入マスクとして用いて、前記第１及び第２フォトダイオード活性領域５３ａ′、５３ａ″内に第１導電型の不純物イオン（ｉｍｐｕｒｉｔｙ ｉｏｎｓ ｏｆ ａ ｓｅｃｏｎｄ ｃｏｎｄｕｃｔｉｖｉｔｙ ｔｙｐｅ）、すなわち、Ｐ型不純物イオンを注入することができる。その結果、前記第１深い不純物領域６５ｂによって囲まれた第１のＰ型の浅い不純物領域（ａ ｆｉｒｓｔ Ｐ−ｔｙｐｅ ｓｈａｌｌｏｗ ｉｍｐｕｒｉｔｙ ｒｅｇｉｏｎ；６７ａ）及び前記第２の深い不純物領域６５ｂによって囲まれた第２のＰ型の浅い不純物領域６７ｂが形成できる。前記第１の深い不純物領域６５ｂ及び前記第１の浅い不純物領域６７ａは、第１フォトダイオード６８ａ（図４のＰＤ１）を構成し、前記第２の深い不純物領域６５ｂ及び前記第２の浅い不純物領域６７ｂは、第２フォトダイオード６８ｂ（図４のＰＤ２）を構成する。
図５及び図１０を参照すると、前記第１フォトレジストパターン６３及び前記最終転送マスクパターン６１ａ′、６１ｂ′をとり除く。続いて、前記転送ゲート電極５９ａ、５９ｂをイオン注入マスクとして用いて前記活性領域５３ａ′、５３ａ″、５３ｂ内に第２導電型の不純物イオン、すなわち、Ｎ型不純物イオンを注入することができる。この場合に、前記第２導電型の不純物イオンは前記浅い不純物領域６７ａ、６７ｂを形成するための第１導電型の不純物イオンよりも低いドーズで注入される。その結果、前記転送ゲート電極５９ａ、５９ｂ、前記リセットゲート電極（ＲＧ）、前記ドライバゲート電極（ＤＧ）及び前記選択ゲート電極（ＳＧ）間の前記トランジスタ活性領域５３ｂの表面に第２導電型の低濃度不純物領域６９、すなわち、第２導電型のＬＤＤ領域（ｌｉｇｈｔｌｙ−ｄｏｐｅｄ ｄｒａｉｎ）が形成される。
前記低濃度不純物領域６９を有する基板上にスペーサ膜を形成し、前記スペーサ膜を異方性エッチングして、前記ゲート電極（ＴＧ１、ＴＧ２、ＲＧ、ＤＧ、ＳＧ）の側壁上にゲートスペーサ７１を形成する。続いて、前記ゲートスペーサ７１を有する基板上に前記トランジスタ活性領域５３ｂを露出させる第２フォトレジストパターン７３を形成する。前記第２フォトレジストパターン７３、前記ゲート電極（ＴＧ１、ＴＧ２、ＲＧ、ＤＧ、ＳＧ）及び前記ゲートスペーサ７１をイオン注入マスクとして用いて、前記トランジスタ活性領域５３ｂ内に第２導電型の不純物イオンを注入して、前記ゲート電極（ＴＧ１、ＴＧ２、ＲＧ、ＤＧ、ＳＧ）間の前記トランジスタ活性領域５３ｂ内に前記低濃度不純物領域６９よりも高い濃度を有する第２導電型の高濃度不純物領域７５、すなわち、Ｎ型高濃度不純物領域を形成する。前記第１及び第２転送ゲート電極（５９ａ、５９ｂ）間の前記高濃度不純物領域７５は図４の第１ノード（Ｎ１）にあたるフローティング拡散領域（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ；ＦＤ）の役目をし、前記リセットゲート電極（ＲＧ）と前記ドライバゲート電極（ＤＧ）との間の前記トランジスタ活性領域５３ｂ内に形成された前記高濃度不純物領域７５は図４の第２ノード（Ｎ２）にあたるリセット拡散領域（ＲＤ）の役目をする。
上述した実施形態で、前記低濃度不純物領域６９及び前記ゲートスペーサ７１を形成する工程は、省略することもできる。
本発明の他の実施形態で、図８を参照して説明した前記浅い不純物領域６７ｂを形成する前に、前記低濃度不純物領域６９、前記ゲートスペーサ７１及び前記高濃度不純物領域７５を順次に形成することもできる。
図５及び図１１を参照すると、前記第２フォトレジストパターン７３をとり除く。前記第２フォトレジストパターン７３が除去された基板上に層間絶縁膜７７を形成する。前記層間絶縁膜７７をパターニングして、前記フローティング拡散領域（ＦＤ）及び前記ドライバゲート電極（ＤＧ）を露出させるコンタクトホール７７ｈを形成する。前記コンタクトホール７７ｈを有する基板上に導電膜を形成し、前記導電膜をパターニングして、前記コンタクトホール７７ｈによって、前記ドライバゲート電極（ＤＧ）を前記フローティング拡散領域（ＦＤ）に電気的に接続させる配線７９を形成する。
本発明は上述した実施形態に限定されず、さまざまの他の構造を有する画素の製造方法に適用されることもできる。例えば、本発明が図３に示した単位画素の製造にも適用し得ることは当業者には自明であろう。
従来のイメージセンサの概略的な断面図である。 図１のイメージセンサに対応するエネルギーバンドダイヤグラム（ｅｎｅｒｇｙ ｂａｎｄ ｄｉａｇｒａｍ）である。 本発明の一実施形態に適用されるＣＭＯＳイメージセンサの単位画素を示す等価回路図である。 本発明の他の実施形態に適用されるＣＭＯＳイメージセンサの一対の画素を示す等価回路図である。 図４に示された一対の画素を示す平面図である。 本発明の実施形態によるＣＭＯＳイメージセンサの製造方法を説明するために図５のＩ−Ｉ′に沿った断面図である。 本発明の実施形態によるＣＭＯＳイメージセンサの製造方法を説明するために図５のＩ−Ｉ′に沿った断面図である。 本発明の実施形態によるＣＭＯＳイメージセンサの製造方法を説明するために図５のＩ−Ｉ′に沿った断面図である。 本発明の実施形態によるＣＭＯＳイメージセンサの製造方法を説明するために図５のＩ−Ｉ′に沿った断面図である。 本発明の実施形態によるＣＭＯＳイメージセンサの製造方法を説明するために図５のＩ−Ｉ′に沿った断面図である。 本発明の実施形態によるＣＭＯＳイメージセンサの製造方法を説明するために図５のＩ−Ｉ′に沿った断面図である。
符号の説明
１、５１：半導体基板
３、５３：素子分離膜
５：Nウェル領域
７、５７：ゲート絶縁膜
９：転送ゲート電極
１３：N型フローティング拡散領域
１５：P型不純物領域
１６：フォトダイオード
１７：チャンネル領域
１９：オフセット領域
５３ａ′、５３ａ″：第１及び第２フォトダイオード活性領域
５３ｂ：トランジスタ活性領域
５９ａ、５９ｂ：第１及び第２転送ゲート電極
５９ｅ′、５９ｅ″：第１及び第２端
６１ａ、６１ｂ：第１及び第２初期転送マスクパターン
６１ａ′、６１ｂ′：第１及び第２最終転送マスクパターン
６２ａ、６２ｂ：第１及び第２転送ゲートパターン
６３：第１フォトレジスタパターン
６５ａ、６５ｂ：第１及び第２深い不純物領域
６７ａ、６７ｂ：第１及び第２P型浅い不純物領域
６８ａ、６８ｂ：第１及び第２フォトダイオード
６９：低濃度不純物領域
７１：ゲートスペーサ
７３：第２フォトレジスタパターン
７５：高濃度不純物領域
７７：層間絶縁膜
７７ｈ：コンタクトホール
７９：配線

Claims (20)

  1. 半導体基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にゲート導電膜及びマスク膜を順に形成する段階と、
    前記マスク膜及び前記ゲート導電膜を連続的にエッチングして初期転送マスクパターン及び転送ゲート電極を形成する段階と、
    前記初期転送マスクパターンを等方性エッチングして、前記転送ゲート電極の端が露出するように最終転送マスクパターンを形成する段階と、
    前記最終転送マスクパターンをイオン注入マスクとして用いて、前記転送ゲート電極を貫くように高いエネルギーで前記半導体基板内に不純物イオンを注入して前記最終転送マスクパターンと自己整列されたフォトダイオードを形成する段階と、
    を含み、
    前記フォトダイオードは、前記転送ゲート電極の前記端下部まで水平方向に沿って延長されたことを特徴とするイメージセンサの製造方法。
  2. 前記初期転送マスクパターン及び前記転送ゲート電極は、異方性エッチング工程を用いて形成することを特徴とする請求項１に記載のイメージセンサの製造方法。
  3. 前記等方性エッチング段階は、湿式エッチング工程であることを特徴とする請求項１に記載のイメージセンサの製造方法。
  4. 前記等方性エッチング段階に使われるエッチング溶液は、水酸化アンモニウムを含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
  5. 前記等方性エッチング段階に使われるエッチング溶液は、過酸化水素を含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
  6. 前記等方性エッチング段階に使われるエッチング溶液は、フッ酸を含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
  7. 前記フォトダイオードを形成することは
    前記半導体基板内に前記最終転送マスクパターンの側壁に自己整列されたＮ型不純物領域を形成することと、
    前記半導体基板内に前記転送ゲート電極の側壁に自己整列されたＰ型不純物領域を形成することと
    を含み、
    前記Ｐ型不純物領域は、前記Ｎ型不純物領域によって囲まれるように形成されることを特徴とする請求項１に記載のイメージセンサの製造方法。
  8. 前記転送ゲート電極に隣接し、前記フォトダイオードの反対側に位置した前記半導体基板内に浮遊拡散領域を形成することをさらに含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
  9. 前記半導体基板に前記浮遊拡散領域を共有するリセットトランジスタを形成することをさらに含むことを特徴とする請求項８に記載のイメージセンサの製造方法。
  10. 前記半導体基板に前記リセットトランジスタに直列で接続されたドライバトランジスタを形成することをさらに含むことを特徴とする請求項９に記載のイメージセンサの製造方法。
  11. 前記半導体基板に前記ドライバトランジスタに直列で接続された選択トランジスタを形成することをさらに含むことを特徴とする請求項１０に記載のイメージセンサの製造方法。
  12. 半導体基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にゲート導電膜及びマスク膜を順に形成する段階と、
    前記マスク膜及び前記ゲート導電膜を連続的にエッチングして第１及び第２初期転送マスクパターンと、第１及び第２転送ゲート電極とを形成する段階と、
    前記第１及び第２初期転送マスクパターンを等方性エッチングして、前記第１及び第２転送ゲート電極の端が露出するように第１及び第２最終転送マスクパターンを形成する段階と、
    前記第１及び第２最終転送マスクパターンをイオン注入マスクとして用いて、前記第１及び第２転送ゲート電極を貫くように高いエネルギーで前記半導体基板内に不純物イオンを注入して前記第１及び第２最終転送マスクパターンと自己整列された第１及び第２フォトダイオードを形成する段階と、
    を含み、
    前記第１及び第２フォトダイオードは、前記第１及び第２転送ゲート電極の前記端の下部まで水平方向に沿って延長されたことを特徴とするイメージセンサの製造方法。
  13. 前記第１及び第２フォトダイオードを形成することは
    前記半導体基板内に前記第１及び第２最終転送マスクパターンの側壁に自己整列されたＮ型不純物領域を形成することと、
    前記半導体基板内に前記第１及び第２転送ゲート電極の側壁に自己整列されたＰ型不純物領域を形成することと
    を含み、
    前記Ｐ型不純物領域は、前記Ｎ型不純物領域によって囲まれるように形成されることを特徴とする請求項１２に記載のイメージセンサの製造方法。
  14. 前記第１及び第２転送ゲート電極間の前記半導体基板内に浮遊拡散領域を形成することをさらに含むことを特徴とする請求項１２に記載のイメージセンサの製造方法。
  15. 前記半導体基板に前記浮遊拡散領域を共有するリセットトランジスタを形成することをさらに含むことを特徴とする請求項１４に記載のイメージセンサの製造方法。
  16. 前記半導体基板に前記リセットトランジスタに直列で接続されたドライバトランジスタを形成することをさらに含むことを特徴とする請求項１５に記載のイメージセンサの製造方法。
  17. 前記半導体基板に前記ドライバトランジスタに直列で接続された選択トランジスタを形成することをさらに含むことを特徴とする請求項１６に記載のイメージセンサの製造方法。
  18. 前記マスク膜は、シリコン酸窒化膜を含むことを特徴とする請求項１または１２に記載のイメージセンサの製造方法。
  19. 前記マスク膜は、シリコン窒化膜を含むことを特徴とする請求項１または１２に記載のイメージセンサの製造方法。
  20. 前記ゲート導電膜は、ポリシリコン膜を含むことを特徴とする請求項１または１２に記載のイメージセンサの製造方法。
JP2005170184A 2004-07-07 2005-06-09 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法 Expired - Fee Related JP4647404B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040052694A KR100570819B1 (ko) 2004-07-07 2004-07-07 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
US11/044,422 US7180151B2 (en) 2004-07-07 2005-01-27 Image sensor having self-aligned and overlapped photodiode and method of making same

Publications (2)

Publication Number Publication Date
JP2006024918A JP2006024918A (ja) 2006-01-26
JP4647404B2 true JP4647404B2 (ja) 2011-03-09

Family

ID=35797942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005170184A Expired - Fee Related JP4647404B2 (ja) 2004-07-07 2005-06-09 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法

Country Status (2)

Country Link
US (1) US7579208B2 (ja)
JP (1) JP4647404B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
KR101503682B1 (ko) * 2008-04-18 2015-03-20 삼성전자 주식회사 공유 픽셀형 이미지 센서 및 그 제조 방법
US8122212B2 (en) * 2009-04-06 2012-02-21 Hitachi, Ltd. Method and apparatus for logical volume management for virtual machine environment
FR2988907A1 (fr) * 2012-04-03 2013-10-04 St Microelectronics Crolles 2 Cellule photosensible d'un capteur d'image
KR102009192B1 (ko) 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
KR102513483B1 (ko) 2017-11-30 2023-03-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200086A (ja) * 1997-01-09 1998-07-31 Nec Yamagata Ltd 固体撮像装置及びその製造方法
JPH11126895A (ja) * 1997-08-15 1999-05-11 Eastman Kodak Co 共有された増幅器読出しを有する能動画素画像センサ
JPH11274457A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置
KR20030037870A (ko) * 2001-11-06 2003-05-16 주식회사 하이닉스반도체 씨모스 이미지 센서의 제조방법
KR20030058291A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP2003264283A (ja) * 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936514B1 (ja) * 1970-05-13 1974-10-01
EP0605634A1 (en) * 1991-09-27 1994-07-13 Harris Corporation Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same
US5233181A (en) 1992-06-01 1993-08-03 General Electric Company Photosensitive element with two layer passivation coating
US6306676B1 (en) 1996-04-04 2001-10-23 Eastman Kodak Company Method of making self-aligned, high-enegry implanted photodiode for solid-state image sensors
US6023081A (en) 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
TW396645B (en) 1998-06-16 2000-07-01 United Microelectronics Corp Manufacturing method of CMOS sensor devices
JP3204216B2 (ja) 1998-06-24 2001-09-04 日本電気株式会社 固体撮像装置およびその製造方法
KR100464955B1 (ko) 1998-06-29 2005-04-06 매그나칩 반도체 유한회사 메모리소자와 함께 집적화된 씨모스 이미지센서
TW439285B (en) 1998-11-30 2001-06-07 Toshiba Corp Solid-state imaging device
KR100293719B1 (ko) 1998-12-22 2001-07-12 박종섭 단파장 빛에 대한 광투과를 개선한 이미지센서 및 그 제조방법
JP3934827B2 (ja) 1999-06-30 2007-06-20 株式会社東芝 固体撮像装置
JP4131059B2 (ja) 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
KR100477789B1 (ko) 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP3824469B2 (ja) 2000-04-03 2006-09-20 シャープ株式会社 固体撮像装置、及びその製造方法
JP2002231915A (ja) 2001-01-31 2002-08-16 Sony Corp 固体撮像素子
JP4489319B2 (ja) 2001-04-26 2010-06-23 富士通マイクロエレクトロニクス株式会社 固体撮像装置
US6566151B2 (en) * 2001-06-21 2003-05-20 United Microelectronics Corp. Method of forming a color filter
TW513809B (en) 2002-02-07 2002-12-11 United Microelectronics Corp Method of fabricating an image sensor
US6642076B1 (en) 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
KR100919199B1 (ko) 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자
US6861686B2 (en) 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US6995411B2 (en) 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
US7372497B2 (en) 2004-04-28 2008-05-13 Taiwan Semiconductor Manufacturing Company Effective method to improve sub-micron color filter sensitivity
KR100684870B1 (ko) * 2004-12-07 2007-02-20 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
KR100731130B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200086A (ja) * 1997-01-09 1998-07-31 Nec Yamagata Ltd 固体撮像装置及びその製造方法
JPH11126895A (ja) * 1997-08-15 1999-05-11 Eastman Kodak Co 共有された増幅器読出しを有する能動画素画像センサ
JPH11274457A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置
KR20030037870A (ko) * 2001-11-06 2003-05-16 주식회사 하이닉스반도체 씨모스 이미지 센서의 제조방법
KR20030058291A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP2003264283A (ja) * 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2006024918A (ja) 2006-01-26
US7579208B2 (en) 2009-08-25
US20070111361A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP5318459B2 (ja) Ｃｍｏｓイメージセンサの単位画素及びｃｍｏｓイメージセンサの製造方法
JP5320659B2 (ja) 固体撮像装置
US7180151B2 (en) Image sensor having self-aligned and overlapped photodiode and method of making same
JP5037816B2 (ja) Ｃｍｏｓイメージセンサ及びその形成方法
JP5361110B2 (ja) 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法
KR100746222B1 (ko) 이미지 센서의 제조방법들
US7741143B2 (en) Image sensor having 3-dimensional transfer transistor and its method of manufacture
US7344964B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US7361527B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
JP4647404B2 (ja) 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法
JP2006191095A (ja) Ｃｍｏｓイメージセンサとその製造方法
JP2007027714A (ja) イメージセンサ及びその製造方法
JP4423257B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
JP5713956B2 (ja) Ｃｍｏｓイメージ・センサー及びその製造方法
JP2004080030A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2007311804A (ja) イメージセンサ及びその形成方法
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
US20080054321A1 (en) CMOS image sensor and method for manufacturing the same
KR20060127498A (ko) 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법
KR100535920B1 (ko) 시모스 이미지 센서의 제조방법
KR100784872B1 (ko) 이미지 센서 및 그 형성 방법
KR100390810B1 (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
JP2006041080A (ja) 固体撮像装置
KR20020058919A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR100749254B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4647404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees