JP2007311804A - イメージセンサ及びその形成方法 - Google Patents

イメージセンサ及びその形成方法 Download PDF

Info

Publication number
JP2007311804A
JP2007311804A JP2007132022A JP2007132022A JP2007311804A JP 2007311804 A JP2007311804 A JP 2007311804A JP 2007132022 A JP2007132022 A JP 2007132022A JP 2007132022 A JP2007132022 A JP 2007132022A JP 2007311804 A JP2007311804 A JP 2007311804A
Authority
JP
Japan
Prior art keywords
gate
reset
insulating film
peripheral
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007132022A
Other languages
English (en)
Inventor
Jae-Ho Song
宋　在浩
Jong-Chae Kim
鐘采 金
Jong-Wook Hong
鍾郁 洪
Keo Sung Park
巨成 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007311804A publication Critical patent/JP2007311804A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】イメージセンサ及びその形成方法を提供する。
【解決手段】前記イメージセンサの形成方法によれば、基板上に少なくとも１つのゲートを形成し、少なくとも１つのゲート上に、第１、第２及び第３膜を形成する。第２膜をエッチングストップ層として使用して、第３膜の少なくとも一部を第１エッチングして、第２膜の少なくとも一部を露出させ、第１膜をエッチングストップ層として使用して、第２膜の少なくとも露出した部分を第２エッチングする。
【選択図】図６

Description

本発明は、半導体素子及びその形成方法に係り、特に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに関する。
イメージセンサは、光学的映像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気的信号に変換する半導体素子である。従来のイメージセンサとしては、ＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）イメージセンサがよく知られている。ＣＣＤイメージセンサでは、許容可能な電荷伝達効率を達成するために、高い消費電力が必要とされる。また、ＣＣＤイメージ信号の調整または標準ビデオ出力を生成するための付加的な支援回路を必要とするので、高集積化が難しい。よって、近年、ＣＣＤイメージセンサの代案として、ＣＭＯＳイメージセンサが提案されている。
ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサに比べて比較的簡単な構造を有する。また、ＣＭＯＳイメージセンサは、高度に発達したＣＭＯＳ製造工程が適用される。よって、ＣＭＯＳイメージセンサは、高集積化及び低消費電力を実現することができる。通常、ＣＭＯＳイメージセンサの画素は、光感知素子であるフォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、及び前記フォトダイオードに格納された電荷を伝送及び出力するための１つまたは複数の電界効果トランジスタ（以下、トランジスタと称する）を含むことができる。以下、図面を参照して、従来のイメージセンサの形成方法を説明する。
図１ないし図３は、従来のイメージセンサの形成方法を説明するための断面図である。
図１に示すように、半導体基板１に、活性領域を画定する素子分離膜（図示せず）を形成する。前記半導体基板１に、ゲート酸化膜及びゲート導電膜を順に形成し、前記ゲート導電膜及びゲート酸化膜を連続的にパターニングして、前記活性領域上に順に積層されたゲート酸化パターン２及びゲート電極３を形成する。
図２に示すように、第１ドーパント（ｄｏｐａｎｔ）イオンを選択的に注入して、前記ゲート電極３の第１側の半導体基板１にフォトダイオード領域４を形成し、第２ドーパントイオンを選択的に注入して、前記ゲート電極３の第２側に浮遊ドーピング領域５を形成する。前記フォトダイオード領域４及び浮遊ドーピング領域５は、ｎ型ドーパントでドーピングされる。続いて、前記半導体基板１の全面上に酸化膜６をコンフォーマルに形成する。
図３に示すように、前記酸化膜６の全面を異方性エッチングして、前記ゲート電極３の両側壁にスペーサ６ａを形成する。続いて、図示してはいないが、第３ドーパントイオンを選択的に注入して、前記浮遊ドーピング領域５に高濃度領域を形成する。
前述した従来のイメージセンサの形成方法によれば、前記フォトダイオード領域４及び浮遊ドーピング領域５の上部面は、前記スペーサ６ａの形成のための全面異方性エッチングにより損傷されるおそれがある。よって、前記フォトダイオード領域４及び浮遊ドーピング領域５の表面に、ダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）などの表面欠陥が多量発生するおそれがある。前記フォトダイオード領域４の表面に発生した表面欠陥は、動作中にノイズを発生する。すなわち、前記表面欠陥は、電子‐正孔対（ＥＨＰ：ｅｌｅｃｔｒｏｎ−ｈｏｌｅ ｐａｉｒｓ）を発生させる。これによって、外部の光が入射されない状態でも、暗電流（ｄａｒｋ ｃｕｒｒｅｎｔ）が増加して、イメージセンサが誤作動する可能性がある。尚、前記浮遊ドーピング領域５の表面に発生した表面欠陥も、外部光とは関係なく、電子‐正孔対を発生することがある。よって、前記暗電流がより増加して、イメージセンサの不良をもたらす。
本発明は、前述の問題点に鑑みてなされたもので、その目的は、暗電流のようなノイズを最小化することができるイメージセンサ及びその形成方法を提供することにある。
本発明の他の目的は、フォトダイオード領域及び浮遊拡散層の表面の損傷を最小化して、ノイズを最小化することができるイメージセンサ及びその形成方法を提供することにある。
前記目的を達成するようなイメージセンサが提供される。前記イメージセンサは、基板に画定された第１画素活性領域に形成されたフォトダイオード領域と、前記基板に画定され、前記第１画素活性領域の指定された一側に接続された第２画素活性領域に形成された浮遊ドーピング領域と、前記フォトダイオード領域と前記浮遊ドーピング領域との間の前記第２画素活性領域上に積層された画素ゲート絶縁膜及び伝送ゲートと、前記フォトダイオード領域、前記伝送ゲート及び前記浮遊ドーピング領域を覆うバリア絶縁膜と、前記バリア絶縁膜と前記フォトダイオード領域との間、及び前記バリア絶縁膜と前記浮遊ドーピング領域との間に介在されたバッファ絶縁膜と、前記バリア絶縁膜を介在して前記伝送ゲートの少なくとも１つの側壁に配置され、「Ｌ」字形の伝送下部パターン及び前記伝送下部パターン上に配置された伝送上部パターンを含む伝送スペーサとを含む。前記伝送下部パターンは、前記バリア絶縁膜に対してエッチング選択比を有する物質を含み、前記伝送上部パターンは、前記伝送下部パターンに対してエッチング選択比を有する物質を含む。
前記目的を達成するようなイメージセンサの形成方法が提供される。本発明の一実施例に係るイメージセンサの形成方法は、基板に第１及び第２画素活性領域を画定するステップと、前記第１画素活性領域に隣接する前記第２画素活性領域上に積層された画素ゲート絶縁膜及び伝送ゲートを形成するステップと、前記基板上にバッファ絶縁膜を形成するステップと、第１画素活性領域にフォトダイオード領域を形成するステップと、前記伝送ゲートの指定された側に隣接する第２画素活性領域に浮遊ドーピング領域を形成するステップと、前記基板上に、バリア絶縁膜、前記バリア絶縁膜に対してエッチング選択比を有する第１スペーサ絶縁膜、前記第１スペーサ絶縁膜に対してエッチング選択比を有する第２スペーサ絶縁膜を形成するステップと、前記第２及び第１スペーサ絶縁膜をエッチングして、前記伝送ゲートの第１及び第２側壁に伝送スペーサを形成するステップと、を含むことができる。
本発明の他の実施例に係るイメージセンサの形成方法は、基板上に少なくとも１つのゲートを形成するステップと、前記少なくとも１つのゲート上に、第１、第２及び第３膜を形成するステップと、前記第２膜をエッチングストップ層として使用して、前記第３膜の少なくとも一部を第１エッチングして、前記第２膜の少なくとも一部を露出させるステップと、前記第１膜をエッチングストップ層として使用して、前記第２膜の少なくとも露出した部分を第２エッチングするステップと、を含むことができる。
本発明によれば、フォトダイオード領域及び浮遊ドーピング領域を覆うバリア絶縁膜を形成し、前記バリア絶縁膜に対してエッチング選択比を有する第１スペーサ絶縁膜及び前記第１スペーサ絶縁膜に対してエッチング選択比を有する第２スペーサ絶縁膜を順次に形成する。前記第２及び第１スペーサ絶縁膜をエッチングして、スペーサを形成する。ここで、前記バリア絶縁膜が前記フォトダイオード領域及び前記浮遊ドーピング領域を保護することで、従来のような暗電流を最小化して、イメージセンサの特性を向上させることができる。尚、第１スペーサ絶縁膜を、ウェットエッチングでエッチングすることで、フォトダイオード領域及び浮遊ドーピング領域で発生する可能性がある欠陥を最小化することができる。
以下、本発明の好ましい実施例を、添付図面に基づき詳細に説明する。しかし、本発明はここに説明される実施例に限定されるのではなく、他の形態に具体化されることもできる。むしろ、ここに紹介される実施例は、開示された内容が完全になるよう、そして当業者に本発明の思想が十分に伝達されるように提供されたものである。図面において、層（または膜）及び領域の厚さは、明確性のために誇張されている。また、層（または膜）が他の層（または膜）または基板「上」にあると言及される場合、それは他の層（または膜）または基板上に直接形成されたり、或いはその間に第３の層（または膜）が介在されたりもできる。明細書全体にかけて、同一な参照番号で表示された部分は、同一な構成要素を表す。
まず、本発明の実施例に係るＣＭＯＳイメージセンサに含まれる画素（Ｐｉｘｅｌ）の等価回路図について、図面を参照して説明する。図４は、本発明の実施例に係るＣＭＯＳイメージセンサに含まれる画素の等価回路図である。
図４に示すように、本実施例によるイメージセンサの画素は、フォトダイオードＰＤを含む。前記フォトダイオードＰＤは、外部光を受けて、前記外部光を電気信号に変換する。また、前記画素は、前記フォトダイオードＰＤに格納された電荷を制御するトランジスタＴｔ、Ｔｒ、Ｔｓ、Ｔａをさらに含む。前記フォトダイオードＰＤの第１端子は、伝送トランジスタ（ｔｒａｎｓｆｅｒ ｔｒａｎｓｉｓｔｏｒ）Ｔｔのソース（ｓｏｕｒｃｅ）に接続される。前記フォトダイオードＰＤの第２端子は、接地されることができる。前記伝送トランジスタＴｔのドレイン（ｄｒａｉｎ）は、浮遊ドーピング領域ＦＤに接続される。
センシングトランジスタ（ｓｅｎｓｉｎｇ ｔｒａｎｓｉｓｔｏｒ）Ｔｓのゲートが前記浮遊ドーピング領域ＦＤに接続され、前記センシングトランジスタＴｓのドレインには電源電圧Ｖｄｄが印加される。リセットトランジスタ（ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ）Ｔｒのソースが前記浮遊ドーピング領域ＦＤに接続され、前記リセットトランジスタＴｒのドレインには前記電源電圧Ｖｄｄが印加される。前記センシングトランジスタＴｓのソースは、アクセストランジスタ（ａｃｃｅｓｓ ｔｒａｎｓｉｓｔｏｒ）Ｔａのドレインに接続される。前記アクセストランジスタＴａのソースは、出力ポートＰｏに連結され、前記アクセストランジスタＴａのゲートは、入力ポートＰｉに連結される。前記入力ポートＰｉを介してターンオン電圧（ｔｕｒｎ ｏｎ ｖｏｌｔａｇｅ）が印加されると、前記アクセストランジスタＴａがターンオンされ、前記出力ポートＰｏを介して映像に対する情報を有する電気的データが出力される。前記入力ポートＰｉ、前記伝送トランジスタＴｔのゲート及びリセットトランジスタＴｒのゲートに印加されるターンオン電圧は、前記電源電圧Ｖｄｄと実質的に等しいか、前記電源電圧Ｖｄｄに近い電圧とすることができる。
図示されたように、前述した等価回路図においては、画素を構成するトランジスタがＮＭＯＳトランジスタである場合を説明している。本実施例で、前記電源電圧Ｖｄｄは正の電圧である。もし、前記トランジスタがＰＭＯＳトランジスタである場合、前記画素を動作させるための電圧を変えることができる。例えば、前記トランジスタがＰＭＯＳトランジスタである場合、前記電源電圧Ｖｄｄを負の電圧とすることもできる。
前述した画素の好ましい動作方法を説明する。まず、外部光が前記フォトダイオードＰＤに入射すると、前記フォトダイオードＰＤ内に電荷が蓄積される。前記伝送トランジスタＴｔをターンオンして、前記フォトダイオードＰＤ内に蓄積された電荷を前記浮遊ドーピング領域ＦＤに移動させる。これで、前記浮遊ドーピング領域ＦＤの電位が変化し、前記浮遊ドーピング領域ＦＤに接続された前記センシングトランジスタＴｓのゲート電位が変わる。結果的に、外部光の強度によって、前記画素から出力される電気信号が調整（ａｄｊｕｓｔ）される。
次に、半導体基板に実現された本発明の実施例に係るイメージセンサを図４から図６を参照して説明する。
図５は、本発明の実施例に係るイメージセンサを示す平面図であって、図６は、図５のＩ−Ｉ’及びＩＩ−ＩＩ’に沿う断面図である。図面において、参照符号「５０」は画素領域を表し、参照符号「６０」は周辺回路領域を表す。
図４、図５及び図６に示すように、半導体基板（以下、基板と称する）１００に素子分離膜を配置することができる。前記素子分離膜は、画素領域５０内の第１及び第２画素活性領域１０２ａ、１０２ｂと、周辺回路領域６０内に周辺活性領域１０２ｃを限定する。前記第２画素活性領域１０２ｂは、前記第１画素活性領域１０２ａの一側に接続されている。前記素子分離膜を、例えば、トレンチ型素子分離膜とすることができる。
前記第１画素活性領域１０２ａに、フォトダイオード領域１１０が形成される。前記フォトダイオード領域１１０を、ｎ型ドーパントによってドーピングすることができる。前記フォトダイオード領域１１０は、前記基板１００とＰＮ接合を成す。前記フォトダイオード領域１１０の大部分が、空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）を成すように、前記フォトダイオード領域１１０のドーピング濃度は低くてもよい。前記フォトダイオード領域１１０の上部に、ピンドドーピング領域（ｐｉｎｎｅｄ ｄｏｐｉｎｇ ｒｅｇｉｏｎ、図９参照）１１１を配置することができる。前記ピンドドーピング領域１１１を、前記フォトダイオード領域１１０と異なるタイプのドーパントでドーピングすることができる。前記ピンドドーピング領域１１１を、ｐ型ドーパントでドーピングすることができる。前記ピンドドーピング領域１１１は、前記第１画素活性領域１０２ａの上部表面で発生しうる暗電流を排出する機能を行なうことができる。
前記第２画素活性領域１０２ｂに、浮遊ドーピング領域１２６ａが形成される。前記浮遊ドーピング領域１２６ａは、前記フォトダイオード領域１１０から離隔している。前記浮遊ドーピング領域１２６ａは、前記フォトダイオード領域１１０と同一なタイプのドーパントでドーピングされる。すなわち、前記浮遊ドーピング領域１２６ａを、ｎ型ドーパントでドーピングすることができる。前記浮遊ドーピング領域１２６ａは、浮遊低濃度領域１１２ａ及び浮遊高濃度領域１２４ａを含むことができる。前記浮遊ドーピング領域１２６ａを、前記浮遊低濃度領域１１２ａが前記浮遊高濃度領域１２４ａを取り囲むＤＤＤ構造（Ｄｏｕｂｌｅ Ｄｏｐｅｄ Ｄｒａｉｎ ｓｔｒｕｃｔｕｒｅ）とすることができる。或いは、前記浮遊ドーピング領域１２６ａを、ＬＤＤ構造（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ｓｔｒｕｃｔｕｒｅ）とすることができる。
伝送ゲート（ｔｒａｎｓｆｅｒ ｇａｔｅ）１０６ａが、前記フォトダイオード領域１１０と前記浮遊ドーピング領域１２６ａの間の前記第２画素活性領域１０２ｂ上に配置される。前記伝送ゲート１０６ａは、前記第２画素活性領域１０２ｂに隣接した前記第１画素活性領域１０２ａの一部を覆うこともできる。前記伝送ゲート１０６ａ、フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａは、前述した伝送トランジスタＴｔを構成する。前記フォトダイオード領域１１０は、フォトダイオードＰＤを構成すると共に、前記伝送トランジスタＴｔのソースに該当する。前記浮遊ドーピング領域１２６ａは、前記伝送トランジスタＴｔのドレインに該当する。
リセットゲート（ｒｅｓｅｔ ｇａｔｅ）１０６ｂ及びセンシングゲート（ｓｅｎｓｉｎｇ ｇａｔｅ）１０６ｃが、前記第２画素活性領域１０２ｂ上に配置される。前記リセット及びセンシングゲート１０６ｂ、１０６ｃは、互いに水平に離隔する。前記リセットゲート１０６ｂ及びセンシングゲート１０６ｃは、前記伝送ゲート１０６ａの指定された側に配置される。前記リセット及びセンシングゲート１０６ｂ、１０６ｃは、前記伝送ゲート１０６ａから離隔している。
前記センシングゲート１０６ｃの第１側及び第２側の第２画素活性領域１０２ｂに、それぞれの第１ドーパントドーピング領域１２６ｂ及び第２ドーパントドーピング領域１２６ｃが形成される。前記第１ドーパントドーピング領域１２６ｂは、第１低濃度領域１１２ｂ及び第１高濃度領域１２４ｂを含むことができる。同様に、前記第２ドーパントドーピング領域１２６ｃは、第２低濃度領域１１２ｃ及び第２高濃度領域１２４ｃを含むことができる。前記第１及び第２ドーパントドーピング領域１２６ｂ、１２６ｃを、前記浮遊ドーピング領域１２６ａと同様に、ＤＤＤ構造またはＬＤＤ構造に形成することができる。
前記浮遊ドーピング領域１２６ａは、前記伝送ゲート１０６ａ及びリセットゲート１０６ｂとの間の前記第２画素活性領域１０２ｂに配置される。前記第１ドーパントドーピング領域１２６ｂは、前記リセットゲート１０６ｂ及びセンシングゲート１０６ｃの間の前記第２画素活性領域１０２ｂに配置される。前記浮遊ドーピング領域１２６ａは、前記伝送トランジスタＴｔのドレインであると同時に、前記リセットトランジスタＴｒのソースに該当する。前記リセットゲート１０６ｂは、前記リセットトランジスタＴｒのゲートに該当する。前記第１ドーパントドーピング領域１２６ｂは、前記リセットトランジスタＴｒのドレインであると同時に、前記センシングトランジスタＴｓのドレインに該当する。すなわち、前記第１ドーパントドーピング領域１２６ｂには、電源電圧Ｖｄｄを印加することができる。前記センシングゲート１０６ｃ及び第２ドーパントドーピング領域１２６ｃは、それぞれの前記センシングトランジスタＴｓのゲート及びソースに該当する。前記第２ドーパントドーピング領域１２６ｃは、アクセストランジスタＴａのドレインでもありうる。図５及び図６では、簡素化のために、アクセストランジスタＴａのゲート及びソースは図示していない。
画素ゲート絶縁膜１０４ａが、前記伝送ゲート１０６ａと第２画素活性領域１０２ｂの間、前記リセットゲート１０６ｂと第２画素活性領域１０２ｂの間、及び前記センシングゲート１０６ｃと前記第２画素活性領域１０２ｂの間に介在される。
前記周辺活性領域１０２ｃ上部に、周辺ゲート１０６ｄが配置される。周辺ゲート絶縁膜１０４ｂが、前記周辺ゲート１０６ｄと周辺活性領域１０２ｃの間に介在される。前記周辺ゲート１０６ｄの第１及び第２側の前記周辺活性領域１０２ｃに、周辺ドーパントドーピング領域１２６ｄが配置される。前記周辺ドーパントドーピング領域１２６ｄは、周辺低濃度領域１１３及び周辺高濃度領域１２５を含むことができる。前記周辺ドーパントドーピング領域１２６ｄを、ＤＤＤ構造またはＬＤＤ構造に形成することができる。
バリア絶縁膜（ｂａｒｒｉｅｒ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ）１１６が、前記フォトダイオード領域１１０、伝送ゲート１０６ａ及び浮遊ドーピング領域１２６ａを連続的に覆う。詳細には、前記バリア絶縁膜１１６が、前記フォトダイオード領域１１０の上部面の全体を覆う。また、前記バリア絶縁膜１１６は、前記伝送ゲート１０６ａの両側面及び上部面を連続的に覆う。また、前記バリア絶縁膜１１６は、前記浮遊ドーピング領域１２６ａの上部面の全面を覆う。前記バリア絶縁膜１１６は、前記フォトダイオード領域１１０、伝送ゲート１０６ａ及び浮遊ドーピング領域１２６ａをコンフォーマル（ｃｏｎｆｏｒｍａｌ）に覆うことが好ましい。前記コンフォーマルというのは、下部構造の表面に沿って、実質的に均一な厚さで形成されることを意味する。
バッファ絶縁膜１０８が、前記バリア絶縁膜１１６とフォトダイオード領域１１０が形成された第１画素活性領域１０２ａの上部面との間、及び前記バリア絶縁膜１１６と浮遊ドーピング領域１２６ａとの間に介在される。また、前記バッファ絶縁膜１０８は、前記バリア絶縁膜１１６と伝送ゲート１０６ａの間にも介在される。
前記バリア絶縁膜１１６は、水平に延長されて、前記リセットゲート１０６ｂ、第１ドーパントドーピング領域１２６ｂ、センシングゲート１０６ｃ及び第２ドーパントドーピング領域１２６ｃを連続的に覆うことができる。さらに、前記バリア絶縁膜１１６は、前記画素領域５０の全体をコンフォーマルに覆うことができる。この場合、前記バッファ絶縁膜１０８は、前記バリア絶縁膜１１６と第１ドーパントドーピング領域１２６ｂとの間、及び前記バリア絶縁膜１１６と第２ドーパントドーピング領域１２６ｃとの間にも介在される。また、前記バッファ絶縁膜１０８は、前記バリア絶縁膜１１６とリセットゲート１０６ｂとの間、及び前記バリア絶縁膜１１６とセンシングゲート１０６ｃとの間にも介在される。
前記バリア絶縁膜１１６は、非常に緻密な構造の絶縁物質で形成されることが好ましい。また、前記バリア絶縁膜１１６は、金属元素の拡散を最小化できる絶縁物質で形成することが好ましい。特に、前記バリア絶縁膜１１６は、酸化膜に比べて、金属元素の拡散係数の小さい絶縁物質で形成することができる。さらに、前記バリア絶縁膜１１６は、耐反応性の優れた絶縁物質で形成することが好ましい。すなわち、前記バリア絶縁膜１１６は、他の物質との反応性が非常に低い絶縁物質で形成することが好ましい。例えば、前記バリア絶縁膜１１６は、窒化膜で形成することが好ましい。前記バッファ絶縁膜１０８を、前記バリア絶縁膜１１６のストレスを緩衝する機能を行なうことができる絶縁物質で形成することができる。例えば、前記バッファ絶縁膜１０８を、酸化膜で形成することができる。特に、前記バッファ絶縁膜１０８を、前記第１及び第２画素活性領域１０２ａ、１２０ｂとの界面特性を向上させる熱酸化膜で形成することができる。前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄは、導電物質で形成される。特に、前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄは、ドーピングされたポリシリコンで形成されることが好ましい。
前記伝送ゲート１０６ａの第１及び第２側壁に、伝送スペーサ１２２ａが配置される。前記伝送スペーサ１２２ａは、前記バリア絶縁膜１１６上に配置される。すなわち、前記バリア絶縁膜１１６は、前記伝送スペーサ１２２ａと伝送ゲート１０６ａとの間、前記伝送スペーサ１２２ａとフォトダイオード領域１１０との間、及び前記伝送スペーサ１２２ａと浮遊ドーピング領域１２６ａとの間に介在される。前記伝送スペーサ１２２ａは、「Ｌ」字形の伝送下部パターン１１８ａ及び前記伝送下部パターン１１８ａ上に配置された伝送上部パターン１２０ａを含む。前記伝送下部パターン１１８ａは、前記バリア絶縁膜１１６に対してエッチング選択比を有する絶縁物質で形成され、前記伝送上部パターン１２０ａは、前記伝送下部パターン１１８ａに対してエッチング選択比を有する絶縁物質で形成される。前記伝送上部パターン１２０ａは、典型的なゲートスペーサ形態を有することができる。
前記リセットゲート１０６ｂの第１及び第２両側壁に、リセットスペーサ１２２ｂが配置される。前記バリア絶縁膜１１６は、前記リセットゲート１０６ｂと前記リセットスペーサ１２２ｂとの間、及び前記リセットスペーサ１２２ｂと前記第２画素活性領域１０２ｂの上部面との間に介在される。前記センシングゲート１０６ｃの第１及び第２側壁に、センシングスペーサ１２２ｃが配置される。前記バリア絶縁膜１１６は、前記センシングゲート１０６ｃと前記センシングスペーサ１２２ｃとの間、及び前記センシングスペーサ１２２ｃと前記第２画素活性領域１０２ｂの上部面と間に介在される。前記リセットスペーサ１２２ｂは、「Ｌ」字形のリセット下部パターン１１８ｂ及び前記リセット下部パターン１１８ｂ上に配置されたリセット上部パターン１２０ｂを含む。前記リセット上部パターン１２０ｂは、典型的なゲートスペーサ形態を有することができる。前記センシングスペーサ１２２ｃは、「Ｌ」字形のセンシング下部パターン１１８ｃ及び前記センシング下部パターン１１８ｃ上に配置されたセンシング上部パターン１２０ｃを含む。前記センシング上部パターン１２０ｃは、典型的なゲートスペーサ形態を有することができる。前記リセット及びセンシング下部パターン１１８ｂ、１１８ｃは、前記伝送下部パターン１１８ａと同一な物質で形成されることが好ましい。また、前記リセット及びセンシング上部パターン１２０ｂ、１２０ｃは、前記伝送上部パターン１２０ａと同一な物質で形成されることが好ましい。
前記周辺ゲート１０６ｄの第１及び第２側壁に、周辺スペーサ１２２ｄ’が配置される。前記周辺スペーサ１２２ｄ’は、「Ｌ」字形の周辺下部パターン１１８ｄ’及び前記周辺下部パターン１１８ｄ’上に配置された周辺上部パターン１２０ｄ’を含む。周辺バリアパターン１１６ａが、前記周辺スペーサ１２２ｄ’と周辺ゲート１０６ａとの間、及び前記周辺スペーサ１２２ｄ’と前記周辺活性領域１０２ｃの上部面との間に介在される。周辺バッファパターン１０８ａが、前記周辺バリアパターン１１６ａと周辺ゲート１０６ｄとの間、及び前記周辺バリアパターン１１６ａと周辺活性領域１０２ｃの上部面との間に介在される。前記周辺下部パターン１１８ｄ’は、前記伝送下部パターン１１８ａと同一な物質で形成され、前記周辺上部パターン１２０ｄ’は、前記伝送上部パターン１２０ａと同一な物質で形成される。前記周辺バリアパターン１１６ａは、前記バリア絶縁膜１１６と同一な物質で形成され、前記周辺バッファパターン１０８ａは、前記バッファ絶縁膜１０８と同一な物質で形成される。前記周辺スペーサ１２２ｄ’の最上端は、前記伝送スペーサ１２２ａの最上端に比べて低いことが好ましい。前記リセット及びセンシングスペーサ１２２ｂ、１２２ｃの最上端は、前記伝送スペーサ１２２ａの最上端と同一な高さを有することができる。
前記周辺スペーサ１２２ｄ’一側の前記周辺ドーパントドーピング領域１２６ｄの表面に、第１周辺金属シリサイド１３２ａが配置され、前記周辺ゲート１０６ｄの上部面上に第２周辺金属シリサイド１３２ｂが配置される。前記第１及び第２周辺金属シリサイド１３２ａ、１３２ｂは、同一な金属を含む。例えば、前記第１及び第２周辺金属シリサイド１３２ａ、１３２ｂを、コバルトシリサイド、ニッケルシリサイド、またはチタンシリサイド等で形成することができる。
第１誘電膜１４０が、前記基板１００全面をコンフォーマルに覆い、前記１誘電膜１４０上に、第２誘電膜１４２が配置される。前記第２誘電膜１４２は、十分な厚さを有することができる。前記第２誘電膜１４２の上部面を、平坦化された状態とすることができる。前記第１誘電膜１４０は、前記第２誘電膜１４２に対してエッチング選択比を有することが好ましい。例えば、前記第２誘電膜１４２を、酸化膜で形成し、前記第１誘電膜１４０を、窒化膜または窒化酸化膜で形成することができる。
第１コンタクトプラグ１４７ａが、前記第２及び第１誘電膜１４２、１４０を連続的に貫通する第１コンタクトホール１４５ａの少なくとも一部を満たして、前記浮遊ドーピング領域１２６ａと接続する。第２コンタクトホール１４５ｂが、前記第２及び第１誘電膜１４２、１４０、バリア絶縁膜１１６及びバッファ絶縁膜１０８を連続的に貫通して、前記センシングゲート１０６ｃを露出させる。第２コンタクトプラグ（図示せず）が、前記第２コンタクトホール１４５ｂの少なくとも一部を満たして、前記センシングゲート１０６ｃと接続する。第３コンタクトプラグ１４７ｃが、前記第２及び第１誘電膜１４２、１４０を連続的に貫通する第３コンタクトホール１４５ｃの少なくとも一部を満たして、前記周辺ドーパントドーピング領域１２６ｄ上の第１周辺金属シリサイド１３２ａと接続する。もちろん、前記第１、第２及び第３コンタクトプラグ１４７ａ、１４７ｃは、導電物質で形成される。
前記画素領域５０の前記第２誘電膜１４２上に、局所配線（ｌｏｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）１５０ａが配置される。前記局所配線１５０ａの第１及び第２端（ｅｎｄ）は、前記第１コンタクトプラグ１４７ａ及び第２コンタクトプラグとそれぞれ接続する。前記局所配線１５０ａによって、前記センシングゲート１０６ｃと前記浮遊ドーピング領域１２６ａが互いに接続され、一緒に浮遊（ｆｌｏａｔｉｎｇ）される。前記周辺回路領域６０の前記第２誘電膜１４２上に、周辺配線１５０ｂが配置される。前記周辺配線１５０ｂは、前記第３コンタクトプラグ１４７ｃと接続する。
前述した構造のイメージセンサによると、前記フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａは、前記バリア絶縁膜１１６に覆われている。これによって、前記フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａは、エッチング損傷から保護される。また、前記バリア絶縁膜１１６によって、金属元素が前記フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａに侵透する現象を最小化することができる。結果的に、従来の暗電流を最小化して、イメージセンサの特性を向上させることができる。
一方、本発明の実施例に係るイメージセンサの変形例を、図７を参照して説明する。本変形例において、前述したイメージセンサと同一な構成要素には、同一な参照符号を使用した。
図７は、本発明の実施例に係るイメージセンサの変形例を説明するための、図５のＩ−Ｉ’及びＩＩ−ＩＩ’に沿う断面図である。
図５及び図７に示すように、バリア絶縁膜１１６’が、フォトダイオード領域１１０、伝送ゲート１０６ａ及び浮遊ドーピング領域１２６ａを連続的にコンフォーマルに覆う。さらに、前記バリア絶縁膜１１６’は、水平に延長されて、前記浮遊ドーピング領域１２６ａに隣接するリセットゲート１０６ｂの指定された側壁（ｇｉｖｅｎ ｓｉｄｅｗａｌｌ）及び前記リセットゲート１０６ｂの上部面の一部をコンフォーマルに覆う。バッファ絶縁膜１０８’が、前記バリア絶縁膜１１６’とフォトダイオード領域１１０との間、及び前記バリア絶縁膜１１６’と浮遊ドーピング領域１２６ａとの間に介在される。また、前記バッファ絶縁膜１０８’は、前記バリア絶縁膜１１６’と伝送ゲート１０６ａとの間、及び前記バリア絶縁膜１１６’と前記リセットゲート１０６ｂとの間に介在される。
前記浮遊ドーピング領域１２６ａに隣接する前記リセットゲート１０６ｂの第１側壁に、第１リセットスペーサ１２２ｂが配置され、前記第１ドーパントドーピング領域１２６ｂ隣接する前記リセットゲート１０６ｂの第２側壁に、第２リセットスペーサ１２２ｂ’が配置される。前記第１リセットスペーサ１２２ｂは、「Ｌ」字形の第１リセット下部パターン１１８ｂ及び前記第１リセット下部パターン１１８ｂ上の第１リセット上部パターン１２０ｂを含む。前記第２リセットスペーサ１２２ｂ’は、「Ｌ」字形の第２リセット下部パターン１１８ｂ’及び前記第２リセット下部パターン１１８ｂ’上に配置された第２リセット上部パターン１２０ｂ’を含む。前記第１及び第２リセット下部パターン１１８ｂ、１１８ｂ’は、伝送下部パターン１１８ａと同一な物質で形成され、前記第１及び第２リセット上部パターン１２０ｂ、１２０ｂ’は、伝送上部パターン１２０ａと同一な物質で形成される。
前記第１リセットスペーサ１２２ｂは、前記バリア絶縁膜１１６’上に配置され、前記第１リセットスペーサ１２２ｂと前記リセットゲート１０６ｂとの間に、前記バリア絶縁膜１１６’が介在される。リセットバリアパターン１１６ｂが、前記リセットゲート１０６ｂと前記第２リセットスペーサ１２２ｂ’との間、及び前記第２リセットスペーサ１２２ｂ’と前記第２画素活性領域１０２ｂとの間に介在される。リセットバッファパターン１０８ｂが、前記リセットバリアパターン１１６ｂとリセットゲート１０６ｂとの間、及び前記リセットバリアパターン１１６ｂと第２画素活性領域１０２ｂとの間に介在される。前記リセットバリアパターン１１６ｂ及びリセットバッファパターン１０８ｂは、それぞれの前記バリア絶縁膜１１６’及びバッファ絶縁膜１０８’と同一な物質で形成される。前記バリア絶縁膜１１６’及びバッファ絶縁膜１０８’は、それぞれの図６のバリア絶縁膜１１６及びバッファ絶縁膜１０８と同一な物質で形成される。前記第２リセットスペーサ１２２ｂ’の最上端は、前記第１リセットスペーサ１２２ｂの最上端に比べて低いことが好ましい。
センシングゲート１０６ｃの第１及び第２側壁に、センシングスペーサ１２２ｃ’が配置される。前記センシングスペーサ１２２ｃ’は、「Ｌ」字形のセンシング下部パターン１１８ｃ’及び前記センシング下部パターン１１８ｃ’上に配置されたセンシング上部パターン１２０ｃ’を含む。センシングバリアパターン１１６ｃが、前記センシングゲート１０６ｃと前記センシングスペーサ１２２ｃ’との間、及び前記センシングスペーサ１２２ｃ’と前記第２画素活性領域１０２ｂとの間に介在される。センシングバッファパターン１０８ｃが、前記センシングバリアパターン１１６ｃとセンシングゲート１０６ｃとの間、及び前記センシングバリアパターン１１６ｃと第２画素活性領域１０２ｂとの間に介在される。前記センシング下部パターン１１８ｃ’及びセンシング上部パターン１２０ｃ’は、それぞれの前記伝送下部パターン１１８ａ及び伝送上部パターン１２０ａと同一な物質で形成される。前記センシングバリアパターン１１６ｃ及びセンシングバッファパターン１０８ｃは、それぞれの前記バリア絶縁膜１１６’及びバッファ絶縁膜１０８’と同一な物質で形成される。前記センシングスペーサ１２２ｃ’の最上端は、前記伝送スペーサ１２２ａの最上端に比べて低いことが好ましい。前記センシングスペーサ１２２ｃ’の最上端は、前記第２リセットスペーサ１２２ｂ’の最上端と同一な高さを有することができる。また、前記センシングスペーサ１２２ｃ’及び第２リセットスペーサ１２２ｂ’の最上端は、周辺スペーサ１２２ｄ’の最上端と同一な高さを有することもできる。
第１画素金属シリサイド１３４ａが、前記第２リセットスペーサ１２２ｂ’及びセンシングスペーサ１２２ｃ’間の第１ドーパントドーピング領域１２６ｂの表面、及び前記センシングスペーサ１２２ｃ’の一側の前記第２ドーパントドーピング領域１２６ｃの表面に形成される。第２画素金属シリサイド１３４ｂが、前記センシングゲート１０６ｃの上部面、及び前記リセットゲート１０６ｂの上部面の一部上に形成される。前記第１及び第２画素金属シリサイド１３４ａ、１３４ｂは、互いに同一な金属を含むことができる。前記第１及び第２画素金属シリサイド１３４ａ、１３４ｂは、それぞれの第１及び第２周辺金属シリサイド１３２ａ、１３２ｂと同一な物質で形成されることができる。
本変形例において、第２コンタクトホール１４５ｂは、第２及び第１誘電膜１４２、１４０を連続的で貫通して、前記センシングゲート１０６ｃ上の第２画素金属シリサイド１３４ｂを露出させる。よって、第２コンタクトプラグ（図示せず）は、前記第２コンタクトホール１４５ｂを満たして、前記第２画素金属シリサイド１３４ｂを介して前記センシングゲート１０６ｃと接続する。
図８ないし図１６は、本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ−Ｉ’及びＩＩ−ＩＩ’に沿う断面図である。
図８に示すように、画素領域５０及び周辺回路領域６０を有する基板１００に素子分離膜（図示せず）を形成して、前記画素領域５０の第１及び第２画素活性領域及び前記周辺回路領域６０の周辺活性領域を限定する。前記第２画素活性領域は、前記第１画素活性領域の指定された側に接続される。
画素ゲート絶縁膜１０４ａを、前記第１及び第２画素活性領域に形成する。周辺ゲート絶縁膜１０４ｂを前記周辺活性領域に形成する。前記画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂを、互いに同一な物質で及び同一な厚さに形成することができる。この場合、前記画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂは、同時に形成されることが好ましい。一方、前記画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂを、互いに異なる物質で形成したり、互いに異なる厚さに形成したりもできる。この場合、前記画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂは順次に形成する。ここで、前記画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂの形成順序は、自由に選択される。
前記基板１００の全面上に、ゲート導電膜を形成する。前記ゲート絶縁膜１０４ａ、１０４ｂをエッチングストップ層として使用し、前記ゲート導電膜をパターニングして、伝送、リセット、センシング及び周辺ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを形成する。前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを、導電物質、例えば、ドーピングされたポリシリコンで形成することができる。前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを形成した後、前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの第１及び第２側に、前記画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂが残存することが好ましい。
図９に示すように、前記残存する画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂを除去して、前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ両側の前記第１及び第２画素活性領域及び周辺活性領域を露出させる。前記残存する画素及び周辺ゲート絶縁膜１０４ａ、１０４ｂは、ウェットエッチングで除去することが好ましい。これによって、前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの第１及び第２側の前記活性領域表面のプラズマエッチング損傷を防止することができる。
続いて、前記基板１００全面上に、バッファ絶縁膜１０８を形成する。前記バッファ絶縁膜１０８は、前記基板１００に熱酸化工程を行って形成することが好ましい。これによって、前記バッファ絶縁膜１０８は、前記露出した活性領域の表面及び前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの側面及び上部面上に形成される。
前記基板１００に第１ドーパントイオンを選択的に注入して、前記第１画素活性領域にフォトダイオード領域１１０を形成する。前記基板１００に第２ドーパントイオンを選択的に注入して、前記第１画素活性領域の表面にピンドドーピング領域１１１を形成する。前記基板１００に第３ドーパントイオンを選択的に注入して、浮遊低濃度領域１１２ａ、第１低濃度領域１１２ｂ及び第２低濃度領域１１２ｃを形成する。前記基板１００に第４ドーパントイオンを選択的に注入して、周辺低濃度領域１１３を形成する。前記第１ないし第４ドーパントイオンを選択的に注入するステップの進行順序は、自由に選択することができる。前記周辺低濃度領域１１３と前記浮遊低濃度領域１１２ａが同じタイプのドーパントでドーピングされ、互いに同一な濃度でドーピングされる場合、前記第３及び第４ドーパントイオンを、同時に注入することができる。
図１０に示すように、前記基板１００全面上に、バリア絶縁膜１１６をコンフォーマルに形成する。前記バリア絶縁膜１１６を、図６を参照して説明した特性と同一な特性を有する物質で形成する。前記バリア絶縁膜１１６上に、第１スペーサ絶縁膜１１８をコンフォーマルに形成する。前記第１スペーサ絶縁膜１１８を、前記バリア絶縁膜１１６に対してエッチング選択比を有する絶縁物質で形成する。例えば、前記バリア絶縁膜１１６を窒化膜で形成し、前記第１スペーサ絶縁膜１１８を酸化膜で形成することができる。前記第１スペーサ絶縁膜１１８上に、第２スペーサ絶縁膜１２０をコンフォーマルに形成する。前記第２スペーサ絶縁膜１２０を、前記第１スペーサ絶縁膜１１８に対してエッチング選択比を有する絶縁物質で形成する。例えば、前記第２スペーサ絶縁膜１２０を、窒化膜または窒化酸化膜で形成することができる。前記第２スペーサ絶縁膜１２０を、前記第１スペーサ絶縁膜１１８に比べて、厚く形成することができる。
図１１に示すように、前記第１スペーサ絶縁膜１１８をエッチングストップ層として使用して、前記第２スペーサ絶縁膜１２０全面を異方性エッチングする。これによって、前記伝送ゲート１０６ａの第１及び第２側壁に、伝送上部パターン１２０ａが形成され、前記リセットゲート１０６ｂの第１及び第２側壁に、リセット上部パターン１２０ｂが形成され、前記センシングゲート１０６ｃの第１及び第２側壁に、センシング上部パターン１２０ｃが形成される。また、前記周辺ゲート１０６ｄの第１及び第２側壁に、周辺上部パターン１２０ｄが形成される。前記全面異方性エッチングを行った後、前記上部パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの隣に位置する前記活性領域上に、第１スペーサ絶縁膜１１８が残存する。また、前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの上部面上にも、第１スペーサ絶縁膜１１８が残存する。
図１２に示すように、前記バリア絶縁膜１１６をエッチングストップ層として使用して、前記残存する第１スペーサ絶縁膜１１８をエッチングする。ここで、前記残存する第１スペーサ絶縁膜１１８を、ウェットエッチングでエッチングすることが好ましい。これによって、前記フォトダイオード領域１１０及び浮遊低濃度領域１１２ａ上部に形成された前記バリア絶縁膜１１６のプラズマエッチング損傷を防止することができる。前記ウェットエッチングで残存する第１スペーサ絶縁膜１１８をエッチングすることにより、伝送、リセット、センシング及び周辺下部パターン１１８ａ、１１８ｂ、１１８ｃ、１１８ｄが形成される。前記伝送下部及び上部パターン１１８ａ、１２０ａは、伝送スペーサ１２２ａを構成し、前記リセット下部及び上部パターン１１８ｂ、１２０ｂは、リセットスペーサ１２２ｂを構成し、前記センシング下部及び上部パターン１１８ｃ、１２０ｃは、センシングスペーサ１２２ｃを構成する。また、前記周辺下部及び上部パターン１１８ｄ、１２０ｄは、周辺スペーサ１２２ｄを構成する。前記残存する第１スペーサ絶縁膜１１８をウェットエッチングでエッチングすることにより、前記スペーサ１２２ａ、１２２ｂ、１２２ｃ、１２２ｄの隣に位置する前記活性領域上のバリア絶縁膜１１６及び前記ゲート１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの上部面上のバリア絶縁膜１１６を露出させる。
前記基板１００に第５ドーパントイオンを選択的に注入して、浮遊高濃度領域１２４ａ、第１高濃度領域１２４ｂ及び第２高濃度領域１２４ｃを形成する。前記基板１００に第６ドーパントイオンを選択的に注入して、周辺高濃度領域１２５を形成する。これで、図６を参照して説明した浮遊ドーピング領域１２６ａ、第１及び第２ドーパントドーピング領域１２６ｂ、１２６ｃ及び周辺ドーパントドーピング領域１２６ｄが形成される。前記第５及び第６ドーパントイオンを選択的に注入するとき、所定のイオン注入マスクパターンが必要となるが、前記スペーサ１２２ａ、１２２ｂ、１２２ｃ、１２２ｄから選択された少なくとも１つを、イオン注入マスクとして用いることができる。前記第５及び第６ドーパントイオンを選択的に注入するステップの順序を、自由に決めることができる。前記高濃度領域１２４ａ、１２４ｂ、１２４ｃ、１２５に同一なドーパントタイプ及び同一なドーピング濃度が要求される場合、前記第５及び第６ドーパントイオンを選択的に注入するステップを、同時に行うことができる。
前記第５ドーパントイオンを選択的に注入する工程は省略することも可能である。この場合、前記浮遊ドーピング領域１２６ａは、前記浮遊低濃度領域１１２ａのみを含み、前記第１ドーパントドーピング領域１２６ｂは、前記第１低濃度領域１１２ｂのみを含み、前記第２ドーパントドーピング領域１２６ｃは、前記第２低濃度領域１１２ｃのみを含み得る。
図１３に示すように、前記基板１００上に、マスクパターン１２８を形成する。前記マスクパターン１２８は、前記フォトダイオード領域１１０、伝送ゲート１０６ａ、浮遊ドーピング領域１２６ａ、リセットゲート１０６ｂ、第１ドーパントドーピング領域１２６ｂ、センシングゲート１０６ｃ及び第２ドーパントドーピング領域１２６ｃを連続的に覆う。ここで、前記周辺回路領域６０は露出する。すなわち、前記周辺回路領域６０には、前記マスクパターン１２８が形成されない。前記マスクパターン１２８は、前記画素領域５０の全体を覆うことができる。
前記マスクパターン１２８をマスクとして使用して、前記周辺回路領域６０の露出したバリア絶縁膜１１６及びバッファ絶縁膜１０８を連続的にエッチングして、前記周辺ゲート１０６ｄの上部面及び前記周辺ドーパントドーピング領域１２６ｄを露出させる。ここで、前記周辺回路領域６０のバリア絶縁膜１１６を、異方性エッチングし、前記周辺回路領域６０のバッファ絶縁膜１０８を、ウェットエッチングで除去することが好ましい。前記エッチング工程によって、図６で説明した周辺バリアパターン１１６ａ及び周辺バッファパターン１０８ａが形成される。
前記マスクパターン１２８をマスクとして使用して、前記バリア絶縁膜１１６及びバッファ絶縁膜１０８をエッチングするとき、前記周辺スペーサ１２２ｄの一部もエッチングすることができる。すなわち、前記バリア絶縁膜１１６を異方性エッチングするときに、前記周辺上部パターン１２０ｄの一部をエッチングし、前記バッファ絶縁膜１０８をウェットエッチングするときに、前記周辺下部パターン１１８ｄをエッチングすることができる。これによって、前記エッチングされた周辺スペーサ１２２ｄ’の最上端を、前記伝送スペーサ１２２ａの最上端に比べて、低く形成することができる。参照符号１１８ｄ’及び１２０ｄ’は、それぞれエッチングされた周辺下部パターン１１８ｄ’及びエッチングされた周辺上部パターン１２０ｄ’を表す。前記周辺ドーパントドーピング領域１２６ｄの露出した部分は、前記周辺スペーサ１２２ｄ’の隣に位置する。
図１４に示すように、前記マスクパターン１２８を前記基板１００から除去する。続いて、前記基板１００全面上に金属膜１３０を形成し、前記基板１００にシリサイド化工程を行う。これによって、前記周辺ドーパントドーピング領域１２６ｄの露出した表面に、第１周辺金属シリサイド１３２ａが形成され、前記周辺ゲート１０６ｄの露出した上部面に第２周辺金属シリサイド１３２ｂが形成される。ここで、前記バリア絶縁膜１１６によって、前記伝送、リセット及びセンシングゲート１０６ａ、１０６ｂ、１０６ｃ、フォトダイオード領域１１０、浮遊ドーピング領域１２６ａ及び第１及び第２ドーパントドーピング領域１２６ｂ、１２６ｃは、シリサイド化されない。特に、前記バリア絶縁膜１１６によって、前記金属膜１３０の金属元素が前記フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａに浸透することを最小化することができる。
図１５に示すように、未反応金属膜１３０を、前記基板１００から除去する。続いて、前記基板１００全面に、第１誘電膜１４０をコンフォーマルに形成し、前記第１誘電膜１４０上に、第２誘電膜１４２を形成する。前記第１誘電膜１４０は、前記第２誘電膜１４２に対してエッチング選択比を有する。例えば、前記第２誘電膜１４２は、酸化膜で形成し、前記第１誘電膜１４０を、窒化膜または窒化酸化膜で形成することがある。
図１６に示すように、前記第２及び第１誘電膜１４２、１４０を連続的に貫通して、前記浮遊ドーピング領域１２６ａを露出させる第１コンタクトホール１４５ａを形成する。前記第２及び第１誘電膜１４２、１４０、バリア絶縁膜１１６及びバッファ絶縁膜１０８を連続的に貫通して、前記センシングゲート１０６ｃを露出させる第２コンタクトホール（図５の１４５ｂ）を形成する。前記第２及び第１誘電膜１４２、１４０を貫通して、前記第１周辺金属シリサイド１３２ａを露出させる第３コンタクトホール１４５ｃを形成する。前記第１及び第３コンタクトホール１４５ａ、１４５ｃは、同時に形成することが好ましい。さらに、前記第１コンタクトホール１４５ａ、第２コンタクトホール（図５の１４５ｂ）及び第３コンタクトホール１４５ｃを、同時に形成することが可能で、順次に形成することも可能である。
続いて、図６を参照して説明した第１コンタクトプラグ１４７ａ、第２コンタクトプラグ（図示せず）、第３コンタクトプラグ１４７ｃ、局所配線１５０ａ及び周辺配線１５０ｂを形成して、図６に図示されたイメージセンサを実現することができる。
前述したイメージセンサの形成方法によれば、前記フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａを覆うバリア絶縁膜１１６を形成し、バリア絶縁膜１１６上に第１及び第２スペーサ絶縁膜１１８、１２０を順に形成する。続いて、前記第２及び第１スペーサ絶縁膜１２０、１１８をエッチングして、前記スペーサ１２２ａ、１２２ｂ、１２２ｃ、１２２ｄを形成する。ここで、前記第１スペーサ絶縁膜１１８を、ウェットエッチングでエッチングする。結果的に、前記フォトダイオード領域１１０及び浮遊ドーピング領域１２６ａは、エッチング損傷から保護される。これによって、従来のような暗電流を最小化して、イメージセンサの特性を向上させることができる。
一方、図７に図示されたイメージセンサの形成方法は、前述したイメージセンサの形成方法と類似する 。図７に図示されたイメージセンサの形成方法で特徴的な部分を中心に説明する。この方法は、図８ないし図１２を参照して説明した方法を全て含むことができる。
図１７は、図７に図示されたイメージセンサの形成方法を説明するための、５のＩ−Ｉ’及びＩＩ−ＩＩ’に沿う断面図である。
図７及び図１７に示すように、スペーサ１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及びドーピング領域１２６ａ、１２６ｂ、１２６ｃ、１２６ｄを有する基板１００上に、マスクパターン１２８’を形成する。前記マスクパターン１２８’は、フォトダイオード領域１１０、伝送ゲート１０６ａ、浮遊ドーピング領域１２６ａ及びリセットゲート１０６ｂの上部面の一部を連続的に覆う。前記マスクパターン１２８’は、浮遊ドーピング領域１２６ａに隣接する第１リセットスペーサ１２２ｂを覆うが、第１ドーパントドーピング領域１２６ｂに隣接する第２リセットスペーサ１２２ｂ’は覆わない。前記マスクパターン１２８’を形成した後、前記周辺回路領域６０、前記リセットゲート１０６ｂの上部面の他の一部、センシングゲート１０６ｃ及び第１及び第２ドーパントドーピング領域１２６ｂ、１２６ｃが露出する。
前記マスクパターン１２８’をエッチングマスクとして使用して、前記画素領域５０及び周辺回路領域６０のバリア絶縁膜１１６及びバッファ絶縁膜１０８を連続的にエッチングする。これによって、図示されたように、前記リセットゲート１０６ｂの上部面の他の一部、センシング及び周辺ゲート１０６ｃ、１０６ｄの上部面、第１、第２及び周辺ドーパントドーピング領域１２６ｂ、１２６ｃ、１２６ｄが露出する。また、図７で説明したリセットバリアパターン１１６ｂ、リセットバッファパターン１０８ｂ、センシングバリアパターン１１６ｃ及びセンシングバッファパターン１０８ｃが形成される。
前記マスクパターン１２８’をエッチングマスクとして用いるエッチング工程で、前記バリア絶縁膜１１６を異方性エッチングし、前記バッファ絶縁膜１０８をウェットエッチングで除去することが好ましい。
前記マスクパターン１２８’をマスクとして用いるエッチング工程の際に、前記周辺スペーサ１２２ｄの一部と共に前記第２リセットスペーサ１２２ｂの一部及びセンシングスペーサ１２２ｃの一部もエッチングすることができる。エッチングされた第２リセットスペーサ１２２ｂ’は、エッチングされたリセット下部パターン１１８ｂ’及びエッチングされたリセット上部パターン１２０ｂ’を含む。エッチングされたセンシングスペーサ１２２ｃ’は、エッチングされたセンシング下部パターン１１８ｃ’及びエッチングされたセンシング上部パターン１２０ｃ’を含む。これで、前記第２リセットスペーサ１２２ｂ’及びセンシングスペーサ１２２ｃ’の最上端は、前記マスクパターン１２８’によって保護された第１リセットスペーサ１２２ａに比べて、低く形成される。
前記マスクパターン１２８’を除去した後、金属膜の形成方法及びシリサイド化工程及びその後の工程は、図１４ないし１６を参照して説明した方法と同様に行うことができる。よって、図７に図示されたイメージセンサを実現することができる。
前述した本発明の好ましい実施例は、例示目的のために開示されたものであり、本当業者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、本発明の特許請求の範囲に属するものである。
従来イメージセンサの形成方法を説明するための断面図である。 従来イメージセンサの形成方法を説明するための断面図である。 従来イメージセンサの形成方法を説明するための断面図である。 本発明の実施例に係るＣＭＯＳイメージセンサに含まれる画素の等価回路図である。 本発明の実施例に係るイメージセンサを示す平面図である。 図５のＩ―Ｉ’及びＩＩ―ＩＩ’を沿って切断した断面図である。 本発明の実施例に係るイメージセンサの変形例を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 本発明の実施例に係るイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。 図７に図示されたイメージセンサの形成方法を説明するための、図５のＩ―Ｉ’及びＩＩ―ＩＩ’に沿って切断した断面図である。
符号の説明
５０ 画素領域
６０ 周辺回路領域
１００ 半導体基板
１０２ａ 第１画素活性領域
１０２ｂ 第２画素活性領域
１０２ｃ 周辺活性領域
１０４ａ 画素ゲート絶縁膜
１０４ｂ 周辺ゲート絶縁膜
１０６ａ 伝送ゲート
１０６ｂ リセットゲート
１０６ｃ センシングゲート
１０６ｄ 周辺ゲート
１０８ バッファ絶縁膜
１１０ フォトダイオード領域
１１１ ピンドドーピング領域
１１２ａ 浮遊低濃度領域
１１２ｂ 第１低濃度領域
１１２ｃ 第２低濃度領域
１１３ 周辺低濃度領域
１１６ バリア絶縁膜
１１８ａ 伝送下部パターン
１１８ｂ リセット下部パターン
１１８ｃ センシング下部パターン
１１８ｄ’ 周辺下部パターン
１２０ａ 伝送上部パターン
１２０ｂ リセット上部パターン
１２０ｃ センシング上部パターン
１２０ｄ’ 周辺上部パターン
１２２ａ 伝送スペーサ
１２２ｂ リセットスペーサ
１２２ｃ センシングスペーサ
１２２ｄ’ 周辺スペーサ
１２４ａ 浮遊高濃度領域
１２４ｂ 第１高濃度領域
１２４ｃ 第２高濃度領域
１２５ 周辺高濃度領域
１２６ａ 浮遊ドーピング領域
１２６ｂ 第１ドーパントドーピング領域
１２６ｃ 第２ドーパントドーピング領域
１２６ｄ 周辺ドーパントドーピング領域
１３２ａ 第１周辺金属サリサイド
１３２ｂ 第２周辺金属サリサイド
１４０ 第１誘電膜
１４２ 第２誘電膜
１４５ａ 第１コンタクトホール
１４５ｂ 第２コンタクトホール
１４５ｃ 第３コンタクトホール
１４７ａ 第１コンタクトプラグ
１４７ｂ 第２コンタクトプラグ
１４７ｃ 第３コンタクトプラグ
１５０ａ 局所配線
１５０ｂ 周辺配線

Claims (34)

  1. 基板に画定された第１画素活性領域に形成されたフォトダイオード領域と、
    前記基板に画定され、前記第１画素活性領域の指定された側に接続された第２画素活性領域に形成された浮遊ドーピング領域と、
    前記フォトダイオード領域と前記浮遊ドーピング領域との間の前記第２画素活性領域上に積層された画素ゲート絶縁膜及び伝送ゲートと、
    前記フォトダイオード領域、前記伝送ゲート及び前記浮遊ドーピング領域を覆うバリア絶縁膜と、
    前記バリア絶縁膜と前記フォトダイオード領域との間、及び前記バリア絶縁膜と前記浮遊ドーピング領域との間に介在されたバッファ絶縁膜と、
    前記バリア絶縁膜を介在して前記伝送ゲートの少なくとも１つの側壁に配置され、「Ｌ」字形の伝送下部パターン及び前記伝送下部パターン上に配置された伝送上部パターンを含む伝送スペーサとを含み、
    前記伝送下部パターンは、前記バリア絶縁膜に対してエッチング選択比を有する物質を含み、前記伝送上部パターンは、前記伝送下部パターンに対してエッチング選択比を有する物質を含むことを特徴とするイメージセンサ。
  2. 前記伝送スペーサは、前記伝送ゲートの第１及び第２側壁に配置されることを特徴とする請求項１に記載のイメージセンサ。
  3. 前記基板は、画素領域及び周辺回路領域を含み、前記第１及び第２画素活性領域は、前記画素領域内に画定されたことを特徴とする請求項１に記載のイメージセンサ。
  4. 前記周辺回路領域に画定された周辺活性領域上に積層された周辺ゲート絶縁膜及び周辺ゲートと、
    前記周辺ゲートの第１及び第２側の周辺活性領域に形成された周辺ドーパントドーピング領域と、
    前記周辺ゲートの第１及び第２側壁に形成され、「Ｌ」字形の周辺下部パターン及び前記周辺下部パターン上に配置された周辺上部パターンを含む周辺スペーサと、
    前記周辺下部パターンと前記周辺ゲートとの間、及び前記周辺下部パターンと前記周辺活性領域との間に介在された周辺バリアパターンと、
    前記周辺バリアパターンと前記周辺ゲートとの間、及び前記周辺バリアパターンと前記周辺活性領域との間に介在された周辺バッファパターンと、
    前記周辺スペーサの一側の前記周辺ドーパントドーピング領域の表面に形成された第１周辺金属シリサイドと、をさらに含むことを特徴とする請求項３に記載のイメージセンサ。
  5. 前記周辺バリアパターンは、前記バリア絶縁膜と同一な物質を含み、前記周辺バッファパターンは前記バッファ絶縁膜と同一な物質を含むことを特徴とする請求項４に記載のイメージセンサ。
  6. 前記周辺ゲートの上部面上に形成された第２周辺金属シリサイドをさらに含み、前記第１及び第２周辺金属シリサイドは同一な金属を含むことを特徴とする請求項４に記載のイメージセンサ。
  7. 前記周辺スペーサの最上端は、前記伝送スペーサの最上端に比べて低いことを特徴とする請求項４に記載のイメージセンサ。
  8. 前記バッファ絶縁膜は、前記伝送ゲートと前記バリア絶縁膜との間にさらに介在されることを特徴とする請求項１に記載のイメージセンサ。
  9. 前記伝送ゲートの指定された側の第２画素活性領域上に、水平に互いに離隔して配置されたリセットゲート及びセンシングゲートと、
    前記センシングゲートの第１及び第２側の前記第２画素活性領域にそれぞれ形成された第１ドーパントドーピング領域及び第２ドーパントドーピング領域と、をさらに含み、
    前記浮遊ドーピング領域は、前記伝送ゲートと前記リセットゲートとの間に配置され、前記第１ドーパントドーピング領域は、前記リセットゲート及び前記センシングゲートとの間に配置され、前記画素ゲート絶縁膜は、前記リセットゲートと前記第２画素活性領域との間及び前記センシングゲートと前記第２画素活性領域との間にも介在されたことを特徴とする請求項１に記載のイメージセンサ。
  10. 前記バリア絶縁膜は、水平に延長されて前記リセットゲート、前記第１ドーパントドーピング領域、前記センシングゲート及び前記第２ドーパントドーピング領域を覆い、
    前記バッファ絶縁膜は、前記バリア絶縁膜と前記第１ドーパントドーピング領域との間、及び前記バリア絶縁膜と前記第２ドーパントドーピング領域との間にも介在されたことを特徴とする請求項９に記載のイメージセンサ。
  11. 前記バリア絶縁膜を介在して、前記リセットゲートの第１及び第２側壁に形成され、「Ｌ」字形のリセット下部パターン及び前記リセット下部パターン上に配置されたリセット上部パターンを含むリセットスペーサと、
    前記バリア絶縁膜を介在して、前記センシングゲートの両側壁に配置され、「Ｌ」字形のセンシング下部パターン及び前記センシング下部パターン上に配置されたセンシング上部パターンを含むセンシングスペーサと、をさらに含み、
    前記リセット及びセンシング下部パターンは、前記伝送下部パターンと同一な物質を含み、前記リセット及びセンシング上部パターンは、前記伝送上部パターンと同一な物質を含むことを特徴とする請求項１０に記載のイメージセンサ。
  12. 前記バッファ絶縁膜は、前記バリア絶縁膜及び前記リセットゲートの間、及び前記バリア絶縁膜及び前記センシングゲートの間にも介在されたことを特徴とする請求項１０に記載のイメージセンサ。
  13. 前記バリア絶縁膜は、水平に延長されて前記浮遊ドーピング領域に隣接する前記リセットゲートの第１側壁及び前記リセットゲートの上部面の一部を覆うことを特徴とする請求項９に記載のイメージセンサ。
  14. 前記バリア絶縁膜を介在して前記リセットゲートの第１側壁に形成され、「Ｌ」字形の第１リセット下部パターン及び前記第１リセット下部パターン上に配置された第１リセット上部パターンを含む第１リセットスペーサと、
    前記第１ドーパントドーピング領域に隣接する前記リセットゲートの第２側壁に形成され、「Ｌ」字形の第２リセット下部パターン及び前記第２リセット下部パターン上に配置された第２リセット上部パターンを含む第２リセットスペーサと、
    前記センシングゲートの第１及び第２側壁に形成され、「Ｌ」字形のセンシング下部パターン及び前記センシング下部パターン上に配置されたセンシング上部パターンを含むセンシングスペーサと、
    前記第２リセット及び前記センシングスペーサ間の第１ドーパントドーピング領域の表面及び前記センシングスペーサの指定された側の前記第２ドーパントドーピング領域の表面上に形成された第１画素金属シリサイドと、をさらに含み、
    前記第１リセット下部、前記第２リセット下部及び前記センシング下部パターンは、前記伝送下部パターンと同一な物質を含み、前記第１リセット上部、前記第２リセット上部及び前記センシング上部パターンは、前記伝送上部パターンと同一な物質を含むことを特徴とする請求項１３に記載のイメージセンサ。
  15. 前記第２リセットスペーサと前記リセットゲートとの間、及び前記第２リセットスペーサと前記第２画素活性領域との間に介在されたリセットバリアパターンと、
    前記リセットバリアパターンと前記リセットゲートとの間、及び前記リセットバリアパターンと前記第２画素活性領域との間に介在されたリセットバッファパターンと、
    前記センシングスペーサと前記センシングゲートとの間、及び前記センシングスペーサと前記第２画素活性領域との間に介在されたセンシングバリアパターンと、
    前記センシングバリアパターンと前記センシングゲートとの間、及び前記センシングスペーサと前記第２画素活性領域との間に介在されたセンシングバッファパターンと、をさらに含み、
    前記リセット及びセンシングバリアパターンは、前記バリア絶縁膜と同一な物質を含み、前記リセット及びセンシングバッファパターンは、前記バッファ絶縁膜と同一な物質を含むことを特徴とする請求項１４に記載のイメージセンサ。
  16. 前記リセットゲートの上部面の一部分及び前記センシングゲートの上部面上に形成された第２画素金属シリサイドをさらに含み、前記第１及び第２画素金属シリサイドは、同一な金属を含むことを特徴とする請求項１４に記載のイメージセンサ。
  17. 前記第２リセットスペーサの最上端及び前記センシングスペーサの最上端は、前記第１リセットスペーサの最上端に比べて低いことを特徴とする請求項１４に記載のイメージセンサ。
  18. 基板に第１及び第２画素活性領域を画定するステップと、
    前記第１画素活性領域に隣接する前記第２画素活性領域上に積層された画素ゲート絶縁膜及び伝送ゲートを形成するステップと、
    前記基板上にバッファ絶縁膜を形成するステップと、
    第１画素活性領域にフォトダイオード領域を形成するステップと、
    前記伝送ゲートの指定された側に隣接する第２画素活性領域に、浮遊ドーピング領域を形成するステップと、
    前記基板上にバリア絶縁膜、前記バリア絶縁膜に対してエッチング選択比を有する第１スペーサ絶縁膜、前記第１スペーサ絶縁膜に対してエッチング選択比を有する第２スペーサ絶縁膜を形成するステップと、
    前記第２及び第１スペーサ絶縁膜をエッチングして、前記伝送ゲートの第１及び第２側壁に伝送スペーサを形成するステップと、を含むことを特徴とするイメージセンサの形成方法。
  19. 前記バリア絶縁膜、前記第１スペーサ絶縁膜及び前記第２スペーサ絶縁膜は、順次に形成されることを特徴とする請求項１８に記載のイメージセンサの形成方法。
  20. 前記バリア絶縁膜、前記第１スペーサ絶縁膜及び前記第２スペーサ絶縁膜は、前記基板の上部面の全面を覆うことを特徴とする請求項１８に記載のイメージセンサの形成方法。
  21. 前記第２スペーサ絶縁膜を、前記第１スペーサ絶縁膜をエッチングストップ層として使用して全面異方性エッチングし、前記第１スペーサ絶縁膜を、前記バリア絶縁膜をエッチングストップ層として使用してウェットエッチングすることを特徴とする請求項１８に記載のイメージセンサの形成方法。
  22. 前記基板は、画素領域及び周辺回路領域を含み、前記第１及び第２画素活性領域は、前記画素領域内に画定されることを特徴とする請求項１８に記載のイメージセンサの形成方法。
  23. 前記バリア絶縁膜を形成する前に、
    前記周辺回路領域に画定された周辺活性領域上に積層された周辺ゲート絶縁膜及び周辺ゲートを形成するステップと、
    前記周辺ゲートの第１及び第２側の周辺活性領域に周辺ドーパントドーピング領域を形成するステップと、をさらに含み、
    前記伝送スペーサを形成するとき、前記周辺ゲートの第１及び第２側壁に周辺スペーサが形成されることを特徴とする請求項２２に記載のイメージセンサの形成方法。
  24. 前記フォトダイオード領域、前記伝送ゲート及び前記浮遊ドーピング領域を覆うマスクパターンを形成するステップと、
    前記マスクパターンをエッチングマスクとして使用して、前記バリア絶縁膜及びバッファ絶縁膜をエッチングして、前記周辺スペーサの指定された側の前記周辺ドーパントドーピング領域及び前記周辺ゲートの上部面を露出させるステップと、
    前記マスクパターンを除去するステップと、
    前記基板の上部面上に金属膜を形成するステップと、
    前記基板にシリサイド化工程を行うステップと、
    未反応金属膜を除去するステップと、をさらに含むことを特徴とする請求項２３に記載のイメージセンサの形成方法。
  25. 前記マスクパターンをエッチングマスクとして使用して、前記バリア絶縁膜を異方性エッチングし、前記バッファ絶縁膜をウェットエッチングすることを特徴とする請求項２４に記載のイメージセンサの形成方法。
  26. 前記マスクパターンをエッチングマスクとして使用して、前記バリア絶縁膜及びバッファ絶縁膜をエッチングするとき、前記周辺スペーサの一部もエッチングされることを特徴とする請求項２４に記載のイメージセンサの形成方法。
  27. 前記バリア絶縁膜を形成する前に、
    前記伝送ゲートの指定された側の第２画素活性領域の上部に水平に離隔して配置されたリセットゲート及びセンシングゲートを形成するステップと、
    前記センシングゲートの第１及び第２側の第２画素活性領域に、それぞれの第１ドーパントドーピング領域及び第２ドーパントドーピング領域を形成するステップと、をさらに含み、
    前記浮遊ドーピング領域は、前記伝送ゲートと前記リセットゲートとの間に形成され、前記第１ドーパントドーピング領域は、前記リセットゲートと前記センシングゲートとの間に形成され、前記画素ゲート絶縁膜は、前記リセットゲートと前記第２画素活性領域との間及び前記センシングゲートと前記第２画素活性領域との間にも形成され、
    前記伝送スペーサを形成するとき、前記リセットゲートの第１及び第２側壁にリセットスペーサが形成され、前記センシングゲートの第１及び第２側壁にセンシングスペーサが形成されることを特徴とする請求項１８に記載のイメージセンサの形成方法。
  28. 前記フォトダイオード領域、前記伝送ゲート、前記浮遊ドーピング領域及び前記リセットゲートの上部面の一部を覆うマスクパターンを形成するステップと、
    前記マスクパターンをエッチングマスクとして使用して、前記バリア絶縁膜及びバッファ絶縁膜をエッチングして、前記リセットゲートの上部面の他の一部、前記リセット及び前記センシングスペーサの間の前記第１ドーパントドーピング領域、及び前記センシングスペーサの指定された側の第２ドーパントドーピング領域を露出させるステップと、
    前記マスクパターンを除去するステップと、
    前記基板全面に金属膜を形成するステップと、
    前記基板にシリサイド化工程を行うステップと、
    未反応金属膜を除去するステップと、をさらに含むことを特徴とする請求項２７に記載のイメージセンサの形成方法。
  29. 前記マスクパターンをエッチングマスクとして使用して、前記バリア絶縁膜を異方性エッチングし、前記バッファ絶縁膜をウェットエッチングすることを特徴とする請求項２８に記載のイメージセンサの形成方法。
  30. 前記マスクパターンをエッチングマスクとして使用して、前記バリア絶縁膜及びバッファ絶縁膜をエッチングするときに、前記第１ドーパントドーピング領域に隣接するリセットスペーサの一部と前記センシングスペーサの一部もエッチングされることを特徴とする請求項２８に記載のイメージセンサの形成方法。
  31. 基板上に少なくとも１つのゲートを形成するステップと、
    前記少なくとも１つのゲート上に、第１、第２及び第３膜を形成するステップと、
    前記第２膜をエッチングストップ層として使用して、前記第３膜の少なくとも一部を第１エッチングして、前記第２膜の少なくとも一部を露出させるステップと、
    前記第１膜をエッチングストップ層として使用して、前記第２膜の少なくとも露出した部分を第２エッチングするステップと、を含むことを特徴とするイメージセンサの形成方法。
  32. 前記第１膜はバリア絶縁膜であり、前記第２膜は第１スペーサ絶縁膜であり、前記第３膜は第２スペーサ絶縁膜であることを特徴とする請求項３１に記載のイメージセンサの形成方法。
  33. 前記第１エッチングは全面異方性エッチングであり、前記第２エッチングはウェットエッチングであることを特徴とする請求項３１に記載のイメージセンサの形成方法。
  34. 前記少なくとも１つのゲートは、伝送ゲート、リセットゲート、センシングゲート及び周辺ゲートのうちの少なくとも１つであることを特徴とする請求項３１に記載のイメージセンサの形成方法。
JP2007132022A 2006-05-17 2007-05-17 イメージセンサ及びその形成方法 Pending JP2007311804A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044325A KR100757413B1 (ko) 2006-05-17 2006-05-17 이미지 센서 및 그 형성 방법

Publications (1)

Publication Number Publication Date
JP2007311804A true JP2007311804A (ja) 2007-11-29

Family

ID=38711216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132022A Pending JP2007311804A (ja) 2006-05-17 2007-05-17 イメージセンサ及びその形成方法

Country Status (4)

Country Link
US (1) US20070267658A1 (ja)
JP (1) JP2007311804A (ja)
KR (1) KR100757413B1 (ja)
TW (1) TW200744202A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056515A (ja) * 2008-08-01 2010-03-11 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2015230952A (ja) * 2014-06-04 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046199B1 (ko) * 2008-12-31 2011-07-04 (주)세현 Ｐｉｎ 다이오드의 제조방법
JP2010212536A (ja) * 2009-03-12 2010-09-24 Sony Corp 固体撮像装置の製造方法
US9659992B2 (en) 2013-03-21 2017-05-23 Infineon Technologies Ag Method of manufacturing an imager and imager device
KR102185277B1 (ko) * 2014-02-25 2020-12-01 삼성전자 주식회사 전송 게이트를 갖는 씨모스 이미지 센서

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541666B2 (ja) * 2002-06-20 2010-09-08 三星電子株式会社 イメージセンサ及びその製造方法
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
KR100610477B1 (ko) * 2004-05-06 2006-08-08 매그나칩 반도체 유한회사 시모스 이미지센서의 포토다이오드 제조방법
KR100719338B1 (ko) * 2004-06-15 2007-05-17 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR20060000322A (ko) * 2004-06-28 2006-01-06 (주)그래픽테크노재팬 Ｃｍｏｓ 이미지 센서 및 그 제조방법
KR100660324B1 (ko) * 2004-07-01 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP4530747B2 (ja) * 2004-07-16 2010-08-25 富士通セミコンダクター株式会社 固体撮像装置及びその製造方法
KR100684870B1 (ko) * 2004-12-07 2007-02-20 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673251B2 (en) * 2008-08-01 2017-06-06 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US8525909B2 (en) 2008-08-01 2013-09-03 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US20130285131A1 (en) * 2008-08-01 2013-10-31 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US8953077B2 (en) 2008-08-01 2015-02-10 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US20150115341A1 (en) * 2008-08-01 2015-04-30 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US9165975B2 (en) * 2008-08-01 2015-10-20 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US9397136B2 (en) * 2008-08-01 2016-07-19 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US20160276392A1 (en) * 2008-08-01 2016-09-22 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
JP2010056515A (ja) * 2008-08-01 2010-03-11 Sony Corp 固体撮像装置、その製造方法および撮像装置
US20170243907A1 (en) * 2008-08-01 2017-08-24 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US10020334B2 (en) * 2008-08-01 2018-07-10 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US10319758B2 (en) * 2008-08-01 2019-06-11 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
JP2015230952A (ja) * 2014-06-04 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100757413B1 (ko) 2007-09-11
US20070267658A1 (en) 2007-11-22
TW200744202A (en) 2007-12-01

Similar Documents

Publication Publication Date Title
JP5037816B2 (ja) Ｃｍｏｓイメージセンサ及びその形成方法
JP5493382B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP4729933B2 (ja) 固体撮像装置の製造方法
US8431880B2 (en) Solid-state imaging device, method of producing the same, and imaging device
KR100746222B1 (ko) 이미지 센서의 제조방법들
JP5053526B2 (ja) 電荷伝送効率を向上させたイメージセンサ及びその製造方法
JP2004104131A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2004023107A (ja) イメージセンサ及びその製造方法
US7592196B2 (en) Method for fabricating a CMOS image sensor
KR100508085B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
JP2009239003A (ja) 光センサ
JP2007311804A (ja) イメージセンサ及びその形成方法
KR100570819B1 (ko) 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
JP4647404B2 (ja) 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
US7432199B2 (en) Method of fabricating semiconductor device having reduced contact resistance
US20070148929A1 (en) Method for Manufacturing CMOS Image Sensor
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR100744807B1 (ko) Ｃｍｏｓ 이미지센서 및 그 제조방법
US7659133B2 (en) Method for manufacturing CMOS image sensor
JP2008198679A (ja) 固体撮像装置、固体撮像装置の製造方法、半導体装置、および半導体装置の製造方法
JP2015046505A (ja) 半導体装置およびその製造方法
KR100718776B1 (ko) 시모스 이미지센서 제조 방법
KR100535920B1 (ko) 시모스 이미지 센서의 제조방법
WO2013018308A1 (ja) 固体撮像装置の製造方法