JP2005167187A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

【課題】光発生電荷の収集効率を低下させることなく、転送経路のポテンシャル勾配を適正にする。
【解決手段】一方導電型の基板１１１上に形成される他方導電型の不純物拡散領域１１２と、前記不純物拡散領域１１２に一方導電型の不純物を拡散して形成される電荷収集拡散領域１１３を含み、入射した光に応じた光発生電荷を発生させる光電変換素子と、前記電荷収集拡散領域１１３と所定の距離だけ離間した前記基板１１１表面に一方導電型の不純物を拡散して形成される転送先拡散領域１１４と、前記電荷収集拡散領域１１３と前記転送先拡散領域１１４との間の前記基板１１１表面に絶縁膜１１８を介して形成され、水平方向には、前記電荷収集拡散領域１１３上に所定の長さだけ重なる突出部を有するゲート電極１１６と、前記電荷収集拡散領域１１３に接し前記基板１１１の深さ方向に延びた深部電荷収集拡散領域１１７とを具備したことを特徴とする。
【選択図】 図１

Description

本発明は、光発生電荷の収集効率を低下させることなく、ポテンシャル勾配を適正にして光発生電荷の確実な転送を可能にする固体撮像装置及びその製造方法に関する。

携帯電話などに搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサと、ＣＭＯＳ型のイメージセンサと、がある。ＣＣＤ型のイメージセンサは画質に優れ、ＣＭＯＳ型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置が提案されている。

一般的に、イメージセンサは、センサセルをマトリクス状に配列し、初期化、蓄積、読み出しの３つの状態を繰り返すことで、画像出力を得ている。特許文献１によって開示されたイメージセンサは、各単位セルが、蓄積を行うためのフォトダイオード、読出し電極及びフォトダイオードからの信号電荷を読出し電極に転送するためのポリシリコン電極１０５を備えている。

図６は特許文献１に開示されているイメージセンサのポリシリコン電極近傍を示す模式的断面図である。

図６のイメージセンサは、基板１００のＰ型ウェル１０１内に、フォトダイオードのＮ型領域１０２及び電荷を転送するためのＮ型領域１０３が形成されている。フォトダイオードのＮ型領域１０２上には基板表面に浅いＰ型層１０４が形成されている。基板１００表面には絶縁層を介してポリシリコン電極１０５が形成されている。

Ｎ型領域１０２，１０３相互間は、基板１００表面近傍において、ポリシリコン電極１０５に印加する電圧に応じて、チャネルが形成される。これにより、フォトダイオードのＮ型領域１０２からの信号電荷が、チャネルを介してＮ型領域１０３に転送されるようになっている。
特許第２７２３５２０公報

特許文献１の装置は、フォトダイオード表面の浅いＰ型層１０４によってＮ型領域１０２の幅が狭くなり、ポリシリコン電極１０５のバルク部で電位障壁が生じやすくなることを防止するものである。特許文献１の装置は、ポリシリコン電極１０５の突出部分の長さを制御することによって電位障壁の発生を抑制している。即ち、特許文献１の装置は、Ｎ型領域１０２の幅ｘに対して、Ｎ型領域１０２上に突き出したポリシリコン電極１０５の突出部分の長さｙを長くするように構成している。

ところで、このような突出部分は、Ｎ型領域１０２を形成するための不純物をポリシリコン電極１０５の下方に潜り込ませて拡散させることによって形成される。この不純物注入処理においては、突出部分の長さを所望の精度で得る必要がある。もし、フォトレジストマスクによりイオンを打ち分けると、マスクの合わせずれの問題が発生してしまう。従って、ポリシリコン電極１０５を利用した自己整合的なイオン注入処理を実施する必要がある。

しかしながら、ポリシリコン電極１０５を利用した自己整合的なイオン注入処理の場合、注入イオンがポリシリコン電極を通過しシリコン基板へ達しないようにする必要がある。その為には、イオン注入のエネルギーは比較的小さくする必要があり、Ｎ型領域１０２の幅ｘは比較的短いものとなってしまう。一方、フォトダイオードのＮ型領域１０２は、信号電荷を転送する機能だけでなく、フォトダイオードの開口領域から入射した光に応じて発生した光発生電荷を収集する機能を有する。ところが、Ｎ型領域１０２の幅ｘが短く、基板１００の比較的浅い領域にのみＮ型領域１０２が形成される場合には、基板１００の比較的深い位置において発生する光発生電荷を収集することができない。例えば、長い波長の光に基づく光発生電荷等を収集することができず、光発生電荷の収集効率が低いという問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、自己整合的に拡散領域を形成する場合でも光発生電荷の収集効率が低下することを防止することができる固体撮像装置及びその製造方法を提供することを目的とする。

本発明に係る固体撮像装置は、一方導電型の基板上に形成される他方導電型の不純物拡散領域と、前記不純物拡散領域に一方導電型の不純物を拡散して形成される電荷収集拡散領域を含み、入射した光に応じた光発生電荷を発生させる光電変換素子と、前記電荷収集拡散領域と所定の距離だけ離間した前記基板表面に一方導電型の不純物を拡散して形成される転送先拡散領域と、前記電荷収集拡散領域と前記転送先拡散領域との間の前記基板表面に絶縁膜を介して形成され、水平方向には、前記電荷収集拡散領域上に所定の長さだけ重なる突出部を有するゲート電極と、前記電荷収集拡散領域に接し前記基板の深さ方向に延びた深部電荷収集拡散領域とを具備したことを特徴とする。

このような構成によれば、不純物拡散領域に形成される電荷収集拡散領域は、ゲート電極の下方に延びて形成される。水平方向にはゲート電極と電荷収集拡散領域とが所定の長さだけ重なることから、電荷収集拡散領域にポテンシャルバリア及びポテンシャルポケットが生じることを防止することができる。電荷収集拡散領域に接して基板の深さ方向には深部電荷収集拡散領域が延びる。深部電荷収集拡散領域によって、基板深部において発生する光発生電荷を収集することができる。これにより、電荷収集拡散領域が基板の深さ方向の比較的浅い領域に形成される場合でも、光発生電荷の収集効率を低下させることなく、光発生電荷のスムーズな転送が可能である。

また、前記深部電荷収集拡散領域は、水平方向には前記光電変換素子の形成領域の一部に形成されることを特徴とする。

電荷収集拡散領域全体が深く形成された場合、電荷収集拡散領域の中心部は電荷転送時に電位が伝わり難くポテンシャルポケットが生じる。しかし本発明の構成によれば、深部電荷収集拡散領域は、水平方向には光電変換素子の形成領域の一部に形成されることから、電荷転送時に深部電荷収集拡散領域内にポテンシャルポケットが形成されることを防止することができる。これにより、深部電荷収集拡散領域及び電荷収集拡散領域から転送先拡散領域への光発生電荷の転送をスムーズに行うことができる。

また、前記深部電荷収集拡散領域は、水平方向には前記光電変換素子の形成領域の略中央に形成されることを特徴とする。

このような構成によれば、光電変換素子の形成領域の略中央は、入射する光の量が最も多く、光発生電荷を効率的に収集することができる。

前記光電変換素子からの前記光発生電荷を保持し、保持した前記光発生電荷によってチャネルの閾値電圧が制御されて、前記光発生電荷に基づく画素信号を出力する変調トランジスタを更に具備し、前記転送先拡散領域は、前記基板上の変調トランジスタ形成領域に形成されて、前記電荷収集拡散領域からの前記光発生電荷を保持することを特徴とする。

このような構成によれば、光発生電荷の収集効率を低下させることなく、深部電荷収集拡散領域及び電荷収集拡散領域から変調トランジスタの転送先拡散領域への光発生電荷の転送をスムーズに行うことができる。

また、本発明に係る固体撮像装置の製造方法は、一方導電型の基板上に他方導電型の不純物拡散領域を形成する第１の拡散工程と、前記不純物拡散領域に前記基板の深さ方向に延びた深部電荷収集拡散領域を形成する第２の拡散工程と、前記基板表面に絶縁膜を介してゲート電極を形成する工程と、前記深部電荷収集拡散領域上で、水平方向には、前記ゲート電極下に所定の長さだけ重なるように、前記ゲート電極をマスクとして自己整合的に一方導電型の不純物を拡散させて電荷収集拡散領域を形成する第３の拡散工程とを具備したことを特徴とする。

このような構成によれば、第２の拡散工程では、不純物拡散領域に基板の深さ方向に延びた深部電荷収集拡散領域を形成する。次に基板表面に絶縁膜を介してゲート電極が形成される。第３の拡散工程では、深部電荷収集拡散領域上で、水平方向には、ゲート電極下に所定の長さだけ重なるように、ゲート電極をマスクとして自己整合的に一方導電型の不純物を拡散させて電荷収集拡散領域を形成する。電荷収集拡散領域を自己整合的に形成することから、電荷収集拡散領域は基板の深さ方向の比較的浅い領域に形成される。この場合でも、深部電荷収集拡散領域が基板の深さ方向に延設されていることから、基板の深部で発生する光発生電荷についても確実に収集蓄積することができる。これにより、光発生電荷の収集効率を低下させることなく、光発生電荷のスムーズな転送が可能である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る固体撮像装置の断面形状を模式的に示す断面図である。

本実施の形態における固体撮像装置は、一方導電型の基板１１１上に他方導電型のウェル１１２を有する。ウェル１１２には、フォトダイオードを構成する一方導電型の不純物拡散領域（以下、電荷収集拡散領域という）１１３が形成されている。電荷収集拡散領域１１３は、フォトダイオードの光電変換作用によって発生した光発生電荷を、収集して保持すると共に、転送するためのものである。

基板１１１表面のフォトダイオード形成領域には、電荷収集拡散領域１１３上に、他方導電型の不純物拡散領域１１５が形成されている。不純物拡散領域１１５は、電子ピニング層として機能する。この不純物拡散領域１１５は、低エネルギーのイオン注入によって、浅く且つ濃い濃度で形成される。

本実施の形態においては、電荷収集拡散領域１１３の基板深さ方向の厚さは比較的薄く、電荷収集拡散領域１１３は、基板１１１の表面から比較的浅い領域に、フォトダイオードの開口部（図示せず）に対応した平面形状で形成される。

電荷収集拡散領域１１３と所定距離離間した基板１１１の表面近傍には、フォトダイオードに発生した光発生電荷の転送先である不純物拡散領域（以下、転送先拡散領域という）１１４が形成されている。拡散領域１１３，１１４の対向する端部相互間の基板１１１表面上には、絶縁膜１１８を介してゲート電極１１６が形成されている。

ゲート電極１１６に適宜の電圧を印加することによって、基板１１１表面近傍の拡散領域１１３，１１４相互間にはチャネル１１９が形成される。フォトダイオードに発生した光発生電荷は、電荷収集拡散領域１１３からゲート電極１１６下方のチャネル１１９を介して転送先拡散領域１１４に転送されるようになっている。

電荷収集拡散領域１１３の基板深さ方向の厚さに対して、ゲート電極１１６下方において形成された電荷収集拡散領域１１３の水平寸法、即ち、ゲート電極１１６下方の電荷収集拡散領域１１３の端部からゲート電極１１６の縁辺部下方までの長さを適宜設定するようになっている。換言すると、ゲート電極１１６は、電荷収集拡散領域１１３上において、水平方向に所定の長さだけ重なった部分（突出部）を有する。

このような突出部の長さを所望の精度で形成するために、電荷収集拡散領域１１３形成のための不純物のイオン注入は、ゲート電極１１６を利用して自己整合的に実施する。イオン注入によるゲート電極１１６への影響を考慮して、このイオン注入工程では適当に低いエネルギーを採用する。このため、上述したように、電荷収集拡散領域１１３は基板表面の比較的浅い領域のみに形成される。

本実施の形態においては、電荷収集拡散領域１１３の略中央、即ち、フォトダイオードの開口領域の略中央には、一方導電型の不純物を拡散させた不純物拡散領域（以下、深部電荷収集拡散領域という）１１７が形成されている。深部電荷収集拡散領域１１７は、マスクを用いた不純物のイオン注入によって形成され、基板深さ方向には、比較的深い領域まで達する。深部電荷収集拡散領域１１７においても、電荷収集拡散領域１１３と同様に、フォトダイオードの光電変換作用によって発生した光発生電荷を、収集保持すると共に、転送する機能を有する。

フォトダイオードによって発生した光発生電荷を収集すると共に保持し、更に、転送先拡散領域に転送するための拡散領域を、基板深さ方向に適当な深さで、且つフォトダイオードの開口部の比較的広い水平領域に形成した場合には、この拡散領域内におけるポテンシャル勾配の制御が困難となり、拡散領域内においてポテンシャルポケットが生じてしまうことがある。

そこで、深部電荷収集拡散領域１１７としては、基板深さ方向には適当な深さに形成する一方、水平方向には比較的狭い範囲に形成するようになっている。これにより、深部電荷収集拡散領域１１７においてポテンシャル勾配の制御を容易にして、ポテンシャルポケットが生じることを防止することができるようになっている。

なお、図１においては、電荷の収集効率をより向上させるために、深部電荷収集拡散領域１１７をフォトダイオードの開口部の略中央に設ける例について説明したが、ポテンシャルポケットを生じさせない位置及び水平寸法であれば、深部電荷収集拡散領域１１７をフォトダイオードの開口領域のいずれの位置及び水平寸法で形成してもよい。なお、ゲート電極１１６に隣接した水平位置に形成すると、ポテンシャルポケットが生じやすい。なお、マスクずれは例えば約０．２μｍ精度であり、このマスクずれの精度も考慮して、深部電荷収集拡散領域１１７の水平面内での形成位置及び水平寸法を決定する必要がある。

このように構成された実施の形態においては、電荷収集拡散領域１１３上におけるゲート電極１１６の突出部の長さを所定の長さに設定することによって、電荷収集拡散領域１１３から転送先拡散領域１１４までのポテンシャル勾配を適切なものとする。ゲート電極１１６の突出部の精度として所望の精度を得るために、電荷収集拡散領域１１３をゲート電極１１６を用いたセルフアラインによって形成する。このため、電荷収集拡散領域１１３は基板深さ方向の比較的浅い領域に形成される。

一方、電荷収集拡散領域１１３の略中央、即ち、フォトダイオードの開口領域の略中央には、基板深さ方向の比較的深い位置まで延びた深部電荷収集拡散領域１１７が形成されている。深部電荷収集拡散領域１１７は、水平方向には、フォトダイオードの開口領域の略中央の比較的狭い範囲に形成されており、深部電荷収集拡散領域１１７内においてポテンシャルポケットが生じることはない。

深部電荷収集拡散領域１１７は、基板１１１の比較的深い位置において発生した光発生電荷を収集すると共に、保持する。一方、基板１１１の比較的浅い位置において発生した光発生電荷は、電荷収集拡散領域１１３において収集されて保持される。

拡散領域１１３，１１７に保持された光発生電荷は、ゲート電極１１６に所定の電圧を印加することによって形成されるチャネル１１９を介して転送先拡散領域１１４に転送される。この場合には、深部電荷収集拡散領域１１７及び電荷収集拡散領域１１３においてポテンシャルポケットは形成されておらず、深部電荷収集拡散領域１１７及び電荷収集拡散領域１１３から転送先拡散領域１１４まで適切なポテンシャル勾配となっている。これにより、フォトダイオードにおいて発生した光発生電荷の大部分を収集して、収集した光発生電荷を確実に転送先拡散領域１１４に転送することができる。

このように本実施の形態においては、基板の比較的浅い位置及び深い位置のいずれの位置においてもフォトダイオードに発生した光発生電荷を効率よく収集して保持することができる。また、フォトダイオード形成領域に形成される一方導電型の２つの拡散領域にポテンシャルポケットが生じることを防止することができ、しかも、これらの拡散領域から転送先拡散領域までのポテンシャル勾配を適切に設定することができることから、効率よく収集保持した光発生電荷を、スムーズに転送することが可能である。

図２は本実施の形態に係る固体撮像装置の断面形状を示す断面図、図３は本実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図、図４及び図５は素子の製造方法を説明するための工程図である。本実施の形態は本発明を具体的な固体撮像装置に適用した例を示している。

＜センサセルの構造＞
本実施の形態における固体撮像装置は、後述するように、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。

先ず、図３を参照して各センサセルの構造について説明する。図３は１つのセンサセルを示している。なお、１つのセンサセルは図３の破線にて示す範囲である。また、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。また、図２は図３のＡ−Ａ’線で切断したセルの断面構造を示している。

図３の平面図に示すように、単位画素であるセンサセル３内に、フォトダイオードＰＤと変調トランジスタＴＭとが隣接して設けられている。変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。単位画素はほぼ長方形状を有し、その各辺は、センサセルアレイの列又は行方向に対して斜めに傾斜している。

光電変換素子形成領域であるフォトダイオードＰＤ形成領域においては、基板１の表面に開口領域２が形成され、基板１表面の比較的浅い位置には開口領域２よりも広い領域のＰ型のウェルであり、光電変換素子によって発生した光発生電荷を蓄積するウェル（以下、蓄積ウェルという）４が形成されている。蓄積ウェル４は、図１の電荷収集拡散領域１１３に相当する。蓄積ウェル４は基板深さ方向には比較的浅い領域で水平方向にはフォトダイオードＰＤ形成領域の開口領域２に対応した比較的広い水平領域に形成されている。

この蓄積ウェル４に所定の距離だけ離間して、変調トランジスタＴＭ形成領域にＰ型のウェルであり、蓄積ウェル４に蓄積された光発生電荷が転送されて変調トランジスタを制御するためのウェル（以下、変調用ウェルという）５が形成されている。変調用ウェル５は、図１の転送先拡散領域１１４に相当する。

本実施の形態においては、蓄積ウェル４の略中央、即ち、フォトダイオードＰＤ形成領域の開口領域２の略中央の位置に、基板深さ方向には適当に深い深さに達する深部電荷収集拡散領域３１が形成されている。深部電荷収集拡散領域３１は図１の深部電荷収集拡散領域１１７に相当する。深部電荷収集拡散領域３１は、水平方向にはフォトダイオードＰＤ形成領域の開口領域２内の比較的狭い領域にのみ形成されるようになっている。

変調用ウェル５上には、基板１表面に、一端側がリング状で他端側が線状のゲート（リング転送ゲート）６のリング状部分（以下、リングゲート部という）６ａが形成されている。リングゲート部６ａの中央の開口部分の基板１表面近傍領域には、高濃度Ｎ型領域であるソース領域７が形成されている。リングゲート部６ａの周囲にはＮ型のドレイン領域８が形成されている。ドレイン領域８の所定位置には、基板１表面近傍にＮ⁺層のドレインコンタクト領域９が形成される。

変調用ウェル５は変調トランジスタＴＭのチャネルの閾値電圧を制御するものである。
変調用ウェル５内には、リングゲート部６ａの下方にＰ型の高濃度領域であるキャリアポケット１０が形成されている。変調トランジスタＴＭは、変調用ウェル５、リングゲート部６ａ、ソース領域７及びドレイン領域８によって構成されて、変調用ウェル５（キャリアポケット１０）に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。

フォトダイオードＰＤの開口領域２下方の基板１上に形成された後述するＮ型ウェル２１とＰ型の蓄積ウェル４及び深部電荷収集拡散領域３１との境界領域には空乏領域（図示せず）が形成され、この空乏領域において、開口領域２を介して入射した光による光発生電荷が生じる。発生した光発生電荷は蓄積ウェル４及び深部電荷収集拡散領域３１に収集されて蓄積されるようになっている。

蓄積ウェル４及び深部電荷収集拡散領域３１に蓄積された電荷は、変調用ウェル５に転送されてキャリアポケット１０に保持される。これにより、変調トランジスタＴＭのソース電位は、変調用ウェル５に転送された電荷の量、即ち、フォトダイオードＰＤへの入射光に応じたものとなる。

蓄積ウェル４近傍の基板１表面には、蓄積ウェル４及び深部電荷収集拡散領域３１に蓄積されている光発生電荷のうちオーバーフローする電荷を含み画像信号に寄与しない不要な電荷（以下、不要電荷という）を排出するためのコンタクト領域（以下、ＯＤコンタクト領域という）１１が高濃度Ｐ型拡散層によって形成されている。このＯＤコンタクト領域１１と蓄積ウェル４領域との間の基板１表面上には、ＯＤコンタクト領域１１と蓄積ウェル４領域との間にオーバーフローした電荷を含む不要電荷の経路（以下、不要電荷排出経路という）ＲＬを形成するためのラテラルオーバーフロードレイン（以下、ＬＯＤという）トランジスタＴＬのＬＯＤゲート１２が形成されている。なお、ＬＯＤゲート１２は平面的には一端が蓄積ウェル４の領域上に掛かっている。

不要電荷排出制御素子としてのＬＯＤトランジスタＴＬを設けることにより、ＯＤコンタクト領域１１と蓄積ウェル４との間の電位障壁を制御して、不要電荷をＬＯＤトランジスタＴＬを介してＯＤコンタクト領域１１から基板上の配線を介して排出することができる。

また、蓄積ウェル４と変調用ウェル５との間には、転送制御素子としての転送トランジスタＴＴが形成されている。転送トランジスタＴＴのゲートは、リング転送ゲート６の直線状部分（以下、転送ゲート部という）６ｂによって構成される。転送ゲート部６ｂは、蓄積ウェル４と変調用ウェル５との間の経路（以下、単に転送経路という）ＲＴの基板１表面上に形成される。転送トランジスタＴＴによって、転送経路ＲＴの電位障壁を制御して、蓄積ウェル４から変調用ウェル５への電荷の転送を制御することができるようになっている。

また、本実施の形態においては、変調用ウェル５近傍の基板表面には、変調用ウェルに残留した電荷（以下、残留電荷という）を排出するための残留電荷排出用のコンタクト領域（以下、排出コンタクト領域という）１５が高濃度Ｐ型拡散層によって形成されている。この排出コンタクト領域１５と変調用ウェル５領域との間の基板１表面上には、排出コンタクト領域１５と変調用ウェル５領域との間の経路（以下、残留電荷排出経路という）ＲＣの電位障壁を制御するための残留電荷排出制御素子としてのクリアトランジスタＴＣのクリアゲート１４が形成されている。なお、クリアゲート１４は平面的には一端が変調用ウェル５の領域上に掛かっている。

なお、ＬＯＤトランジスタＴＬ、転送トランジスタＴＴ及びクリアトランジスタＴＣはいずれも光発生電荷を基板水平方向（ラテラル方向）に移動させるものである。

＜センサセルの断面＞
更に、図２を参照して、センサセル３の断面構造を詳細に説明する。なお、図２中、Ｎ，Ｐの添え字の−，＋はその数によって不純物濃度のより薄い部分（添え字−−−）からより濃い部分（添え字＋＋＋）の状態を示している。

図２は１単位画素（セル）の断面を示している。１セルは、フォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域とを有する。セル内及び隣接するセル同士のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間にアイソレーション領域２２が設けられている。

基板１の比較的深い位置には、Ｐ型基板１ａの全域にＮ^-のＮ型ウェル２１が形成されている。このＮ型ウェル２１上にＮ^-層による素子分離用のアイソレーション領域２２が形成されている。Ｎ型ウェル２１上には、アイソレーション領域２２を除く素子全体にＰ^--層が形成されている。

フォトダイオードＰＤ形成領域における基板深さ方向の比較的浅い領域に形成されたＰ^--層が蓄積ウェル４である。また、フォトダイオードＰＤ形成領域における基板深さ方向の比較的深い領域に形成されたＰ^--層が深部電荷収集拡散領域３１である。変調トランジスタＴＭ形成領域におけるＰ^--層は変調用ウェル５である。この変調用ウェル５内には、Ｐ^-拡散によるキャリアポケット１０が形成されている。

セル内のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間のアイソレーション領域２２には、基板表面側において、転送トランジスタＴＴが形成される。
転送トランジスタＴＴは、基板表面にチャネルを構成するＰ^---拡散層２４が形成され、基板表面にゲート絶縁膜２５を介して転送ゲート部６ｂが形成されて構成される。このＰ^---拡散層２４は蓄積ウェル４と変調用ウェル５とに接続されて転送経路ＲＴを構成し、転送ゲート部６ｂの印加電圧に応じてこの転送経路ＲＴの電位障壁が制御される。

変調トランジスタＴＭ形成領域においては、基板表面にゲート絶縁膜２５を介してリングゲート部６ａが形成され、リングゲート部６ａ下の基板表面にはチャネルを構成するＮ^--拡散層２７が形成される。リングゲート部６ａの中央の基板表面にはＮ⁺⁺拡散層が形成されてソース領域７を構成する。また、リングゲート部６ａの周囲の基板表面にはＮ⁺拡散層が形成されてドレイン領域８を構成する。チャネルを構成するＮ^--拡散層２７はソース領域７とドレイン領域８とに接続される。

隣接するセル同士のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間のアイソレーション領域２２には、基板表面側において、排出コンタクト領域１５及びＯＤコンタクト領域１１が形成されている。本実施の形態においては、これらの排出コンタクト領域１５とＯＤコンタクト領域１１とを兼用しているが、別体で構成してもよい。排出及びＯＤコンタクト領域１５，１１は、基板表面にＰ<sup++拡散層を形成することで得られる。
そして、変調トランジスタＴＭ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面側において、クリアトランジスタＴＣが形成されている。クリアトランジスタＴＣは、変調トランジスタＴＭ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面に、チャネルを構成するＰ^---拡散層２８が形成され、基板表面にゲート絶縁膜２５を介してクリアゲート１４が形成されて構成される。このＰ^---拡散層２８は変調用ウェル５と排出及びＯＤコンタクト領域１５，１１とに接続されて残留電荷排出経路ＲＣを構成し、クリアゲート１４の印加電圧に応じてこの残留電荷排出経路ＲＣの電位障壁が制御される。
フォトダイオードＰＤ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面側において、ＬＯＤトランジスタＴＬが形成されている。ＬＯＤトランジスタＴＬは、フォトダイオードＰＤ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面に、チャネルを構成するＰ^---拡散層３０が形成され、基板表面にゲート絶縁膜２５を介してＬＯＤゲート１２が形成されて構成される。このＰ^---拡散層３０は蓄積ウェル４と排出及びＯＤコンタクト領域１５，１１とに接続されて不要電荷排出経路ＲＬを構成し、ＬＯＤゲート１２の印加電圧に応じてこの不要電荷排出経路ＲＬの電位障壁が制御される。
なお、フォトダイオードＰＤ形成領域の基板表面側には電子ピニング層としてのＮ⁺拡散層３２が形成されている。また、クリアゲート１４、ＬＯＤゲート１２、転送ゲート部６ｂ、排出及びＯＤコンタクト領域１５，１１並びにソース領域７は、基板上に形成した図示しない配線に電気的に接続される。
転送ゲート部６ｂの端部は、転送ゲート部６ｂ下方の蓄積ウェル４の端部から水平方向に所定の長さだけ蓄積ウェル４側に突出して形成されている。また、ＬＯＤゲート１２の端部は、ＬＯＤゲート１２下方の蓄積ウェル４の端部から水平方向に所定の長さだけ蓄積ウェル４側に突出して形成されている。
即ち、転送ゲート部６ｂ及びＬＯＤゲート１２は、水平方向には蓄積ウェル４に所定の長さだけ重なった突出部を有して形成されている。このような突出部を形成するために、後述するように、蓄積ウェル４は、不純物のイオン注入時に、転送ゲート部６ｂ及びＬＯＤゲート１２下方の所望の長さだけ所望の精度で不純物が拡散するように、ゲート６，１２を用いたセルフアラインによって形成される。このため、上述したように、蓄積ウェル４は、基板深さ方向の比較的浅い領域に形成されている。
一方、深部電荷収集拡散領域３１については、後述するように、マスクを用いたイオン注入によって、基板深さ方向には比較的深い領域に形成する。また、水平方向には、比較的狭い領域に形成する。
＜作用＞
このように構成された実施の形態においては、フォトダイオードＰＤにおいては、開口領域２を介して入射した光に基づく光発生電荷（ホール）が発生する。フォトダイオードＰＤに発生した光発生電荷は、電荷収集拡散領域である蓄積ウェル４及び深部電荷収集拡散領域３１において収集されて蓄積される。
蓄積ウェル４及び深部電荷収集拡散領域３１内の光発生電荷は、転送トランジスタＴＴによって、転送先拡散領域である変調用ウェル５に転送する。
蓄積ウェル４は転送ゲート部６ｂの下方にまで所望の長さだけ延びて形成されている。また、深部電荷収集拡散領域３１は、ポテンシャルポケットが形成されないように、水平方向には比較的狭い領域に形成される。これにより、蓄積ウェル４及び深部電荷収集拡散領域３１から変調用ウェル５への光発生電荷の転送時に、蓄積ウェル４及び深部電荷収集拡散領域３１にポテンシャルポケットが形成されることを防止することができる。つまり、深部電荷収集拡散領域３１、蓄積ウェル４、転送ゲート部６ｂ直下のチャネル（Ｐ^---拡散層２４）及び変調用ウェル５までのポテンシャル勾配を適正なもの、例えば略一様で且つ適当な勾配にすることができる。こうして、光発生電荷の全てを確実に変調用ウェル５に転送することができる。
また、深部電荷収集拡散領域３１は、基板深さ方向の比較的深い領域まで形成されていることから、波長が長い光に基づく光発生電荷を深部電荷収集拡散領域３１内に効率よく収集して蓄積することができる。
変調用ウェル５に保持された光発生電荷によって変調トランジスタＴＭの閾値電圧が変化し、光発生電荷に対応した出力が変調トランジスタＴＭのソース領域７から得られる。クリア時には、変調用ウェル５に保持されている光発生電荷は、クリアトランジスタＴＣを介して排出及びＯＤコンタクト領域１５，１１に転送されて排出される。
また、フォトダイオードＰＤの蓄積ウェル４に蓄積されている光発生電荷のうち不要な光発生電荷については、ＬＯＤトランジスタＴＬを用いて排出及びＯＤコンタクト領域１５，１１に排出する。
＜プロセス＞
次に、素子の製造方法について図４及び図５の工程図を参照して説明する。図４及び図５は図３のＡ−Ａ’切断線の位置における断面を示している。図４及び図５において、基板上の枠はマスクを示している。
先ず、用意したＰ基板１の表面に犠牲酸化膜（図示省略）を形成する。次に、図４（Ａ）に示すように、燐（Ｐ３１＋）イオンをピーク位置約１．５μm、ピーク不純物濃度８×１０¹⁶ｃｍ^-3となるように注入する。これにより、図４（Ａ）に示すように、比較的深い位置にＮ^-のＮ型ウェル２１が形成される。
次に、図４（Ｂ）に示すように、素子分離用のアイソレーション領域２２（Ｎ^-層）を形成する。即ち、アイソレーション領域２２は、自セル内及び隣接するセル同士の蓄積ウェル４と変調用ウェル５との間の全ての領域に形成される。このアイソレーション領域２２は、レジスト２２ａを介して、例えば、燐（Ｐ３１＋）イオンをピーク位置約０．５μm、ピーク不純物濃度２×１０¹⁷ｃｍ^-3となるように注入する。
次に、図４（Ｃ）に示すように、形成したアイソレーション領域２２の表面に、変調トランジスタＴＭ、ＬＯＤトランジスタＴＬ及びクリアトランジスタＴＣのチャネルドープとなるＰ^---層２４，２８，３０を形成する。このチャネルドープはボロン（Ｂ１１＋）イオンをピーク位置約０．０３μｍ、ピーク不純物濃度４.５×１０¹⁷ｃｍ^-3となるよう注入し、この時点では、アイソレーション領域２２表面の全域に形成される。
次に、図４（Ｄ）に示すように、ＰＤ領域を形成する。即ち、フォトダイオードＰＤ形成領域の略中央部分が開口したマスク３１ａを用いて、不純物のイオン注入により、深部電荷収集拡散領域を形成するための拡散層３１’を形成する。例えば、まずボロン（Ｂ１１＋）イオンをピーク位置約０．６μｍ、ピーク不純物濃度３×１０¹⁶ｃｍ^-3、次いでピーク位置約０．２μｍ、ピーク不純物濃度３×１０¹⁶ｃｍ^-3なるよう注入することによって拡散層３１’が形成される。拡散層３１’は基板深さ方向の比較的深い領域まで形成されており、水平方向にはフォトダイオードＰＤ形成領域の開口部の比較的狭い範囲に形成される。
次に、図４（Ｅ）に示すように、リングゲート部６ａ下方のＰ^--層２３（変調用ウェル５）内に相当する位置に、濃いＰ^-拡散層によるキャリアポケット１０を形成する。このキャリアポケット１０は、レジスト１０ａを用いて、例えば、ボロン（Ｂ１１＋）イオンをピーク位置約０．１μｍ、ピーク不純物濃度１.５×１０¹⁷ｃｍ^-3となるよう注入することで形成される。更に、キャリアポケット１０上の基板表面近傍に、変調トランジスタＴＭのチャネルを得るためのＮ^--層２７を形成する。このＮ^--層２７は、例えば、ヒ素（As７５＋）イオンをピーク位置約０．０５μｍ、ピーク不純物濃度２×１０¹⁷ｃｍ^-3となるようなイオン打ち込みによって形成される。
次に、基板表面の犠牲酸化膜を除去した後、図５（Ａ）に示すように、基板表面に厚さが約３０ｎｍのゲート絶縁膜２５を熱酸化によって形成する。次に、２５０ｎｍの膜厚で各トランジスタのゲート電極となるポリシリコン層を基板１の全面に堆積させる。
次に、ゲート絶縁膜２５上のポリシリコン層を、変調トランジスタＴＭ形成領域、転送トランジスタＴＴ形成領域、ＬＯＤトランジスタＴＬ形成領域及びクリアトランジスタＴＣ形成領域に応じてパターニングし、リングゲート部６ａ、転送ゲート部６ｂ、ＬＯＤゲート１２及びクリアゲート１４を形成する。
次に、図５（Ｂ）に示すように、Ｎ型ウェル２１上のフォトダイオード形成領域ＰＤにＰ^--層である蓄積ウェル４を形成する。レジスト４ａを用いると共に、リング転送ゲート６及びＬＯＤゲート１２を用いて自己整合的に形成する。例えば、ボロン（Ｂ１１＋）イオンをピーク位置約０．２μｍ、ピーク不純物濃度１×１０¹⁷ｃｍ^-3となるよう注入することで、蓄積ウェル４が形成される。また、同様に、Ｎ型ウェル２１上のフォトダイオード形成領域ＰＤにＰ^--層である変調用ウェル５を形成する。
蓄積ウェル４の両端部を夫々リング転送ゲート６の下方及びＬＯＤゲート１２の下方に潜り込むように形成する。また、変調用ウェル５については、クリアゲート１４側の端部をクリアゲート１４の下方に潜り込むように形成する。なお、この場合には、各ゲート下への拡散を最低限に抑えることで、転送路（転送元からチャンネルに繋がる部分）を広げることができる。
蓄積ウェル４及び変調用ウェル５形成のためのイオン注入処理を、各ゲート６，１２，１４を利用して自己整合的に実施することによって、蓄積ウェル４及び変調用ウェル５は基板深さ方向の比較的浅い領域にのみ形成される。
即ち、図５（Ｂ）に示すように、フォトダイオードＰＤ形成領域においては、基板深さ方向の比較的浅い領域の比較的広い水平領域に蓄積ウェル４が形成され、基板深さ方向の比較的深い領域の比較的狭い水平領域に深部電荷収集拡散領域３１が形成される。
次に、図５（Ｃ）に示すように、リングゲート部６ａ上、ＬＯＤゲート１２上及びクリアゲート１４上の酸化膜を覆うように、各ゲートに夫々サイドウォールを形成する。
次に、図５（Ｄ）に示すように、基板表面にドレイン領域８を形成すると共に、レジスト３２ａを用いて、フォトダイオードＰＤ形成領域の基板表面側に電子ピニング層としてのＮ⁺拡散層３２を形成する。
次に、図５（Ｅ）に示すように、レジスト７ａを介してソース領域７に相当する位置にＮ⁺⁺の不純物注入を行って、ソース領域７を形成する。
次に、クリアゲート１４に隣接した位置に、クリアトランジスタＴＣのチャネル領域に接続される排出コンタクト領域１５及びＯＤコンタクト領域１１を形成するために、基板表面に濃いＰ<sup++層を形成する。このＰ<sup++層は、例えば、（Ｂ，２０ＫｅＶ，２ｅ１５）のイオン打ち込みによって形成される。こうして、図２に示す固体撮像装置が得られる。
なお、本実施の形態においては、排出コンタクト領域１５とＯＤコンタクト領域１１とは兼用されているが、排出コンタクト領域１５とＯＤコンタクト領域１１とを、別個に設けてもよい。
＜実施の形態の効果＞
このように本実施の形態においては、フォトダイオード形成領域に形成する蓄積ウェルをゲート電極を用いて自己整合的に形成すると共に、フォトダイオード形成領域に基板深さ方向には比較的深く、水平方向には比較的狭い領域に、深部電荷収集拡散領域３１を形成する。深部電荷収集拡散領域３１は、水平方向には比較的狭く形成することで、キャリアポケットが生じることを防止し、基板垂直方向には比較的深い領域まで形成することによって、基板の深部で発生する光発生電荷、例えば、波長が長い光に基づく光発生電荷についても効果的に収集して蓄積することができる。

本発明の第１の実施の形態に係る固体撮像装置の断面形状を模式的に示す断面図。 本実施の形態に係る固体撮像装置の断面形状を示す断面図。 本実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。 素子の製造方法を説明するための工程図。 素子の製造方法を説明するための工程図。 従来例におけるポリシリコン電極近傍を示す模式的断面図。

符号の説明

１１１…基板、１１２…ウェル、１１３，１１４…一方導電型の不純物拡散領域、１１５…他方導電型の不純物拡散領域、１１６…ゲート電極、１１７…サイドウォール、１１９…チャネル。

Claims (5)

1. 一方導電型の基板上に形成される他方導電型の不純物拡散領域と、
   前記不純物拡散領域に一方導電型の不純物を拡散して形成される電荷収集拡散領域を含み、入射した光に応じた光発生電荷を発生させる光電変換素子と、
   前記光電変換素子領域上部に形成された他方導電型の表面不純物拡散領域と、
   前記電荷収集拡散領域と所定の距離だけ離間した前記基板表面に一方導電型の不純物を拡散して形成される転送先拡散領域と、
   前記電荷収集拡散領域と前記転送先拡散領域との間の前記基板表面に絶縁膜を介して形成され、水平方向には、前記電荷収集拡散領域上に所定の長さだけ重なる突出部を有するゲート電極と、
   前記電荷収集拡散領域に接し前記基板の深さ方向に延びた深部電荷収集拡散領域とを具備したことを特徴とする固体撮像装置。
2. 前記深部電荷収集拡散領域は、水平方向には前記光電変換素子の形成領域の一部に形成されることを特徴とする請求項１に記載の固体撮像装置。
3. 前記深部電荷収集拡散領域は、水平方向には前記光電変換素子の形成領域の略中央に形成されることを特徴とする請求項１に記載の固体撮像装置。
4. 前記光電変換素子からの前記光発生電荷を保持し、保持した前記光発生電荷によってチャネルの閾値電圧が制御されて、前記光発生電荷に基づく画素信号を出力する変調トランジスタを更に具備し、
   前記転送先拡散領域は、前記基板上の変調トランジスタ形成領域に形成されて、前記電荷収集拡散領域からの前記光発生電荷を保持することを特徴とする請求項一方に記載の固体撮像装置。
5. 一方導電型の基板上に他方導電型の不純物拡散領域を形成する第１の拡散工程と、
   前記不純物拡散領域に前記基板の深さ方向に延びた深部電荷収集拡散領域を形成する第２の拡散工程と、
   前記基板表面に絶縁膜を介してゲート電極を形成する工程と、
   前記深部電荷収集拡散領域上で、水平方向には、前記ゲート電極下に所定の長さだけ重なるように、前記ゲート電極をマスクとして自己整合的に一方導電型の不純物を拡散させて電荷収集拡散領域を形成する第３の拡散工程とを具備したことを特徴とする固体撮像装置の製造方法。
   

Images