JP2005302769A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2005302769A JP2005302769A JP2004112091A JP2004112091A JP2005302769A JP 2005302769 A JP2005302769 A JP 2005302769A JP 2004112091 A JP2004112091 A JP 2004112091A JP 2004112091 A JP2004112091 A JP 2004112091A JP 2005302769 A JP2005302769 A JP 2005302769A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion layer
- substrate
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】キャリアポケットのポテンシャルを調整して、低照度時における信号出力のリニアリティを向上させ、固定パターンノイズの発生を防止する。
【解決手段】光電変換素子PDと該光電変換素子に隣接して形成されたトランジスタTMとを含む固体撮像装置において、一導電型の基板1と、前記基板に形成される逆導電型の第1拡散層21と、前記光電変換素子の形成領域の前記第1拡散層上に形成される一導電型の第2拡散層4と、前記第2拡散層と連続的に形成される一導電型の第3拡散層5と、ゲート電極6と、ソース7と、ドレイン8と、前記第3拡散層内の前記ゲート電極下方に形成され、前記第3拡散層よりも高濃度の第1領域10と、前記第1領域よりも低濃度の第2領域10’とを有する第4拡散層10,10’とを具備する。
【選択図】図1
【解決手段】光電変換素子PDと該光電変換素子に隣接して形成されたトランジスタTMとを含む固体撮像装置において、一導電型の基板1と、前記基板に形成される逆導電型の第1拡散層21と、前記光電変換素子の形成領域の前記第1拡散層上に形成される一導電型の第2拡散層4と、前記第2拡散層と連続的に形成される一導電型の第3拡散層5と、ゲート電極6と、ソース7と、ドレイン8と、前記第3拡散層内の前記ゲート電極下方に形成され、前記第3拡散層よりも高濃度の第1領域10と、前記第1領域よりも低濃度の第2領域10’とを有する第4拡散層10,10’とを具備する。
【選択図】図1
Description
本発明は、高画質特性及び低消費電力特性を有する固体撮像装置に関する。
携帯電話などに搭載される固体撮像装置として、CCD(電荷結合素子)型のイメージセンサと、CMOS型のイメージセンサと、がある。CCD型のイメージセンサは画質に優れ、CMOS型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のMOS型固体撮像装置が提案されている。閾値電圧変調方式のMOS型固体撮像装置については、例えば、特許文献1に開示されている。
イメージセンサは、センサセルをマトリクス状に配列し、初期化、蓄積、読み出しの3つの状態を繰り返すことで、画像出力を得ている。特許文献1によって開示されたイメージセンサは、各単位画素が、蓄積を行うための受光ダイオードと、読み出しを行うためのトランジスタとを有している。
図12は特許文献1に開示されているイメージセンサを示す模式的断面図である。また、図13はその平面形状を示す説明図である。
図12のイメージセンサは、基板100上において、各単位画素毎に、受光ダイオード111と絶縁ゲート型電界効果トランジスタ112とが隣接配置されている。トランジスタ112のゲート電極113はリング状に形成されており、ゲート電極113の中央の開口部分には、ソース領域114が形成されている。ゲート電極113の周辺にはドレイン領域115が形成されている。
受光ダイオード111の開口領域から入射した光によって発生した電荷(光発生電荷)は、ゲート電極113下方のP型のウェル領域116に転送されて、この部分に形成されたキャリアポケット117に蓄積される。キャリアポケット117に蓄積された光発生電荷によってトランジスタ112の閾値電圧が変化する。これにより、入射光に対応した信号(画素信号)を、トランジスタ112のソース領域114から取り出すことができるようになっている。
なお、特許文献1の装置では、同一列に配列された単位画素の出力は、共通のソース線を介して取り出されるようになっている。トランジスタ112のゲートに印加する電圧をライン毎に制御することで、共通のソース線に接続された各単位画素のうち所定のラインの単位画素からの選択的な読み出しを可能にしている。即ち、読み出しを行う単位画素(選択画素)のトランジスタ112には比較的高いゲート電圧を印加し、他の読み出しを行わない単位画素(非選択画素)のトランジスタ112には比較的低いゲート電圧を印加する。高いゲート電圧を印加したトランジスタの出力の方が低いゲート電圧を印加したトランジスタの出力よりも高く、ソース線から選択画素の出力を得ることができる。
特開2001−177085号公報
ところで、キャリアポケット117は比較的高い濃度で形成されて、正孔のポテンシャルを基準にすると、そのポテンシャルは十分に低い値となる。これにより、受光ダイオード111において発生した光発生電荷がキャリアポケット117に蓄積されるようになっている。ところが、キャリアポケット117のポテンシャルは、ドレインやゲート等の印加電圧の影響を受けて変化する。
特許文献1の装置では、リングゲート113の一部に対向して受光ダイオード111が形成されている。従って、この受光ダイオード111が対向する部分では、キャリアポケット117とドレイン領域115との間の距離が他の部分よりも大きい。このため、受光ダイオード111が対向する部分近傍では、他の部分よりも、キャリアポケット117のポテンシャルは低くなると共に、不均一となりやすい。
例えば、低照度の場合のように、光発生電荷の発生量が比較的少ない場合には、キャリアポケット117の受光ダイオード111に対向する部分近傍のみに、光発生電荷が蓄積されやすくなる。キャリアポケット117のポテンシャルは、表面チャネルのポテンシャルに影響を及ぼす。即ち、この場合には、リング状に形成される表面チャネルのうち一部の領域においてのみチャネル電流が流れる。
このため、光発生電荷の発生量が比較的少ない状態では、信号出力の立上りが鈍く、リニアリティも悪い。このような画素が1次元又は2次元に配列されて画面が構成される場合には、例えば低照度時には、画素毎に出力にばらつきが生じやすく、固定パターンノイズが現れてしまうという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、信号読出し時のキャリアポケットのポテンシャルを調整することによって、光発生電荷の発生量が少ない場合でも信号出力のリニアリティを確保することができ、固定パターンノイズの発生を抑制することができる固体撮像装置を提供することを目的とする。
本発明に係る固体撮像装置は、光電変換素子と該光電変換素子に隣接して形成されたトランジスタとを含む固体撮像装置において、一導電型の基板と、前記基板に形成される逆導電型の第1拡散層と、前記光電変換素子の形成領域の前記第1拡散層上に形成される一導電型の第2拡散層と、前記トランジスタの形成領域の前記第1の拡散層上に形成され、前記第2拡散層と連続的に形成される一導電型の第3拡散層と、前記第3拡散層上方の前記基板上に開口部を有して形成されるゲート電極と、前記開口部の前記基板表面側に形成されるソースと、前記ソースと離間して形成され、前記第1拡散層に電気的に接続されるドレインと、前記第3拡散層内の前記ゲート電極下方に形成され、前記第3拡散層よりも高濃度の第1領域と前記光電変換素子の形成領域に対向し前記第1領域よりも低濃度の第2領域とを有する第4拡散層とを具備したことを特徴とする。
このような構成によれば、光電変換素子形成領域の第1拡散層に発生した光発生電荷は、第2拡散層から第3拡散層に転送される。第3拡散層内の第4拡散層に保持された光発生電荷によってトランジスタのチャネルの閾値電圧が制御されて、光発生電荷に応じた画素信号がトランジスタから出力される。第4拡散層は、光電変換素子形成領域に対向する第2領域の濃度がその他の第1領域の濃度よりも薄く形成されており、第1領域において、第2領域よりも、光電変換素子が蓄積されやすい。これにより、第1領域上において、第2領域上よりも表面チャネルに流れるチャネル電流が生じやすく、光発生電荷による変調の寄与度が高い。従って、光発生電荷の発生量が比較的少ない場合でも、リニアリティに優れた信号出力を得ることができ、低照度時における固定パターンノイズの発生を防止することができる。
また、前記第4拡散層の第2領域は、前記第3拡散層よりも高濃度に形成されることを特徴とする。
このような構成によれば、第3拡散層内の第4拡散層においては、第1領域及び第2領域のいずれにも均一に光発生電荷を蓄積させることができ、リニアリティに優れた信号出力を得ることができる。
また、前記第4拡散層の第2領域は、前記第3拡散層と同一濃度に形成されることを特徴とする。
このような構成によれば、第3拡散層内の第4拡散層においては、第2領域は第3拡散層と同一濃度である。従って、第2領域は形成されていないことと等価であり、第1領域上の表面チャネルにおいて、均質で効率よくチャネル電流を生じさせることができ、リニアリティに優れた信号出力を得ることができる。
また、前記ゲート電極は、環状に構成されることを特徴とする。
このような構成によれば、光電変換素子の形成領域は、環状のゲート電極の下方に形成された環状の第4拡散層の一部の第2領域に対向する。第4拡散層の他の第1の領域は、ドレイン−ソース間の距離が均一であり、表面チャネルに流れる電流は均一で、ばらつきがない。これにより、低照度時における固定パターンノイズの発生を抑制することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1乃至図5は本発明の第1の実施の形態に係り、図1は本実施の形態に係る固体撮像装置の1センサセルの断面形状を示す模式的な断面図、図2は本実施の形態に係る固体撮像装置の1センサセルの平面形状を示す説明図である。なお、図1は図2のA−A'線断面図である。図3は素子の全体構造を等価回路によって示す回路ブロック図である。図4乃至図6は素子の製造方法を説明するための工程図である。図7乃至図9は素子の製造方法を説明するための平面図である。
<センサセルの構造>
本実施の形態における固体撮像装置は、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を収集・蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで1画面の画像信号が得られる。
本実施の形態における固体撮像装置は、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を収集・蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで1画面の画像信号が得られる。
先ず、図1及び図2を参照して各センサセルの構造について説明する。図2は1つのセンサセルを示している。また、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。なお、図1は図2のA−A'線で切断したセルの断面構造を示している。
図2の平面図に示すように、単位画素であるセンサセル3内に、フォトダイオードPDと変調トランジスタTMとが隣接して設けられている。変調トランジスタTMとしては、例えば、NチャネルディプレッションMOSトランジスタが用いられる。
光電変換素子形成領域であるフォトダイオードPD形成領域においては、基板1の表面に配線層を形成した段階において、光を透過する開口領域が形成される。基板1表面の比較的浅い位置には前記開口領域よりも広い領域のP型のウェルであり、光電変換素子によって発生した光発生電荷を収集する第2拡散層としての収集ウェル4が形成されている。収集ウェル4上には基板1の表面に、ピニング層としてのN型の拡散層32が形成されている。
収集ウェル4と略同じ基板深さの位置には、変調トランジスタTM形成領域にP型のウェルであり、収集ウェル4に収集された光発生電荷が転送されて変調トランジスタTMを制御するための第3拡散層としての変調用ウェル5が形成されている。なお、図1の例では、収集ウェル4と変調用ウェル5とは、一体的に形成されたPウェル24の各部分によって構成されるが、別々に形成してもよい。
変調用ウェル5上には、基板1表面に環状のゲート(リングゲート)6が形成されており、リングゲート6の中央の開口部分の基板1表面近傍領域には、高濃度N型領域であるソース領域7が形成されている。なお、図2ではリングゲート6及び後述するキャリアポケット等は8角形状で示してあるが、円形状、楕円形状或いは任意の多角形状であってもよい。リングゲート6の周囲にはN型のドレイン領域8が形成されている。ドレイン領域8の所定位置には、基板1表面近傍にN+層のドレインコンタクト領域(図示せず)が形成される。
変調用ウェル5は変調トランジスタTMのチャネルの閾値電圧を制御するものである。変調用ウェル5内には、リングゲート6の下方にP型の高濃度領域である第4拡散層としてのキャリアポケット10,10'が形成されている。変調トランジスタTMは、変調用ウェル5、リングゲート6、ソース領域7及びドレイン領域8によって構成されて、変調用ウェル5(キャリアポケット10,10')に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
ドレイン領域8、拡散層22、拡散層21、拡散層21‘および拡散層32がドレイン電圧の印加によって正の電位にバイアスされることによって、フォトダイオードPDの開口領域下方においては、拡散層32と収集ウェル4との境界面、拡散層21と収集ウェル4の境界面から空乏層が収集ウェル4の全体およびその周囲に広がる。空乏領域において、前記開口領域を介して入射した光による光発生電荷が生じる。そして、上述したように、発生した光発生電荷は収集ウェル4に収集されるようになっている。
収集ウェル4に収集された電荷は、変調用ウェル5に転送されてキャリアポケット10,10'に保持される。これにより、変調トランジスタTMのソース電位は、変調用ウェル5に転送された電荷の量、即ち、フォトダイオードPDへの入射光に応じたものとなる。
<センサセルの断面>
更に、図1を参照して、センサセル3の断面構造を詳細に説明する。
更に、図1を参照して、センサセル3の断面構造を詳細に説明する。
隣接するセル同士のフォトダイオードPD形成領域と変調トランジスタTM形成領域との間にアイソレーション領域22が設けられている。基板1の比較的深い位置には、P型基板1の全域に第1拡散層としてのN型ウェル21,21'が形成されている。フォトダイオード形成領域のN型ウェル21上には、P型の収集ウェル4が形成されている。収集ウェル4上の基板表面側には、ピニング層であるN型の拡散層32が形成されている。N型ウェル21は基板の比較的深い位置まで形成されている。
一方、変調トランジスタTM形成領域においては、基板1上にP型埋込層23が形成されている。P型埋込層23によってN型ウェル21'は基板の比較的浅い位置までに制限される。P型埋込層23上のN型ウェル21'上には、P型の変調用ウェル5が形成されている。変調用ウェル5内には、キャリアポケット10,10'が形成されている。
本実施の形態においては、第4拡散層の第1領域であるキャリアポケット10は、リングゲート6の下方であって、平面的には図2に示すように、フォトダイオードPD形成領域に対向する部分以外の部分に形成されている。また、第4拡散層の第2領域であるキャリアポケット10'は、リングゲート6の下方であって、平面的には図2に示すように、フォトダイオードPD形成領域に対向する部分に形成されている。これらのキャリアポケット10,10'は、両者を合わせて平面的にはリング状の形状を有する。
キャリアポケット10は、P+拡散による十分に濃い濃度の拡散層である。これに対し、キャリアポケット10'は、例えば、変調用ウェル5のP型濃度よりは濃いが、キャリアポケット10よりは薄いP型拡散層を構成する。
例えば、変調用ウェル5のP型濃度を1×1016 atms/cm3とし、キャリアポケット10のP型濃度を1×1017 atms/cm3とすると、キャリアポケット10'のP型濃度は、これらの間の濃度に設定されるようになっている。
変調トランジスタTM形成領域においては、基板表面にゲート酸化膜31を介してリングゲート6が形成され、リングゲート6下の基板表面にはチャネルを構成するN型の拡散層27が形成される。リングゲート6の中央の基板表面にはN+拡散層が形成されてソース領域7を構成する。また、リングゲート6の周囲の基板表面にはN型拡散層が形成されてドレイン領域8を構成する。チャネルを構成するN型拡散層27はソース領域7とドレイン領域8とに電気的に接続される。また前記アイソレーション領域22はN型ウェル21、21‘およびドレイン領域8とに電気的に接続される。
本実施の形態においては、上述したように、フォトダイオード形成部分に対向するキャリアポケット10'は、キャリアポケット10よりも薄いP型濃度に設定されている。この構成によって、読出しのための電圧印加時において、キャリアポケット10とキャリアポケット10'のポテンシャルを略一致させて、キャリアポケット10,10'に一様に光発生電荷を蓄積させることができるようになっている。また或いは、読出しのための電圧印加時において、キャリアポケット10'のポテンシャルを比較的高くして、キャリアポケット10'には殆ど光発生電荷を蓄積させず、主としてキャリアポケット10に一様に光発生電荷を蓄積させるようになっている。更に、キャリアポケット10のみに光発生電荷を蓄積させるようにしてもよい。
<装置全体の回路構成>
次に、図3を参照して本実施の形態に係る固体撮像装置全体の回路構成について説明する。
次に、図3を参照して本実施の形態に係る固体撮像装置全体の回路構成について説明する。
固体撮像装置61は図2のセンサセル3を含むセンサセルアレイ62とセンサセルアレイ62中の各センサセル3を駆動する回路63〜65とを有している。センサセルアレイ62は、セル3をマトリクス状に配置して構成されている。センサセルアレイ62は、例えば、640×480のセル3と、オプティカルブラック(OB)のための領域(OB領域)を含む。OB領域を含めると、センサセルアレイ62は例えば712×500のセル3で構成される。
各センサセル3は、光電変換を行うフォトダイオードPDと、光信号を検出して読み出すための変調トランジスタTMとを含む。フォトダイオードPDは入射光に応じた電荷(光発生電荷)を生じさせ、生じた電荷は収集ウェル4(図3では接続点PDWに相当)内に収集される。収集ウェル4に収集された光発生電荷は、変調トランジスタTMの閾値変調用の変調用ウェル5(図3では接続点TMWに相当)内のキャリアポケット10,10'に転送されて保持される。
変調トランジスタTMは、キャリアポケット10,10'に光発生電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット10,10'内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタTMのソース電圧は、キャリアポケット10,10'内の電荷に応じたもの、即ち、フォトダイオードPDの入射光の明るさに対応したものとなる。
このように各セル3は、変調トランジスタTMのリングゲート6、ソース領域7及びドレイン領域8に駆動信号が印加されることで、蓄積、転送、読み出し及び排出等の動作を呈する。セル3の各部には図3に示すように、垂直駆動走査回路63、ドレイン駆動回路64及び水平駆動走査回路65から信号が供給されるようになっている。垂直駆動走査回路63は、各行のゲート線67に走査信号を供給し、ドレイン駆動回路64は各列のドレイン領域8にドレイン電圧を印加する。また、水平駆動走査回路65は、各ソース線66に接続されたスイッチ68に駆動信号を供給する。
各セル3は、センサセルアレイ62に水平方向に配列された複数のソース線66と垂直方向に配列された複数のゲート線67との交点に対応して設けられている。水平方向に配列された各ラインの各セル3は、変調トランジスタTMのリングゲート6が共通のゲート線67に接続され、垂直方向に配列された各列の各セル3は、変調トランジスタTMのソースが共通のソース線66に接続される。
複数のゲート線67の1つにオン信号(選択ゲート電圧)を供給することで、オン信号が供給されたゲート線67に共通接続された各セルが同時に選択されて、これらの選択されたセルの各ソースから各ソース線66を介して画素信号が出力される。垂直駆動走査回路63は1フレーム期間においてゲート線67にオン信号を順次シフトさせながら供給する。オン信号が供給されたラインの各セルからの画素信号が1ライン分同時に各ソース線66から読み出されて各スイッチ68に供給される。1ライン分の画素信号は水平駆動走査回路65によって、スイッチ68から画素毎に順次出力(ライン出力)される。
各ソース線66に接続されたスイッチ68は、共通の定電流源(負荷回路)69を介して映像信号出力端子70に接続されている。各センサセル3の変調トランジスタTMのソースは定電流源69に接続されることになり、センサセル3のソースフォロワ回路が構成される。
<動作>
次に、センサセル3のフォトダイオードPDの光検出、光発生電荷の収集動作及び変調トランジスタTMの読み出し動作について説明する。
次に、センサセル3のフォトダイオードPDの光検出、光発生電荷の収集動作及び変調トランジスタTMの読み出し動作について説明する。
変調トランジスタTMのリングゲート6に低いゲート電圧を印加し、ドレイン領域8にトランジスタの動作に必要な例えば約2〜4Vの電圧(VDD)を印加する。これにより、N型ウェル21が空乏化する。また、ドレイン領域8とソース領域7との間に電界が生じる。
フォトダイオードPDの開口領域2を介して入射した光が、空乏化したN型ウェル21に入射することで、電子−正孔対(光発生電荷)が生じる。P型の収集ウェル4は高濃度のP型不純物が導入されてポテンシャルが低くなっており、N型ウェル21に発生した光発生電荷は収集ウェル4に収集される。更に、光発生電荷は収集ウェル4から変調トランジスタ形成領域内の変調用ウェル5に転送されて、キャリアポケット10,10'に蓄積される。
この場合には、キャリアポケット10'の濃度がキャリアポケット10の濃度よりも薄く設定されていることから、キャリアポケット10とドレイン領域8との間の距離に比べて、キャリアポケット10'とドレイン領域8との間の距離が長い場合でも、キャリアポケット10,10'のポテンシャルは略等しく、キャリアポケット10,10'には略一様に光発生電荷が蓄積される。また或いは、主としてキャリアポケット10に光発生電荷が蓄積される。
キャリアポケット10,10'に蓄積された光発生電荷によって、変調トランジスタTMの閾値電圧が変化する。この状態で、選択画素のリングゲート6に例えば約2〜4Vのゲート電圧(選択ゲート電圧)を印加し、ドレイン領域8に例えば約2〜4Vの電圧VDDを印加する。更に、変調トランジスタTMのソース領域7に定電流源69によって一定の電流を流す。これにより、変調トランジスタTMはソースフォロワ回路を形成し、光発生電荷による変調トランジスタTMの閾値電圧の変動に追随してソース電位が変化して、出力電圧が変化する。即ち、入射光に応じた出力が得られる。
この場合において、ドレイン領域8とソース領域7との間の表面チャネルは、キャリアポケット10上の全域において、均一で且つ、キャリアポケット10'上より同等以上にチャネル電流を流す。変調の寄与度が高いキャリアポケット10上の表面チャネルにおいて、電流が流れやすくなっており、少ない光発生電荷であっても、確実にソース電位として検出可能であり、リニアリティに優れている。
従って、低照度時のように、光発生電荷の発生量が少ない場合でも、固定パターンノイズの発生を抑制することができる。
なお、初期化時には、キャリアポケット10,10'、収集ウェル4及び変調用ウェル5内に残留する電荷は排出される。例えば、変調トランジスタTMのドレイン領域8及びリングゲート6に5V以上の正電圧を印加する。変調用ウェル5下方のN型ウェル21'の厚さは薄く、また、N型ウェル21'に面する基板1には高濃度のP型埋込層23を形成し基板1側への空乏層の広がりを抑えているので、リングゲート6に印加した電圧は変調用ウェル5及びその隣接領域にのみ作用する。即ち、変調用ウェル5に急激なポテンシャル変化が生じ、光発生電荷を基板1側に掃き出すような強い電界が主として変調用ウェル5に印加されて、残留した光発生電荷は、比較的低いリセット電圧でより確実に基板1に排出される。
初期化後において、非選択画素のリングゲートには、比較的低い電圧値の非選択ゲート電圧を印加すると共に、選択画素のリングゲート6には比較的高い電圧値の選択ゲート電圧を印加する。そして、共通接続されたソース線66から、選択画素の初期化後の信号出力を得る。
<プロセス>
次に、素子の製造方法について図4乃至図6の工程図及び図7乃至図9の平面形状の説明図を参照して説明する。図4乃至図6は図7乃至図9のA−A'切断線の位置における断面を示している。図4乃至図6において、基板上の矢印はイオン打ち込みを行うことを示している。
次に、素子の製造方法について図4乃至図6の工程図及び図7乃至図9の平面形状の説明図を参照して説明する。図4乃至図6は図7乃至図9のA−A'切断線の位置における断面を示している。図4乃至図6において、基板上の矢印はイオン打ち込みを行うことを示している。
図4(a)に示すように、用意したP基板1に、例えばボロン(B)イオンをイオン打ち込みして、基板1表面側において、P型の拡散領域24を形成する。この拡散領域24は、フォトダイオード形成領域において収集ウェル4を構成し、変調トランジスタ形成領域において、変調ウェル5を構成する。
次に、フォトダイオード形成領域以外の部分にレジストマスク91を形成して、例えば燐(リン(P))イオンの打ち込みを行ってN型ウェル21を形成する(図7(a))。このイオン注入はフォトダイオード形成領域について比較的深い位置まで行う(図4(b))。
次に、基板1に燐のイオン打ち込みを行うことによって、拡散領域24の下方にN型ウェルを形成する。こうして、フォトダイオード形成領域についてはN型ウェル21、変調トランジスタ形成領域についてはN型ウェル21'が形成される(図4(c))。
次に、図4(d)に示すように、レジストマスク92を用いて、変調トランジスタ形成領域において、P型不純物を深くイオン注入して、P型埋込層23を形成する(図7(b))。更に、同一のレジストマスク92を用いて、基板1表面近傍に、変調トランジスタTMのチャネルを得るためのN型拡散層27を形成する。
次に、レジストマスク93を形成して、図5(a)に示すように、素子分離用のアイソレーション領域22を形成する(図7(c))。次いで、図5(b)に示すように、基板1表面にゲート酸化膜31を熱酸化によって形成する。
次に、図5(c)に示すように、レジストマスク94を用いて、リングゲート6下方の変調用ウェル5内に、濃いP+拡散層によるキャリアポケット10を形成する。この場合には、図8(a)に示すように、フォトダイオード形成領域に対向する部分の基板表面をレジストマスク94によって覆うことによって、この部分を除くリング状に、キャリアポケット10を形成する。
次に、図8(b)に示すレジストマスク95を用いて、フォトダイオード形成領域に対向する部分に、キャリアポケット10'を形成する。キャリアポケット10'のP型濃度は、変調ウェル5よりは濃く、キャリアポケット10よりは薄く設定される(図5(d))。
次に、図6(a)に示すように、ゲート酸化膜31上に、変調トランジスタTMのリングゲート6を形成する(図8(c))。
次に、図6(b)に示すように、リングゲート6の中央開口を塞ぐように形成されたレジストマスク96及びリングゲート6(図9(a))をマスクとして、N型不純物をイオン注入して、基板1表面にピニング層としてのN型拡散層32を形成する。
次に、リングゲート開口及びフォトダイオード形成領域を覆うレジストマスク97及びリングゲート6(図9(b))をマスクとして、N型不純物をイオン注入してドレイン領域8を形成する(図6(c))。
次に、基板1表面上に層間絶縁膜42を形成したのち、リングゲート6の開口の中央部に達するコンタクトホール43を形成する(図6(d))。そして、コンタクトホール43を利用して(図9(c))、リンを用いたN+の不純物注入を行って、ソース領域7を形成する(図6(d))。
<実施の形態の効果>
このように本実施の形態においては、リング状のキャリアポケットのうちフォトダイオード形成領域に対向する部分は、他の部分よりも不純物濃度を薄く形成する。これにより、フォトダイオード形成領域に対向する部分以外のキャリアポケット上の表面チャネルにおいて、均一で且つチャネル電流が流れやすくなり、光発生電荷の発生量が比較的少ない場合でも、リニアリティに優れた信号出力を得ることができる。これにより、低照度時における固定パターンノイズの発生を防止して、高画質化を図ることができる。
このように本実施の形態においては、リング状のキャリアポケットのうちフォトダイオード形成領域に対向する部分は、他の部分よりも不純物濃度を薄く形成する。これにより、フォトダイオード形成領域に対向する部分以外のキャリアポケット上の表面チャネルにおいて、均一で且つチャネル電流が流れやすくなり、光発生電荷の発生量が比較的少ない場合でも、リニアリティに優れた信号出力を得ることができる。これにより、低照度時における固定パターンノイズの発生を防止して、高画質化を図ることができる。
<第2の実施の形態>
図10及び図11は本発明の第2の実施の形態に係る製造方法を説明するためものである。図10は第2の実施の形態の製造方法を示す工程図であり、図11はその平面形状の説明図である。図10は図11のA−A'切断線の位置における断面を示している。図10において、基板上の矢印はイオン打ち込みを行うことを示している。
図10及び図11は本発明の第2の実施の形態に係る製造方法を説明するためものである。図10は第2の実施の形態の製造方法を示す工程図であり、図11はその平面形状の説明図である。図10は図11のA−A'切断線の位置における断面を示している。図10において、基板上の矢印はイオン打ち込みを行うことを示している。
本実施の形態における製造方法は、図6(c),(d)に夫々代えて図10(a),(b)を採用し、図8(a),(b)に夫々代えて図11(a),(b)を採用したものである。
図6(c),(d)においては、高濃度のP型不純物のイオン打ち込みによってキャリアポケット10を形成した後、低濃度のP型不純物のイオン打ち込みによって、キャリアポケット10'を形成したものである。
これに対し、本実施の形態においては、図11(a)に示すレジストマスク99を用いてリング状のキャリアポケット10を形成する(図10(a))。キャリアポケット10は、フォトダイオード形成領域に対向する部分10”においても、濃いP型不純物濃度で形成される。
次に、フォトダイオード形成領域に対向する部分のみを露出させたレジストマスク95を用いて、N型不純物をイオン注入する。これにより、フォトダイオード形成領域に対向する部分のP型濃度は薄くなり、この部分にキャリアポケット10'が形成される。
他の製造方法は、第1の実施の形態と同様である。本実施の形態においても第1の実施の形態と同様の効果を得ることができる。
なお、上記各実施の形態においては、リング状のキャリアポケットのうちフォトダイオード形成領域に対向する部分の濃度を他の部分よりも薄くする例について説明したが、この部分にキャリアポケットを形成しないようにしても、同様の効果が得られる。
1…基板、4…収集ウェル、5…変調用ウェル、6…リングゲート、7…ソース領域、8…ドレイン領域、10,10'…キャリアポケット、PD…フォトダイオード、TM…変調トランジスタ。
Claims (4)
- 光電変換素子と該光電変換素子に隣接して形成されたトランジスタとを含む固体撮像装置において、
一導電型の基板と、
前記基板に形成される逆導電型の第1拡散層と、
前記光電変換素子の形成領域の前記第1拡散層上に形成される一導電型の第2拡散層と、
前記トランジスタの形成領域の前記第1の拡散層上に形成され、前記第2拡散層と連続的に形成される一導電型の第3拡散層と、
前記第3拡散層上方の前記基板上に開口部を有して形成されるゲート電極と、
前記開口部の前記基板表面側に形成されるソースと、
前記ソースと離間して形成され、前記第1拡散層に電気的に接続されるドレインと、
前記第3拡散層内の前記ゲート電極下方に形成され、前記第3拡散層よりも高濃度の第1領域と前記光電変換素子の形成領域に対向し前記第1領域よりも低濃度の第2領域とを有する第4拡散層とを具備したことを特徴とする固体撮像装置。 - 前記第4拡散層の第2領域は、前記第3拡散層よりも高濃度に形成されることを特徴とする請求項1に記載の固体撮像装置。
- 前記第4拡散層の第2領域は、前記第3拡散層と同一濃度に形成されることを特徴とする請求項1に記載の固体撮像装置。
- 前記ゲート電極は、環状に構成されることを特徴とする請求項1に記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112091A JP2005302769A (ja) | 2004-04-06 | 2004-04-06 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112091A JP2005302769A (ja) | 2004-04-06 | 2004-04-06 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302769A true JP2005302769A (ja) | 2005-10-27 |
Family
ID=35333949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004112091A Withdrawn JP2005302769A (ja) | 2004-04-06 | 2004-04-06 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302769A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235747A (ja) * | 2007-03-23 | 2008-10-02 | Seiko Epson Corp | 固体撮像装置 |
JP2008235748A (ja) * | 2007-03-23 | 2008-10-02 | Seiko Epson Corp | 固体撮像装置 |
-
2004
- 2004-04-06 JP JP2004112091A patent/JP2005302769A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235747A (ja) * | 2007-03-23 | 2008-10-02 | Seiko Epson Corp | 固体撮像装置 |
JP2008235748A (ja) * | 2007-03-23 | 2008-10-02 | Seiko Epson Corp | 固体撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014045219A (ja) | 固体撮像装置 | |
JP2011114302A (ja) | 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置 | |
JP2006319158A (ja) | 固体撮像装置 | |
JP4923596B2 (ja) | 固体撮像装置 | |
JP2005197352A (ja) | 固体撮像装置 | |
US20050224844A1 (en) | Solid-state image sensing device | |
JP2002057315A (ja) | 固体撮像装置及びその駆動方法 | |
JP2005197350A (ja) | 固体撮像装置 | |
JP2011142188A (ja) | 固体撮像素子 | |
JP2005302769A (ja) | 固体撮像装置 | |
JP3313683B2 (ja) | 固体撮像素子及び固体撮像装置 | |
JP2006303276A (ja) | 固体撮像装置 | |
JP2006303277A (ja) | 固体撮像装置 | |
JP2005302768A (ja) | 固体撮像装置 | |
JP2006303278A (ja) | 固体撮像装置 | |
JP2005117018A (ja) | 固体撮像装置及びその製造方法 | |
JP2005197353A (ja) | 固体撮像装置 | |
JP2006093263A (ja) | 固体撮像装置及びその駆動方法 | |
JP2006324382A (ja) | 固体撮像装置 | |
JP2005322731A (ja) | 固体撮像装置及びその製造方法 | |
JP2006237309A (ja) | 固体撮像装置及びその製造方法 | |
JP2005167186A (ja) | 固体撮像装置及びその製造方法 | |
JP3652608B2 (ja) | 固体撮像装置の光信号の蓄積方法 | |
JP4639664B2 (ja) | 固体撮像装置 | |
JP2005197351A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |