CN1444293A - 半导体器件的制造方法及半导体器件 - Google Patents

半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN1444293A
CN1444293A CN02154822A CN02154822A CN1444293A CN 1444293 A CN1444293 A CN 1444293A CN 02154822 A CN02154822 A CN 02154822A CN 02154822 A CN02154822 A CN 02154822A CN 1444293 A CN1444293 A CN 1444293A
Authority
CN
China
Prior art keywords
mentioned
area
photodiode
grid structure
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02154822A
Other languages
English (en)
Other versions
CN1201409C (zh
Inventor
木村雅俊
远藤康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1444293A publication Critical patent/CN1444293A/zh
Application granted granted Critical
Publication of CN1201409C publication Critical patent/CN1201409C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的课题是，获得一种不采用倾斜旋转注入和过剩的热扩散而能形成有在栅电极的下方形成的部分的光电二极管的杂质导入区的半导体器件的制造方法。采用照相制版法，在栅极结构15的端部上和与该端部相邻的光电二极管18的形成预定区域上形成有开口的图形的光致抗蚀剂30。其次，将光致抗蚀剂30用作注入掩模，在能量为300～600keV、剂量为1E12～1E14离子/cm2的注入条件下，垂直注入磷等N型杂质31。因此，能在P阱11的上表面内形成N型杂质导入区17。这时，N型杂质31能穿通栅极结构15而到达P阱11内，所以在栅极结构15的下方也能形成N型杂质导入区17。

Description

半导体器件的制造方法及半导体器件
[发明的详细说明]
[发明所属的技术领域]
本发明涉及半导体器件的制造方法及结构，特别是涉及固体图像传感器的制造方法及结构。
[现有的技术]
图6是表示现有的CMOS图像传感器的一个像素的结构的电路图(参照：井上俊辅等人，“325万像素APS-C尺寸CMOS图像传感器”，ITE Technical Report，Vol.25，NO.28，pp.37～41)。如图6所示，CMOS图像传感器的一个像素由光电二极管101、将光电二极管101中发生的电子完全传输给结点FD用的传输MOS晶体管102、使光电二极管101及结点FD的电位复位用的复位MOS晶体管103、将结点FD的电位放大用的源跟随MOS晶体管104、以及选择读出行用的选择MOS晶体管105构成。
光电二极管101的阴极连接在传输MOS晶体管102的源极上。另外，传输MOS晶体管102的漏极通过结点FD，分别连接在复位MOS晶体管103的源极及源跟随MOS晶体管104的栅极上。复位MOS晶体管103的漏极连接在供给规定的电源电位VDD的电源上。
以下，说明现有的CMOS图像传感器的工作。首先，通过施加栅极电压Vt、Vres，使传输MOS晶体管102及复位MOS晶体管103导通。因此，使光电二极管101及结点FD的电位复位到电源电位VDD。复位结束后，停止施加栅极电压Vres，复位MOS晶体管103被截止。
其次，入射光在光电二极管101中通过光电变换而发生的电子，由传输MOS晶体管102完全传输给结点FD。因此，结点FD的电位随着传输来的电子的量而变化。其次，通过施加栅极电压Vsel，使选择MOS晶体管105导通。因此，变化后的结点FD的电位利用源跟随MOS晶体管104进行放大，被输入后一级的读出电路。
图7是表示将现有的CMOS图像传感器中形成光电二极管101及传输MOS晶体管102的部分的结构抽出而表示的剖面图。但省略了层间绝缘膜和金属布线的记载。在N型半导体衬底110的上表面内形成P阱111。在P阱111的上表面上形成元件隔离绝缘膜112。在由元件隔离绝缘膜112规定的元件形成区内，在P阱111的上表面上形成依次层叠了栅绝缘膜113及栅极114的栅极结构115。
另外，在元件形成区内，在P阱111的上表面内形成P+型杂质导入区116、N型杂质导入区117、以及N+型杂质导入区119。N型杂质导入区117形成为比P+型杂质导入区116深，由N型杂质导入区117和P+型杂质导入区116构成光电二极管118。光电二极管118对应于图6所示的光电二极管101。具体地说，图6所示的光电二极管101的阳极及阴极分别对应于图7所示的P+型杂质导入区116及N型杂质导入区117。
N型杂质导入区117的一部分(N+型杂质导入区119一侧的端部)潜入栅极结构115的下方而被形成。N+型杂质导入区119与N型杂质导入区117相向，将栅极结构115下方的沟道形成区夹在中间。由栅极结构115、N型杂质导入区117、以及N+型杂质导入区119构成MOS晶体管(以下称“MOS晶体管X”)，该MOS晶体管X对应于图6所示的传输MOS晶体管102。具体地说，图6所示的传输MOS晶体管102的栅极、源极、以及漏极分别对应于图7所示的栅极114、N型杂质导入区117、以及N+型杂质导入区119。另外，N+型杂质导入区119还对应于图6所示的结点FD。
图8是表示N型杂质导入区117的形成工序的一例的剖面图。在P阱111的上表面上已经形成栅极结构115。另外，图8中虽然未示出，但在N型杂质导入区117的形成预定区域的上方形成开口的抗蚀剂图形。如上所述，N型杂质导入区117的一部分有必要潜入栅极结构115的下方而被形成。因此，形成N型杂质导入区117时，一边使晶片旋转，一边从相对于P阱111的上表面倾斜的方向注入N型杂质120的离子。因此，N型杂质120也被导入栅极结构115的端部的下方。在本说明书中，以下将这样的一边使晶片旋转，一边从斜向进行离子注入，称为“倾斜旋转注入”。
图9是表示N型杂质导入区117的形成工序的另一例的剖面图。首先，通过将栅极结构115及上述抗蚀剂图形用作注入掩模，从对P阱111的上表面垂直的方向，将N型杂质的离子注入P阱111内，形成N型杂质注入区域122。在本说明书中，以下将这样的从垂直方向的离子注入，称为“垂直注入”。其次，通过利用将离子注入后的杂质激活的通常的退火，进行过剩的热处理，使N型杂质注入区域122内的N型杂质过剩地热扩散。因此，N型杂质注入区域122向外侧等方向地扩展，其结果是所获得的N型杂质导入区117的一部分潜入到栅极结构115的端部的下方。
[发明要解决的课题]
可是，在上述现有的半导体器件的制造方法中，在形成N型杂质导入区117的工序中存在以下问题。
如图8所示，栅极114实际上呈锥形。在进行倾斜旋转注入时，P阱111内的N型杂质导入区117的浓度分布随着锥角A的不同而变化。
另外，在形成上述抗蚀剂图形时，为了提高抗蚀剂的紧密接触性，多半预先进行RCA清洗。利用这时的湿法处理，虽然栅绝缘膜113的端部121被除去，但P阱111内的N型杂质导入区117的浓度分布却随着栅绝缘膜113的端部121被除去的程度而变化。
这样的P阱111内的N型杂质导入区117的浓度分布的变化不仅成为引起光电二极管118的特性离散的原因，而且有时在栅极114的正下方产生势垒，使传输MOS晶体管102的电荷传输效率变差，存在使CMOS图像传感器本身的性能变差的问题。
另外，由于栅极114的锥角A在晶片面内有离散，所以存在不能使用晶片扫描方式的通常的离子注入机，而必须使用在微小区域内进行扫描方式的特殊的离子注入机的问题。
另一方面，如果采用图9所示的方法，则不仅在传输MOS晶体管102、而且在选择MOS晶体管105和复位MOS晶体管103等其他晶体管中，注入P阱111内的杂质过剩地热扩散。其结果是，在上述其他晶体管中成对的源·漏区之间的间隔变窄，存在容易发生穿通的问题。作为避免这样的不良现象用的方法，可以考虑在上述其他晶体管中，将栅极长度的尺寸设定得大一些，将源·漏区之间的间隔预先设定得大一些。可是，如果采用该方法，则存在集成度下降的另一个问题。
本发明就是为了解决这样的问题而完成的，目的在于获得一种不采用倾斜旋转注入和过剩的热扩散而能形成有在栅极的下方形成的部分的光电二极管的杂质导入区的半导体器件的制造方法及结构。
[解决课题用的方法]
本发明中第一方面所述的半导体器件的制造方法包括：(a)准备衬底的工序；(b)在衬底的主面上形成栅极结构的工序；(c)在栅极结构的端部上、以及在与端部相邻的主面的规定区域上形成开口的掩模材料的工序；(d)将掩模材料用作注入掩模，在能穿通栅极结构的厚度的条件下，通过从大致垂直于主面的方向注入杂质，在端部下方的主面内、以及在规定区域内形成具有作为光电二极管的一个电极的功能的第一导电型的第一杂质导入区的工序；(e)在规定区域内，形成具有作为光电二极管的另一电极的功能的第二导电型的第二杂质导入区的工序；以及(f)在主面内形成将栅极结构夹在中间而与第一杂质导入区相向的第一导电型的第三杂质导入区的工序。
另外，本发明中第二方面所述的半导体器件的制造方法是第一方面所述的半导体器件的制造方法，其特征在于：在工序(e)中，通过将掩模材料及栅极结构用作注入掩模，将杂质注入规定区域内，形成第二杂质导入区。
另外，本发明中第三方面所述的半导体器件备有：衬底；在衬底的主面内形成的光电二极管；以及传输在光电二极管中发生的载流子用的晶体管，光电二极管有：在主面内形成的、具有作为光电二极管的一个电极的功能的、第一导电型的第一杂质导入区；以及在比第一杂质导入区深的主面内形成的、具有作为光电二极管的另一电极的功能的、第二导电型的第二杂质导入区，晶体管有：在主面上形成的栅极结构；第二杂质导入区的端部通过潜入到栅极结构的下方的主面内而形成的第一源·漏区；以及将栅极结构下方的沟道形成区夹在中间而与第一源·漏区相向的第二源·漏区，第一源·漏区具有只沿衬底的深度方向的杂质浓度分布。
[附图的简单说明]
图1是表示将本发明的实施例的CMOS图像传感器的结构的一部分抽出而表示的剖面图。
图2是按照工序顺序表示本发明的实施例的半导体器件的制造方法的剖面图。
图3是按照工序顺序表示本发明的实施例的半导体器件的制造方法的剖面图。
图4是按照工序顺序表示本发明的实施例的半导体器件的制造方法的剖面图。
图5是按照工序顺序表示本发明的实施例的半导体器件的制造方法的剖面图。
图6是表示现有的CMOS图像传感器的一个像素的结构的电路图。
图7是将现有的CMOS图像传感器的一部分抽出表示的剖面图。
图8是表示N型杂质导入区的形成工序之一例的剖面图。
图9是表示N型杂质导入区的形成工序之另一例的剖面图。
[发明的实施例]
本发明的实施例的CMOS图像传感器的一个像素的电路图与图6所示的电路图相同。即，本发明的实施例的CMOS图像传感器的一个像素备有：按照图6所示的连接关系互相连接的光电二极管101、传输MOS晶体管102、复位MOS晶体管103、源跟随MOS晶体管104、以及选择MOS晶体管105。
图1是表示将本发明的实施例的CMOS图像传感器中形成光电二极管101及传输MOS晶体管102的部分的结构抽出表示的剖面图。但是，省略了层间绝缘膜和金属布线。在由硅等形成的N型半导体衬底10的上表面内，形成P阱11。在P阱11的上表面上形成由氧化硅膜等构成的LOCOS型的元件隔离绝缘膜12。在由元件隔离绝缘膜12规定的元件形成区内，在P阱11的上表面上形成依次层叠了由氧化硅膜构成的栅绝缘膜13、以及由多晶硅膜等构成的栅极14的栅极结构15。
在元件形成区内，在从栅极结构15露出的部分的P阱11的上表面内形成P+型杂质导入区16及N+型杂质导入区19。另外，在P阱11的上表面内形成比P+型杂质导入区16深的N型杂质导入区17，由N型杂质导入区17和P+型杂质导入区16构成光电二极管18。光电二极管18对应于图6所示的光电二极管101。具体地说，图6所示的光电二极管101的阳极及阴极分别对应于图1所示的P+型杂质导入区16及N型杂质导入区17。
N型杂质导入区17的一部分(N+型杂质导入区19一侧的端部)潜入栅极结构15的下方而被形成。N+型杂质导入区19将栅极结构15下方的的沟道形成区夹在中间、与N型杂质导入区17相向。由栅极结构15、N+型杂质导入区19、以及在栅极结构15的下方形成的部分的N型杂质导入区17构成MOS晶体管(以下称“MOS晶体管Y”)，该MOS晶体管Y对应于图6所示的传输MOS晶体管102。具体地说，图6所示的传输MOS晶体管102的栅极、源极、以及漏极分别对应于图1所示的栅极14、N型杂质导入区17、以及N+型杂质导入区19。另外，N+型杂质导入区19还对应于图6所示的结点FD。
图2～5是按照工序顺序表示本发明的实施例的半导体器件的制造方法的剖面图。参照图2，首先，准备了N型半导体衬底10后，在N型半导体衬底10的上表面内形成P阱11。其次，在P阱11的上表面上形成元件隔离绝缘膜12。其次，在P阱11的上表面上形成栅极结构15。栅极结构15的膜厚(即栅绝缘膜13和栅极14的合计膜厚)约为200～500nm。
参照图3，其次，采用照相制版法，在栅极结构15的端部上、以及在与该端部相邻的光电二极管18的形成预定区域上形成有开口的图形的光致抗蚀剂30。其次，将光致抗蚀剂30用作注入掩模，在能量为300～600keV、剂量为1E12～1E14离子/cm2的注入条件下，垂直注入磷等N型杂质31。因此，在P阱11的上表面内形成N型杂质导入区17。由于离子注入的能量比较高，达300～600keV，所以N型杂质31能穿通栅极结构15，到达P阱11内。因此，如图3所示，在栅极结构15的下方也形成N型杂质导入区17。
参照图4，其次，将光致抗蚀剂30及栅极结构15用作注入掩模，在能量为5keV～40keV、剂量为1E12～5E14离子/cm2的注入条件下，垂直注入硼等P型杂质32。因此，在P阱11的上表面内形成P+型杂质导入区16。然后，将光致抗蚀剂30除去。
参照图5，其次，采用照相制版法，形成有规定的开口的图形的光致抗蚀剂33。其次，将光致抗蚀剂33及栅极结构15用作注入掩模，通过在规定的注入条件下垂直注入N型杂质34，形成N+型杂质导入区19。然后，将光致抗蚀剂33除去，获得图1所示的结构。
这样，如果采用本发明的实施例的半导体器件的制造方法，则在形成具有作为光电二极管18的阴极功能的N型杂质导入区17的工序(图3)中，在能穿通栅极结构15的膜厚的条件下，通过垂直注入N型杂质31，在栅极结构15的下方也形成N型杂质导入区17。因此，不采用以往那样的倾斜旋转注入和过剩的热扩散而能形成N型杂质导入区17，能避免现有技术中的问题。
另外，由于通过垂直注入将N型杂质31导入P阱11内，所以在所形成的N型杂质导入区17中，几乎不发生沿横向(图3中沿纸面的左右方向)的浓度分布的变化。即，不产生沿横向的杂质浓度分布。因此，即使栅极14的锥角发生离散，或者由于RCA清洗，栅绝缘膜13的端部被除去的程度发生离散时，N型杂质导入区17的浓度分布也只沿纵向(图3中沿纸面的上下方向)变化。因此，还有能采用模拟方法等使浓度分布最佳化的优点。
另外，能采用使用同一光致抗蚀剂30的离子注入法，依次形成N型杂质导入区17和P+型杂质导入区16。因此与独立地形成用来形成N型杂质导入区17的光致抗蚀剂和用来形成P+型杂质导入区16的光致抗蚀剂的情况相比较，能减少制造工序数。
另外，如果采用本发明的实施例的半导体器件，则具有作为传输MOS晶体管102的源区功能的部分的N型杂质导入区17有只沿纵向的杂质浓度分布，没有沿横向的浓度分布。因此，与源区有沿纵向及横向的杂质浓度分布的现有的半导体器件相比，能抑制栅极结构15的正下方的势垒的发生，所以能提高载流子的传输效率。
另外，在以上的说明中即使完全改变了N型和P型的情况下，当然也能获得与上述同样的效果。
[发明的效果]
如果按照本发明中的第一方面，则由于不进行倾斜旋转注入和过剩热扩散，就能形成第一杂质导入区，所以能获得浓度分布的变化少的第一杂质导入区。
另外，如果按照本发明的第二方面，则与独立地形成用来形成第一杂质导入区的掩模材料和用来形成第二杂质导入区的掩模材料的情况相比，能减少制造工序数。
另外，如果按照本发明的第三方面，则第一源·漏区有只沿衬底的深度方向的杂质浓度分布，没有沿衬底的主面内方向(横向)的杂质浓度分布。因此，与第一源·漏区有沿横向的杂质浓度分布的半导体器件相比，由于能抑制栅极结构的正下方的势垒的发生，所以能提高载流子的传输效率。

Claims (3)

1.一种半导体器件的制造方法，其特征在于，包括：
(a)准备衬底的工序；
(b)在上述衬底的主面上形成栅极结构的工序；
(c)在上述栅极结构的端部上和在与上述端部相邻的上述主面的规定区域上形成开口的掩模材料的工序；
(d)将上述掩模材料用作注入掩模，在能使上述栅极结构的膜厚穿通的条件下，通过从大致垂直于上述主面的方向注入杂质，在上述端部下方的上述主面内和上述规定区域内形成具有作为光电二极管的一个电极的功能的第一导电型的第一杂质导入区的工序；
(e)在上述规定区域内，形成具有作为上述光电二极管的另一电极的功能的第二导电型的第二杂质导入区的工序；以及
(f)在上述主面内形成将上述栅极结构夹在中间而与上述第一杂质导入区相向的上述第一导电型的第三杂质导入区的工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：在上述工序(e)中，通过将上述掩模材料及上述栅极结构用作注入掩模，将杂质注入上述规定区域内，形成上述第二杂质导入区。
3.一种半导体器件，其特征在于：
备有：
衬底；
在上述衬底的主面内形成的光电二极管；以及
传输在上述光电二极管中发生的载流子用的晶体管，
上述光电二极管有：
在上述主面内形成的、具有作为上述光电二极管的一个电极的功能的、第一导电型的第一杂质导入区；以及
在比上述第一杂质导入区深的上述主面内形成的、具有作为上述光电二极管的另一电极的功能的、第二导电型的第二杂质导入区，
上述晶体管有：
在上述主面上形成的栅极结构；
上述第二杂质导入区的端部通过潜入到上述栅极结构的下方的上述主面内形成的第一源·漏区；以及
将上述栅极结构下方的沟道形成区夹在中间、与上述第一源·漏区相向的第二源·漏区，
上述第一源·漏区有只沿上述衬底的深度方向的杂质浓度分布。
CNB021548226A 2002-03-12 2002-12-02 半导体器件的制造方法及半导体器件 Expired - Fee Related CN1201409C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002066283A JP2003264283A (ja) 2002-03-12 2002-03-12 半導体装置の製造方法及び半導体装置
JP66283/2002 2002-03-12

Publications (2)

Publication Number Publication Date
CN1444293A true CN1444293A (zh) 2003-09-24
CN1201409C CN1201409C (zh) 2005-05-11

Family

ID=28034890

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021548226A Expired - Fee Related CN1201409C (zh) 2002-03-12 2002-12-02 半导体器件的制造方法及半导体器件

Country Status (6)

Country Link
US (1) US6660553B2 (zh)
JP (1) JP2003264283A (zh)
KR (1) KR100680891B1 (zh)
CN (1) CN1201409C (zh)
DE (1) DE10256201A1 (zh)
TW (1) TW558841B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447977C (zh) * 2004-12-30 2008-12-31 东部亚南半导体株式会社 制造cmos图像传感器中的隔离层的方法
US7545423B2 (en) 2004-07-16 2009-06-09 Samsung Electronics Co., Ltd. Image sensor having a passivation layer exposing at least a main pixel array region and methods of fabricating the same
US7579208B2 (en) 2004-07-07 2009-08-25 Samsung Electronics Co., Ltd. Image sensor having self-aligned and overlapped photodiode and method of making same
CN1812112B (zh) * 2004-10-20 2011-02-23 三星电子株式会社 具有非平面晶体管的固态图像传感器设备及其制造方法
US10256908B2 (en) 2008-09-08 2019-04-09 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044610A1 (en) * 2003-04-14 2012-02-23 Agilerf Y-Doped Barium Strontium Titanate For Stoichiometric Thin Film Growth
JP2005167187A (ja) * 2003-11-13 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
KR100570819B1 (ko) * 2004-07-07 2006-04-12 삼성전자주식회사 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
US7205591B2 (en) * 2005-04-06 2007-04-17 International Business Machines Corporation Pixel sensor cell having reduced pinning layer barrier potential and method thereof
JP4518996B2 (ja) * 2005-04-22 2010-08-04 シャープ株式会社 固体撮像装置の製造方法および電子情報装置
TWI266429B (en) * 2005-05-05 2006-11-11 Pixart Imaging Inc Pinned photodiode sensor with gate controlled SCR transfer switch and method of formation
KR100694470B1 (ko) * 2005-07-11 2007-03-12 매그나칩 반도체 유한회사 이미지 센서 제조 방법
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
KR100657143B1 (ko) * 2005-07-11 2006-12-13 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR100653716B1 (ko) * 2005-07-19 2006-12-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2007015420A1 (ja) * 2005-08-03 2007-02-08 Matsushita Electric Industrial Co., Ltd. 固体撮像装置
JP4857816B2 (ja) * 2006-02-28 2012-01-18 ソニー株式会社 固体撮像素子
US7528427B2 (en) * 2007-01-30 2009-05-05 International Business Machines Corporation Pixel sensor cell having asymmetric transfer gate with reduced pinning layer barrier potential
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
JP2012109540A (ja) 2010-10-26 2012-06-07 Canon Inc 固体撮像装置の製造方法
JP2013008782A (ja) 2011-06-23 2013-01-10 Toshiba Corp 固体撮像装置の製造方法
US11521997B2 (en) * 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5880495A (en) * 1998-01-08 1999-03-09 Omnivision Technologies, Inc. Active pixel with a pinned photodiode
KR20020017838A (ko) * 2000-08-31 2002-03-07 박종섭 필드산화막을 식각하여 연결창 구조를 정의하는 이미지센서 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579208B2 (en) 2004-07-07 2009-08-25 Samsung Electronics Co., Ltd. Image sensor having self-aligned and overlapped photodiode and method of making same
US7545423B2 (en) 2004-07-16 2009-06-09 Samsung Electronics Co., Ltd. Image sensor having a passivation layer exposing at least a main pixel array region and methods of fabricating the same
CN1722459B (zh) * 2004-07-16 2010-05-26 三星电子株式会社 图像传感器和制造其的方法
CN1812112B (zh) * 2004-10-20 2011-02-23 三星电子株式会社 具有非平面晶体管的固态图像传感器设备及其制造方法
CN100447977C (zh) * 2004-12-30 2008-12-31 东部亚南半导体株式会社 制造cmos图像传感器中的隔离层的方法
US10256908B2 (en) 2008-09-08 2019-04-09 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes

Also Published As

Publication number Publication date
JP2003264283A (ja) 2003-09-19
KR100680891B1 (ko) 2007-02-09
KR20030074104A (ko) 2003-09-19
TW558841B (en) 2003-10-21
DE10256201A1 (de) 2003-10-09
US6660553B2 (en) 2003-12-09
CN1201409C (zh) 2005-05-11
US20030173585A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
CN1201409C (zh) 半导体器件的制造方法及半导体器件
CN1282253C (zh) 具有小袋的半导体器件及其制造
KR100997326B1 (ko) 이미지 센서 및 그 제조방법
KR20000069811A (ko) 임계전압을 승압하는 웰 부스팅
CN1280918C (zh) 参考电压半导体
TW200304170A (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
CN1819148A (zh) Cmos图像传感器的制造方法
US5118631A (en) Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
CN101789437B (zh) Cmos图像传感器的像素结构及其制造方法
CN1416166A (zh) 制造具有浅结的集成电路的方法
CN101031999A (zh) 减少cmos器件中的源极和漏极寄生电容
EP0059547A1 (en) Clock controlled anti-blooming for virtual phase CCD's
KR101142104B1 (ko) 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정
CN1591800A (zh) 改善高压元件结构的制造方法
CN1921131A (zh) Cmos图像传感器及其制造方法
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
CN1302527C (zh) 半导体装置的制造方法
CN1056471C (zh) 互补型金属氧化物半导体场效应晶体管的制造方法
US9818790B2 (en) Solid-state imaging device and manufacturing method thereof
JPH08222719A (ja) 電荷結合デバイス型の固体撮像素子およびその製造方法
CN1056470C (zh) 互补型金属氧化物半导体场效应晶体管的制造方法
CN1279619C (zh) 垂直式只读存储器及其制造方法
CN1165076C (zh) 以离子注入形成抗穿通区的晶体管及其制造方法
KR100628241B1 (ko) 반도체 소자의 제조 방법
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050511

Termination date: 20111202