CN1302527C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1302527C
CN1302527C CNB031423450A CN03142345A CN1302527C CN 1302527 C CN1302527 C CN 1302527C CN B031423450 A CNB031423450 A CN B031423450A CN 03142345 A CN03142345 A CN 03142345A CN 1302527 C CN1302527 C CN 1302527C
Authority
CN
China
Prior art keywords
annealing
boron
channel region
semiconductor substrate
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031423450A
Other languages
English (en)
Other versions
CN1484287A (zh
Inventor
柳昌雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1484287A publication Critical patent/CN1484287A/zh
Application granted granted Critical
Publication of CN1302527C publication Critical patent/CN1302527C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种用于形成p-沟道金属氧化物半导体(PMOS)装置的方法，它适合通过避免由于植入沟道区域中的掺杂物的外扩散和隔离所造成的掺杂物均匀度的劣化而用于降低临界电压的变化宽度。该方法包括步骤：在半导体衬底的表面下形成沟道区域；利用彼此不同的升温速度通过进行两次的第一退火工艺使被植入该沟道区域中的掺杂物活化；随后在该半导体衬底上形成栅极氧化层和栅电极；在半导体衬底中该栅电极的两面上形成源极/漏极区；以及在与第一退火工艺相同的条件下进行第二退火工艺，使植入到源极/漏极区中的掺杂物活化。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体记忆装置，而且更特别地涉及一种用于制造出具有改良的沟道特征(channel characteristics)的半导体装置。
背景技术
随着半导体装置的集成，沟道长度逐渐减少。虽然该装置的尺寸大小变成减少，但是源极(source)与漏极(drain)的浓度还是非常的高以提高其速度。
随着在源极和漏极之间的距离变短，短沟道长度可使临界电压(VT)快速地下降。该临界电压(VT)的下降会增加气氛中的漏电流，而且也会产生该源极和漏极的击穿，使该装置的特性劣化。特别地，在p-沟道金属氧化物半导体(PMOS)装置中，主要的载子(carriers)为空穴，PMOS的载子的迁移率与n-沟道金属氧化物半导体(NMOS)的载子，即电子的迁移率相比低三倍。所以，控制沟道掺杂物的位置和浓度以及沟道中与场氧化层的隔离变得非常重要。
图1A是横剖面图，示出根据传统方法的PMOS装置。
参考图1A，n-型阱(well)13在半导体衬底11中形成，在该半导体衬底11中形成有场氧化层(field oxidation layer)12作为装置隔离层(isolation layer)。栅极氧化层(gate oxidation layer)14和栅电极(gate electrode)15皆在半导体衬底11上所选定的区域上形成。p-型沟道区域16在该半导体衬底11中的栅极氧化层14之下形成。而且p-型源极/漏极区(source/drain regions)皆靠近该p-型沟道区域16，以与该栅电极15的两边缘对齐而形成。
在如第1A图所示的已有技术中，由离子植入或掺杂物的活化所产生的各固化缺陷通过在阱退火(well annealing)期间一次高温退火而没有用于额外的电活化(相对沟道区域)的退火工艺，或通过栅极氧化层的热氧化工艺而实现。
而且在形成该p-型源极/漏极区17之后，在离子植入期间所必定会产生的晶体缺陷被去除，而且实施退火工艺以活化掺杂物。此刻，以低的上升温度速度把温度一次提高至最大工艺温度来进行退火。
然而，如第1B图中所示，当在长时间期间，在高温下进行该退火工艺时虽然可克服晶体缺陷，但是当装置的沟道尺寸大小变成减少时，p-型沟道区域16的掺杂物会移动进入该n-型阱13的底部分中，在源极/漏极区中的非活化掺杂物会与空位(vacancy)相结合以变成侵入型缺陷(x)(intrusion-typedefect)，而且该侵入型缺陷(x)会扩散至该栅电极15的底部分的末端部分和本体形式的半导体衬底11中。因为作为该p-型沟道区域16的掺杂物的硼会与该侵入型缺陷(x)隔离，而且掺杂物的浓度不均匀性会在该p-型沟道区域16中产生，所以很难在浅沟道区域中获得掺杂物的均匀分布。
同时，由于该装置变小，所以临界电压变大，为了对此进行控制，虽然该p-型沟道区域16的掺杂浓度增加，但是因为用于p-型沟道区域16的局部退火工艺并没有以传统方法实施，所以会有局部浓度梯度的问题，即，临界电压响应掺杂物的非均匀性的变化宽度会增加。
此外，在形成该p-型源极/漏极区之后，用于缺陷的退火状态被去除，而且杂质的电活化在具有浅接面和小尺寸的高密度集成装置中具有非常高的热平衡(thermal budget)，而且以最大工艺温度维持大约从10秒至20秒范围的维持时间。当在接面的纵向方向和水平方向产生扩散时，这些状态造成在表面上迁移率的降低，结果，漏极饱和电流降低，而且由掺杂物扩散所植入的掺杂物的剂量减少，从而降低了接触电阻。
所以，在已植入的沟道区域中，掺杂物的扩散通过降低热平衡和通过避免与该场氧化层隔离(segregation)而降低沟道区域中掺杂物的均匀度而受到抑制，同时，还需要另一热处理工艺以恢复在该离子植入期间所受损的晶体缺陷层，以形成源极/漏极区，而且也电活化掺杂物。
发明内容
因此，本发明的目的是提供解决传统方法的上述问题，而且也提供用于形成p-沟道金属氧化物半导体(PMOS)装置的方法，它适合通过防止由于植入到沟道区域中的掺杂物的外扩散(out diffusion)和隔离所造成的掺杂物均匀度的劣化而用于降低临界电压的变化宽度。
本发明的另一目的是提供一种用于形成具有浅接面(shallow junction)和低接触电阻的PMOS装置的方法。
本发明的另一目的是提供一种用于形成PMOS装置的方法，所述装置适合于将沟道和源极/漏极区的扩散最小化，而且也适用于抑制通过掺杂物的失活所注入的侵入型缺陷的移动。
根据本发明的一个方面，提供一种用于形成p-沟道金属氧化物半导体(PMOS)装置的方法，该方法包括步骤：在半导体衬底的表面下形成沟道区域；利用彼此不同的升温速度通过进行两次的第一退火工艺使被植入该沟道区域中的掺杂物活化；随后在该半导体衬底上形成栅极氧化层和栅电极；在半导体衬底中该栅电极的两面上形成源极/漏极区；以及在与第一退火工艺相同的条件下进行第二退火工艺，使被植入到源极/漏极区中的掺杂物活化。
根据本发明的另一方面，提供一种用于形成PMOS装置的方法，其中第一退火和第二退火工艺分别包括通过第一升温速度的用于第一退火的第一步骤，以达到第一工艺温度，在该温度下发生固相多晶生长(solid phasepolycrystalline growth))，而且包括通过从该第一工艺温度至最大工艺温度的第二工艺温度的第二升温速度的用于退火的第二步骤，其中第二升温速度相对大于第一升温速度。
根据本发明的另一方面，提供一种用于形成PMOS装置的方法，其中在第一退火工艺期间的第一工艺温度范围是从500℃至650℃，而且该第一升温速度范围是从20℃/秒至50℃/秒。
根据本发明的另一方面，提供一种用于形成PMOS装置的方法，其中在该第二退火工艺期间的该第二工艺温度范围是从650℃至900℃～1050℃，而且该第二升温速度的范围是从100℃/秒至200℃/秒。
附图说明
根据下文结合附图对优选实施方案的描述，本发明的上述及其它目的和特征是显而易见的，其中：
图1A是横剖面图，示出根据传统方法的p-沟道金属氧化物半导体(PMOS)装置；
图1B表示根据传统方法的硼的扩散和隔离；
图2示出根据本发明的优选实施方案的PMOS装置的流程图；和
图3A至3D是横剖面图，示出用于制造图2所示的PMOS装置的方法。
具体实施方式
下文将参照附图来详细描述本发明的优选实施方案。
在下述的优选实施方案中，用于改良短沟道特征的方法通过避免硼与作为沟道和主体(bulk)区域的半导体衬底隔离，而且也通过实现在沟道区域中掺杂物的均匀度来实施。这通过抑制成份，例如侵入型缺陷进入作为沟道和主体区域的半导体衬底而实现，即通过增加在具有短沟道尺寸的装置，特别是在PMOS装置中用作源极/漏极区的掺杂物的硼的电活化而降低失活量。
图2示出根据本发明的优选实施方案的PMOS装置的流程图。
如图2所示，用于制造出PMOS装置的方法包括用于形成n-型阱的工艺(S1)；用于形成p-型沟道区域的工艺(S2)；用于第一退火的工艺(S3)；用于形成栅极氧化层和栅电极的工艺(S4)；用于形成p-型源极/漏极区的工艺(S5)；以及第二退火的工艺(S6)。
在此，进行该第一退火工艺(S3)以使被植入沟道区域中的掺杂物活化。在形成栅极氧化之前进行此工艺(S3)，而且在以温度为500℃至650℃的范围内通过20～50℃/秒的低温升速度来进行第一退火之后，在温度为650℃至900～1050℃的范围通过100～200℃/秒的高温升速度来进行第二退火。在该第二退火期间的温度维持时间是0～1秒，该温升速度范围是100至200℃/秒，在氮化物气氛中来进行第一退火以避免被植入p-型沟道区域中的硼从表面滑落(slipping away)，而且在氧相对氮化物的比率维持低于10％的同时向其中供应氧。
并且，进行该第二退火工艺(S6)以使植入源极/漏极区中的掺杂物活化。在温度为500℃至650℃的范围下通过20～50℃/秒的低温升速度来进行该工艺(S6)之后，以温度范围为650℃至900～1050℃通过100至200℃/秒的高温升速度来进行第二退火。此时，通过在该第一退火期间提供少量的氧，可避免被植入p-型源极/漏极区中的硼(B)扩散至表面的外部。
如上所述，通过以非常高的温升速度进行该退火以使被植入沟道区域和源极/漏极区中的掺杂物活化，可降低掺杂物的扩散。同时，因为曝光时间和维持时间很短，而且热平衡非常低，所以被植入其中的掺杂物会保持它们的分布(profile)，结果，浓度变低，而且载子的迁移率增加，通过在Rp中把少量的掺杂物移动至该表面和主体，以通过保持高浓度密度来增加击穿电压(punch voltage)，而且在该主体中的结部分(junction part)的浓度变低以降低寄生电容。
图3A至3D为横剖面图，示出用于制造图2所示的PMOS装置的方法。
如图3A所示，在通过公知的浅沟槽隔离(shallow trench isolation)(STI)方法或硅的局部氧化(LOCOS)方法，在作为装置隔离层的场氧化层(fieldoxidation layer)23形成于半导体衬底21的预定区域上之后，将掩蔽(screen)氧化物层24形成于半导体衬底21上。此刻，该掩蔽氧化层24用来避免晶格由于随后的离子植入工艺而受到损坏，而且可通过将该半导体衬底21的表面热氧化而由热氧化物形成掩蔽氧化层24。
在后续的步骤中，在形成用于曝光半导体衬底21的顶表面上的活性区域的掩膜25之后，可通过将n-型掺杂物如砷(As)离子植入到掩膜25所曝光的半导体衬底21的活性区域中而形成n-型阱区(well region)22。
在下列步骤中，通过保持掩膜25，植入离子例如纯硼(11B)或二氟化硼(BF2)以形成硼植入的p-型沟道区域26。此刻，如果植入纯硼(11B)，则以10keV～40keV的范围来植入1×1012～1×1013离子/cm2的剂量，而如果植入BF2，则以25keV～50keV的范围来植入1×1012～1×1013离子/cm2的剂量。
如图3B所示，在去除掩膜25和掩蔽氧化层24之后，在用于形成p-型沟道区域26的离子植入之后，以该p-型沟道区域26具有反向分布(retrograde profile)的方式来实施具有小的扩散和高的电活化的第一退火工艺。因此，在第一退火之后，p-型沟道区域26变成电活化的p-型沟道区域26a。
例如，在500℃至650℃的温度范围内通过20～50℃/秒的低温升速度来进行第一退火之后，在650℃至900～1050℃的温度范围内通过100～200℃/秒的高温升速度来进行第二退火。
首先，考虑第一退火，在第一退火期间，在500℃至650℃的温度范围内通过20～50℃/秒的低温升速度来进行第一退火，在500℃至650℃的温度范围下来产生固相多晶生长，从而使通过离子植入所产生的无定形层(amorphouslayer)朝着该表面而逐渐地结晶。
同时，在氮化物气氛下进行第一退火，以避免在第一退火期间植入至已电活化的p-型沟道区域26a中的硼滑落(slip away)至表面的外部，而且以氧与氮化物的比例关系维持低于10％供应氧，以便降低硼朝着表面外部的外扩散(out diffusion)。也就是说，通过供应氧，窄氧化物层(未示出)在半导体衬底21的表面上形成，这样可通过避免在第一退火期间植入至已电活化的p-型沟道区域26a中的硼朝着该表面的外部滑落而增加剩余的硼的量。
在以下步骤中，考虑第二退火，以温度为650℃至900～1050℃的范围，通过100～200℃/秒的高温升速度来进行第二退火，其中温度维持时间范围是0至1秒。
之后，在第一退火和第二退火期间，为了在晶片(wafer)的整个表面上获得均匀分布，注入氮气以将该晶片旋转。
这种快速的温升速度能使硼(B)扩散，特别是扩散至侧向(side direction)，而且通过同时把硼维持在固体溶解度(solubility)之上来增加p-型沟道区域26的电活化。也就是说，掺杂物的溶解度可以用温度的函数来表示，虽然以高温来进行第二退火，由于短的曝光时间和短的维持时间而保持高溶解度。
与第二退火类似，如果温度快速地上升至最大工艺温度，则硼在p-型沟道区域26a中的迁移受到抑制，而且通过增加硼(B)的电活化来降低失活的程度。
由于如上所述的第一退火是高温升退火，所以该第一退火具有足够低的热平衡(thermal burden)，结果，特别是至侧向和场氧化层23的扩散受到降低，而且实现了超陡反向(super steep retrograde，SSR)沟道的分布，这样改善了短沟道效应，其中该分布代表该SSR沟道在其表面附近变成低浓度，在区域的突出(projectionof range，Rp)处变成最大浓度，以及在主体上变成低浓度。
如图3C中所示，在栅极氧化层27之后，紧接着在半导体衬底21上形成栅电极28，该半导体衬底上形成有p-型沟道区域26a，通过将离子，例如纯硼(11B)或二氟化硼(BF2)离子植入，通过把该栅电极28用作掩膜而形成p-型源极/漏极区29。同时，通过使用纯硼(11B)或BF2来实施常规的离子植入，以形成该p-型源极/漏极区29。如果使用纯硼(11B)，则以10keV～20keV的范围来植入1×1015～4×1015离子/cm2的剂量，而且如果使用二氟化硼(BF2)，则以200eV～5keV的范围来植入1×1015～4×1015离子/cm2的剂量。
如图3D中所示，在形成p-型源极/漏极区29之后，为了恢复电活化和硼的受损硅晶格缺陷，进行第二退火。此刻，第二退火与通过低的温升速度将温度升至最大工艺温度的传统方法的不同之处在于两次升高工艺温度，因此，在第二退火之后，p-型源极/漏极区29变成已电活化的p-型源极/漏极区29a。
在此，在以500℃至650℃的温度范围通过20～50℃/秒的低温升速度来实施第二退火之后，它以650℃至900～1050℃的温度范围通过100～200℃/秒的高温升速度来实施。
首先，考虑第一退火，在第一退火期间以500℃至650℃的温度范围通过20～50℃/秒的低温升速度来实施第一退火，以在500℃至650℃的温度范围产生固相多晶(polycrystal)生长，这样使通过离子植入而产生的无定形层朝着表面逐渐结晶。
而且，在氮化物气氛下来进行第一退火，以避免在该第一退火期间植入至该电活化的p-型源极/漏极区29a中的硼滑落至表面外部，而且以氧与氮化物的比例关系维持低于10％的同时来供应氧，以便降低硼(B)朝着该表面的外部的外扩散。也就是说，通过供应氧，窄氧化层(未示出)在半导体衬底21的表面上形成，从而通过避免在第一退火期间植入至已电活化的p-型源极/漏极区29a中的硼(B)朝着该表面的外部滑落来增加剩余的硼(B)的量。
在下一步骤中，考虑第二退火，它以650℃至900～1050℃的温度范围通过100～200℃/秒的高温升速度来实施，其中温度维持时间范围是0至1秒。
这种快速的温升速度使硼扩散，特别是可扩散至侧向，同时也能通过把硼维持在固体溶解度之上来增加p-型源极/漏极区29a的电活化。也就是说，掺杂物的溶解度可表示为温度的函数，虽然以高温来实施第二退火，由于短的曝光时间和短的维持时间可保持高溶解度。
与第二退火类似，如果温度快速地上升至最大工艺温度时，则硼在p-型源极/漏极区29a中的迁移受到抑制，而且通过增加硼的电活化可降低失活的程度。
也就是说，通过降低硼(B)的失活程度，可降低在硼与空位(vacancy)之间的结合程度，而且通过降低植入至p-型沟道区域26a的栅电极28的底部方向中的源极/漏极区29a中的侵入型缺陷的量而降低硼(B)在p-型沟道区域中的隔离。
因此，通过第二退火改善了p-型沟道区域26a中的硼(B)的均匀性，从而改善了短沟道特征，即根据沟道位置的临界电压差和落差、在环境下的漏电流以及在该源极区域和漏极区域之间的击穿电压的下降。
另一方面，在第二退火期间，硼可朝着该表面的外部滑落，但是通过在第一退火期间供应氧而在该半导体衬底21的顶表面上形成浅氧化物层(未显示)，所以能防止硼滑落。
同时，在第一退火和第二退火期间，为了在晶片的整个表面上获得均匀分布，通过注入氮气来使该晶片旋转。
如上所述的本发明可应用至内存装置和用途特异性的集成电路(ASIC)装置，而且本发明提出一种退火技术以提供适用于具有低沟道和结尺寸的高密度集成电路(high density integration circuit)的应用技术。
同时，如上所述的本发明可在沟道区域中保持浅沟道的分布，而且也可通过控制住局部掺杂物的非均匀度，即，通过抑制掺杂物朝向侧向和场氧化层的隔离而把临界电压的变化宽度降低。
此外，本发明能形成具有浅结(shallow junction)和低电阻的结，这是通过实施两次退火工艺增加掺杂物的溶解度而抑制植入源极/漏极区中的掺杂物的扩散而进行的。
虽然已参照特定的实施方案对本发明进行了描述，但是本领域熟练技术人员可在不背离所附权利要求中所定义的本发明的主旨和范围的情况下可以对本发明进行各种改变和修改。

Claims (10)

1.一种用于形成p-沟道金属氧化物半导体装置的方法，其包括步骤：
在半导体衬底的表面下形成沟道区域；
利用第一退火工艺使被植入该沟道区域中的掺杂物活化，所述第一退火工艺包括通过第一升温速度的用于第一退火的第一步骤，以达到第一工艺温度，以及通过从该第一工艺温度至第二工艺温度的第二升温速度的用于第二退火的第二步骤；
随后在该半导体衬底上形成栅极氧化层和栅电极；
在半导体衬底中该栅电极的两面上形成源极/漏极区；以及
在与第一退火工艺相同的条件下进行第二退火工艺，使植入到源极/漏极区中的掺杂物活化，所述第二退火工艺包括所述用于第一退火的第一步骤和所述用于第二退火的第二步骤；
其中第二升温速度相对大于第一升温速度。
2.根据权利要求1的方法，其中第一工艺温度包括发生固相多晶生长的温度，以及第二工艺温度包括最大工艺温度。
3.根据权利要求2的方法，其中在第一退火期间，第一工艺温度范围是500℃至650℃，而且第一升温速度范围是20℃/秒至50℃/秒。
4.根据权利要求2的方法，其中在第二退火期间，第二工艺温度范围是650℃至900℃～1050℃，而且第二升温速度范围是100℃/秒至200℃/秒。
5.根据权利要求2的方法，其中在氮化物气氛下来实施第一退火，而且将氧与氮化物的比例关系维持低于10％来供给氧。
6.根据权利要求2的方法，其中在第二退火期间，温度维持时间范围是0秒至1秒。
7.根据权利要求2的方法，其中通过旋转晶片分别实施第一退火和第二退火。
8.根据权利要求1的方法，其中通过旋转晶片分别实施第一退火和第二退火。
9.根据权利要求1的方法，其中形成沟道区域的步骤是以1×1012～1×1013离子/cm2的剂量，以10keV～40keV的能量来植入纯硼，或以1×1012～1×1013离子/cm2，以25keV～50keV的能量来植入二氟化硼。
10.根据权利要求1的方法，其中形成源极/漏极区的步骤是以1×1015～4×1015离子/cm2的剂量来植入纯硼或二氟化硼，以10keV～20keV的能量来植入纯硼，且以200eV～5keV的能量来植入二氟化硼。
CNB031423450A 2002-09-17 2003-06-13 半导体装置的制造方法 Expired - Fee Related CN1302527C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR56455/02 2002-09-17
KR56455/2002 2002-09-17
KR10-2002-0056455A KR100429556B1 (ko) 2002-09-17 2002-09-17 채널 특성을 개선시킨 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN1484287A CN1484287A (zh) 2004-03-24
CN1302527C true CN1302527C (zh) 2007-02-28

Family

ID=31987460

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031423450A Expired - Fee Related CN1302527C (zh) 2002-09-17 2003-06-13 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US6767808B2 (zh)
KR (1) KR100429556B1 (zh)
CN (1) CN1302527C (zh)
TW (1) TWI253122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569071A (zh) * 2010-12-15 2012-07-11 财团法人交大思源基金会 氮化镓晶体管的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
CN101764095B (zh) * 2008-12-25 2014-04-02 北大方正集团有限公司 一种cmos芯片处理方法及设备
CN102403335A (zh) * 2010-09-07 2012-04-04 无锡华润上华半导体有限公司 Mos器件及其制造方法
CN105810731B (zh) * 2014-12-30 2019-03-01 瀚薪科技股份有限公司 碳化硅半导体元件以及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
US6214654B1 (en) * 1999-01-27 2001-04-10 Advanced Micro Devices, Inc. Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586844B2 (ja) * 1994-12-28 1997-03-05 日本電気株式会社 半導体装置の製造方法
JPH1126754A (ja) * 1997-06-30 1999-01-29 Fujitsu Ltd 半導体装置の製造方法
KR19990005828A (ko) * 1997-06-30 1999-01-25 김영환 Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법
DE19742800C1 (de) * 1997-09-27 1999-09-02 Stegmann Max Antriebstech Antriebssystem
KR100468695B1 (ko) * 1997-10-31 2005-03-16 삼성전자주식회사 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법
US6518136B2 (en) * 2000-12-14 2003-02-11 International Business Machines Corporation Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
US6225197B1 (en) * 1997-06-20 2001-05-01 Sharp Laboratories Of America, Inc. Method of forming polycrystalline film by steps including introduction of nickel and rapid thermal anneal
US6214654B1 (en) * 1999-01-27 2001-04-10 Advanced Micro Devices, Inc. Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569071A (zh) * 2010-12-15 2012-07-11 财团法人交大思源基金会 氮化镓晶体管的制作方法
CN102569071B (zh) * 2010-12-15 2014-12-24 财团法人交大思源基金会 氮化镓晶体管的制作方法

Also Published As

Publication number Publication date
KR100429556B1 (ko) 2004-05-03
KR20040025970A (ko) 2004-03-27
US6767808B2 (en) 2004-07-27
TW200405478A (en) 2004-04-01
TWI253122B (en) 2006-04-11
CN1484287A (zh) 2004-03-24
US20040053473A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
US5989963A (en) Method for obtaining a steep retrograde channel profile
US6852610B2 (en) Semiconductor device and method for manufacturing the same
US5976956A (en) Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1444293A (zh) 半导体器件的制造方法及半导体器件
EP0852394B1 (en) Method for making very shallow junctions in silicon devices
US6255693B1 (en) Ion implantation with programmable energy, angle, and beam current
US4839301A (en) Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
EP0258148A2 (en) Modification of properties of p-type dopants with other p-type dopants
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
US20030082922A1 (en) Method of fabricating integrated circuit having shallow junction
CN1302527C (zh) 半导体装置的制造方法
US5073509A (en) Blanket CMOS channel-stop implant
US6410393B1 (en) Semiconductor device with asymmetric channel dopant profile
EP0776034A2 (en) Method of manufacturing a CMOS
US7947559B2 (en) Method of fabricating semiconductor device
US6103582A (en) Method to suppress boron penetration in P+ mosfets
US11869956B2 (en) Channel stop and well dopant migration control implant for reduced MOS threshold voltage mismatch
US7138688B2 (en) Doping method and semiconductor device fabricated using the method
JPH1041243A (ja) ドープ領域作製方法
JP2781989B2 (ja) 半導体装置の製造方法
KR100498607B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JPH1041240A (ja) 半導体装置およびその製造方法
JP2846329B2 (ja) 半導体装置の製造方法
JPH098310A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20130613