KR20040025970A - 채널 특성을 개선시킨 반도체소자의 제조 방법 - Google Patents

채널 특성을 개선시킨 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR20040025970A
KR20040025970A KR1020020056455A KR20020056455A KR20040025970A KR 20040025970 A KR20040025970 A KR 20040025970A KR 1020020056455 A KR1020020056455 A KR 1020020056455A KR 20020056455 A KR20020056455 A KR 20020056455A KR 20040025970 A KR20040025970 A KR 20040025970A
Authority
KR
South Korea
Prior art keywords
annealing
manufacturing
boron
temperature
channel region
Prior art date
Application number
KR1020020056455A
Other languages
English (en)
Other versions
KR100429556B1 (ko
Inventor
류창우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0056455A priority Critical patent/KR100429556B1/ko
Priority to TW091138008A priority patent/TWI253122B/zh
Priority to US10/331,579 priority patent/US6767808B2/en
Priority to CNB031423450A priority patent/CN1302527C/zh
Publication of KR20040025970A publication Critical patent/KR20040025970A/ko
Application granted granted Critical
Publication of KR100429556B1 publication Critical patent/KR100429556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 도펀트의 외확산 및 편석으로 인한 도펀트의 균일도 저하를 방지하여 문턱전압의 변화폭을 줄이고, 채널 및 소스/드레인영역의 확산을 최소화하고 도펀트의 불활성화에 기인하여 주입되는 침입형 결함의 이동을 억제하는데 적합한 pMOS 소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 pMOS 소자의 제조 방법은 반도체기판 표면 아래에 채널영역을 형성하는 단계, 서로 다른 승온 속도로 두 번에 걸쳐 실시하는 제1 어닐링을 통해 상기 채널영역내 주입된 도펀트를 활성화시키는 단계, 상기 반도체기판상에 게이트산화막과 게이트전극을 차례로 형성하는 단계, 상기 게이트전극 양측의 상기 반도체기판내에 소스/드레인영역을 형성하는 단계, 및 상기 제1 어닐링과 동일한 조건으로 실시하는 제2 어닐링을 통해 상기 소스/드레인영역내 주입된 도펀트를 활성화시키는 단계를 포함한다.

Description

채널 특성을 개선시킨 반도체소자의 제조 방법{Method for fabricating semiconductor device improved channel property}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 채널(channel) 특성을 개선시킨 반도체소자의 제조 방법에 관한 것이다.
반도체 소자가 집적화되면서 채널길이도 점점 작아지게 되었다. 소자가 작아짐에도 불구하고 소스와 드레인의 농도는 여전히 높은 상태인데 그 이유는 속도 향상을 위해서이다.
짧은 채널 길이(channel length)는 소스와 드레인의 거리가 가까워짐으로 문턱전압(VT)이 급격히 떨어지게 된다. 문턱전압(VT)의 하강은 대기상태에서의 누설전류를 증가시키고 소스와 드레인의 펀치(punch)가 발생하여 소자 특성을 저하시키게 된다. 특히, pMOS 소자의 경우 주캐리어가 홀(hole)이며, nMOS 소자의 캐리어인 전자(electron)에 비해 약 3배 정도 이동도가 낮다. 따라서 채널에서의 채널 도펀트의 농도, 위치 그리고 필드산화막으로부터의 편석(segregation)의 제어가 중요하다.
도 1a는 종래기술에 따른 pMOS 소자의 소자 단면도이다.
도 1a를 참조하면, 소자간 분리막인 필드산화막(12)이 형성된 반도체기판(11)내에 n형 웰(13)이 형성되고, 반도체기판(11)상의 선택된 영역상에 게이트산화막(14)과 게이트전극(15)이 형성되며, 게이트산화막(14) 아래의 반도체기판(11)에 p형 채널영역(16)이 형성된다. 그리고, 게이트전극(14)의 양측 에지에 정렬되면서 p형 채널영역(16)에 접하여 p형 소스/드레인영역(17)이 형성된다.
도 1a와 같은 종래기술에서는, 채널영역에 대한 별도의 전기적 활성화를 위한 어닐링 공정없이 웰어닐링(well annealing)시 한 번에 고온에서 장시간동안 어닐링하거나 게이트산화막의 열산화 공정을 통해 이온주입으로 발생된 결함의 치유나 도펀트의 활성화를 구현했다.
그리고, p형 소스/드레인영역(17) 형성후 도펀트의 이온주입시 필연적으로 발생하는 결정결함을 제거하고 도펀트의 활성화를 위해 어닐링과정을 수행한다. 이때, 어닐링은 낮은 승온속도로 최고 공정 온도까지 한 번에 상승시킨다.
그러나, 도 1b에 도시된 바와 같이, 고온에서 장시간의 어닐링이 진행됨에 따라 결정결함의 치유는 가능하나, 소자의 채널 크기가 작아짐에 따라 p형 채널영역(16)의 도펀트들이 반도체기판(11)내 n형 웰(13) 하단부로 이동하고, 소스/드레인영역내 불활성화 도펀트가 공공(vacancy)과 결합하여 클러스터 형태의 침입형 결함(x)이 되고, 침입형 결함(x)은 게이트전극(15) 하단부의 끝부분과 벌크상태인 반도체기판(11)으로 확산하게 된다. 이 침입형 결함(x)에 p형 채널영역(16)의 도펀트인 보론이 편석(segregation)되어 p형 채널영역(16)에서 도펀트의 농도 불균일이 발생되어 얕은 채널영역에서 도펀트의 균일한 분포를 얻기 어렵다.
또한, 소자가 작아짐에 따라 문터전압이 높아지는데, 이의 제어를 위해 p형 채널영역(16)의 도핑 농도가 점점 증가되고 있으나 p형 채널영역(16)에 대한 국부적인 어닐링 과정이 종래기술에서는 수행되지 않아 국부적인 농도 구배 즉, 도펀트의 불균일에 따른 문턱전압의 변동폭이 커지는 문제가 있다.
또한, p형 소스/드레인영역 형성후 결함제거 및 불순물의 전기적 활성화를위하여 행하는 어닐링 조건들이 접합이 얕고 크기가 작은 고집적 소자에서는 열부담(thermal budget)이 매우 높고, 최고 공정온도에서 유지시간이 거의 10초에서 20초 범위의 시간이다. 이러한 조건들은 접합의 수직 방향 및 수평 방향으로의 확산이 많이 일어나게 됨에 따라 표면에서의 이동도 감소를 초래하게 되고, 이로 인해 드레인포화전류가 감소하고 도펀트 확산에 의해 주입된 도펀트의 보유량 감소가 일어나 접촉저항을 감소시키는 등 많은 문제점을 갖고 있다.
따라서, 열부담을 낮춰 주입된 채널영역의 도펀트의 확산을 억제하고 필드산화막으로의 편석을 방지하여 채널영역내 도펀트의 균일성을 높이고, 또한 소스/드레인영역을 형성하기 위한 이온주입시 손상된 결정결함층의 회복 및 도펀트의 전기적 활성화를 위한 다른 열처리 방법이 필요하다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 채널영역내 주입된 도펀트의 외확산 및 편석으로 인한 도펀트의 균일도 저하를 방지하여 문턱전압의 변화폭을 줄이는데 적합한 pMOS 소자의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 얕은 접합 및 낮은 접합저항을 갖는 pMOS 소자의 제조 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 채널 및 소스/드레인영역의 확산을 최소화하고 도펀트의 불활성화에 기인하여 주입되는 침입형 결함의 이동을 억제하는데 적합한 pMOS 소자의 제조 방법을 제공하는데 있다.
도 1a는 종래기술에 따른 pMOS 소자의 소자 단면도,
도 1b는 종래기술에 따른 보론의 확산 및 편석을 도시한 도면,
도 2는 본 발명의 실시예에 따른 pMOS 소자의 제조 공정 흐름도,
도 3a 내지 도 3d는 도 2에 따른 pMOS 소자의 제조 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 필드산화막
23 : n형 웰 24 : 스크린산화막
25 : 마스크 26a : p형 채널영역
27 : 게이트산화막 28 : 게이트전극
29a : p형 소스/드레인 영역
상기 목적을 달성하기 위한 본 발명의 pMOS 소자의 제조 방법은 반도체기판 표면 아래에 채널영역을 형성하는 단계, 서로 다른 승온 속도로 두 번에 걸쳐 실시하는 제1 어닐링을 통해 상기 채널영역내 주입된 도펀트를 활성화시키는 단계, 상기 반도체기판상에 게이트산화막과 게이트전극을 차례로 형성하는 단계, 상기 게이트전극 양측의 상기 반도체기판내에 소스/드레인영역을 형성하는 단계, 및 상기 제1 어닐링과 동일한 조건으로 실시하는 제2 어닐링을 통해 상기 소스/드레인영역내 주입된 도펀트를 활성화시키는 단계를 포함함을 특징으로 하며, 상기 제1 어닐링 및 상기 제2 어닐링은 각각, 고상 다결정 성장이 일어나는 제1 공정온도까지는 제1 승온속도로 1차 어닐링하는 단계, 및 상기 제1 공정온도부터 최고 공정온도인 제2 공정온도까지는 상기 제1 승온속도보다 상대적으로 빠른 제2 승온속도로 2차 어닐링하는 단계를 포함함을 특징으로 하고, 상기 1차 어닐링시, 상기 제1 공정온도는 500℃부터 650℃까지이며, 상기 제1 승온속도는 20℃/초∼50℃/초인 것을 특징으로 하고, 상기 2차 어닐링시, 상기 제2 공정온도는 650℃부터 900℃∼1050℃까지이며, 상기 제2 승온속도는 100℃/초∼200℃/초인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술한 실시예에서는 채널크기가 작은 소자에서 특히 pMOS 소자에서 소스/드레인영역의 도펀트인 보론의 전기적 활성화를 높혀 불활성화되는 양을 줄여 침입형 결함과 같은 성분들이 채널영역과 벌크영역인 반도체기판으로 확산하여 보론이 편석되는 것을 억제하고 채널영역내의 도펀트의 균일성을 이루어 숏채널 특성을 개선하는 방법을 제안한다.
도 2는 본 발명의 실시예에 따른 pMOS 소자의 제조 방법을 도시한 공정 흐름도이다.
도 2에 도시된 바와 같이, pMOS 소자의 제조 방법은 크게 n형 웰 형성 과정(S1), p형 채널영역 형성 과정(S2), 제1 어닐링 과정(S3), 게이트산화막 및 게이트 전극 형성 과정(S4), p형 소스/드레인영역 형성 과정(S5), 제2 어닐링 과정(S6)으로 구성된다.
여기서, 제1 어닐링 과정(S1)은 채널영역내 주입된 도펀트를 활성화시키기 위한어닐링으로서, 게이트산화막 형성전에 실시하고, 500℃부터 650℃까지는 초당 20℃∼50℃의 느린 승온속도로 1차 어닐링한 후, 650℃부터 900℃∼1050℃까지는 초당 100℃∼200℃의 빠른 승온속도로 2차 어닐링한다. 2차 어닐링시 온도 유지시간을 0초∼1초로 하며, 승온속도는 초당 100℃∼200℃으로 하고, p형 채널영역내에 주입된 보론이 표면밖으로 빠져나가는 것을 방지하기 위해 질소 분위기로 어닐링하되 질소분위기에 대해 최대 10% 이내의 산소를 공급하면서 어닐링한다.
그리고, 제2 어닐링 과정(S6)은 소스/드레인영역내 주입된 도펀트를 활성화시키기 위한 어닐링으로서, 500℃부터 650℃까지는 초당 20℃∼50℃의 느린 승온속도로 1차 어닐링한 후, 650℃부터 900℃∼1050℃까지는 초당 100℃∼200℃의 빠른 승온속도로 2차 어닐링한다. 이때, 1차 어닐링시 소량의 산소를 공급해 주어 p형 소스/드레인영역내 주입된 보론(B)이 표면밖으로 외확산하는 것을 방지한다.
전술한 바와 같이, 채널영역 및 소스/드레인영역내 주입된 도펀트의 활성화를 위한 어닐링을 매우 빠른 승온속도로 수행하므로써 도펀트의 확산을 줄인다. 그리고, 노출시간 및 유지시간이 적어 열부담이 매우 낮기 때문에 주입된 도펀트의 프로파일을 유지할 수 있고, 이에 따라 표면에서는 농도가 낮아 캐리어의 이동도가 증가하고 Rp에서는 표면과 벌크로의 이동이 적게 되어 높은 농도를 유지하므로써 펀치전압을 높이며, 또한 벌크에서의 접합부위의 농도가 낮아 기생 캐패시턴스를 낮춘다.
도 3a 내지 도 3d는 도 2에 따른 pMOS 소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판(21)의 소정영역에 공지된 STI(Shallow Trench Isolation)법 또는 LOCOS(Local oxidation of silicon)법을 이용하여 소자분리막인 필드산화막(22)을 형성한 후, 반도체기판(21)상에 스크린산화막(screen oxide, 23)을 형성한다. 이때, 스크린산화막(23)은 후속 이온주입에 따른 반도체기판(21)의 격자 손상을 방지하기 위함이며, 반도체기판(21) 표면을 열산화시킨 열산화막(thermal oxide)일 수 있다.
다음에, 반도체기판(21) 상부에 활성영역을 노출시킨 마스크(24)를 형성한후, 마스크(24)에 의해 노출된 반도체기판(21)의 활성영역에 아세닉(As)과 같은 n형 도펀트를 이온주입하여 n형 웰 영역(25)을 형성한다.
다음에, 마스크(24)를 남겨둔 상태에서 이온종으로서 순수 보론(Boron;11B) 또는 보론다이플로린(BF2)을 주입하여 보론(B)이 주입된 p형 채널영역(26)을 형성한다. 이때, 순수 보론(11B)을 주입하는 경우는 1×1012∼1×1013ions/cm2의 도즈와 10keV∼40keV의 에너지로 주입하고, 보론다이플로린(BF2)을 주입하는 경우는 1×1012∼1×1013ions/cm2의 도즈와 25keV∼50keV의 에너지로 주입한다.
도 3b에 도시된 바와 같이, 마스크(24) 및 스크린산화막(23)을 제거한 후, p형 채널영역(26)을 형성하기 위한 이온주입후 p형 채널영역(26)이 퇴행성 프로파일(retrograde profile)을 가지도록 확산이 적고 전기적 활성화가 높은 제1어닐링(annealing)을 실시한다. 이와 같은 제1 어닐링후 p형 채널영역(26)은 전기적으로 활성화된 p형 채널영역(26a)이 된다.
예컨대, 제1 어닐링은, 500℃부터 650℃까지는 초당 20℃∼50℃의 느린 승온속도로 1차 어닐링한 후, 650℃부터 900℃∼1050℃까지는 초당 100℃∼200℃의 빠른 승온속도로 2차 어닐링한다.
먼저 1차 어닐링을 살펴보면, 1차 어닐링시 500℃부터 650℃까지 초당 20℃∼50℃의 느린 승온속도로 어닐링하는데, 이는 550℃∼600℃ 부근에서 일어나는 고상 다결정 성장이 일어나도록 하기 위함이며, 이렇게 하므로써 이온주입에 의해 발생한 비정질층을 표면쪽으로 서서히 결정화시킨다.
그리고, 1차 어닐링시 p형 채널영역(26a)내에 주입된 보론이 표면밖으로 빠져나가는 것을 방지하기 위해 질소 분위기로 어닐링하되 질소분위기에 대해 최대 10% 이내의 산소를 공급하면서 어닐링한다. 산소를 공급하는 이유는 보론(B)이 표면밖으로 외확산하는 것을 줄여주기 위함이다. 즉, 산소를 공급하므로써 반도체기판(21) 표면상에 얇은 산화막(도시 생략)을 형성시키고, 이로써 1차 어닐링시 p형 채널영역(26a)내에 주입된 보론(B)이 표면밖으로 빠져나가지 못하도록 하여 잔류하는 보론(B)의 양을 높히고자 함이다.
다음으로, 2차 어닐링을 살펴보면, 650℃부터 900℃∼1050℃까지 초당 100℃∼200℃의 빠른 승온속도로 어닐링하는데, 온도 유지시간을 0초∼1초로 한다.
그리고, 1차 어닐링과 2차 어닐링시 웨이퍼 전체의 균일한 분포를 위해 질소가스를 불어 넣어 웨이퍼를 회전시킨다.
이와 같은 빠른 승온속도는 보론(B)의 확산, 특히 측면 방향으로의 확산을 줄여주며, 동시에 고체 고용도(solid solubility) 이상의 보론(B)을 잔류시켜 p형 채널영역(26a)의 전기적 활성화를 증가시킨다. 다시 말하면, 도펀트의 고용도는 온도의 함수로 나타낼 수 있는데 다소 높은 온도에서 2차 어닐링이 수행되지만 노출시간이 매우 짧고 유지시간이 작기 때문에 높은 고용도를 유지할 수 있다.
2차 어닐링처럼 최고 공정온도까지 빠르게 승온시키면, p형 채널영역(26a)에서의 보론(B)의 이동을 억제하며, 동시에 보론(B)의 전기적 활성화를 높혀 불활성화 정도를 줄인다.
전술한 제1 어닐링은 짧은 시간동안 이루어지는 고승온 어닐링이므로 열부담이 충분히 낮고 이로 인해 보론의 확산, 특히 측면방향과 필드산화막(22) 방향으로의 확산이 감소하고, SSR(Super Steep Retrograde) 채널의 프로파일[SSR 채널은 표면부근 농도가 낮고 Rp(Projection of range)에서 농도가 최대가 되고 벌크에서의 농도가 낮은 형태]을 구현할 수 있어 숏채널 특성을 향상시킨다.
도 3c에 도시된 바와 같이, p형 채널영역(26a)이 형성된 반도체기판(21)상에 게이트산화막(27), 게이트전극(28)을 차례로 형성한 후, 게이트전극(28)을 마스크로 이온종으로서 순수 보론(11B) 또는 보론다이플로린(BF2)을 이온주입하여 p형 소스/드레인영역(29)을 형성한다.
이때, p형 소스/드레인영역(29)을 형성하기 위한 이온주입은, 순수 보론(11B) 또는 보론다이플로린(BF2)을 이용하여 1×1015∼4×1015ions/cm2의 도즈로 이루어지는데, 이온종으로서 순수 보론(11B)을 이온주입하는 경우 10keV∼20keV의 에너지로 실시하고, 이온종으로서 보론다이플로린(BF2)을 이온주입하는 경우 200eV∼5keV의 에너지로 실시한다.
도 3d에 도시된 바와 같이, p형 소스/드레인영역(29)을 형성한 후 보론의 전기적 활성화 및 손상된 실리콘격자결함의 회복을 위하여 제2 어닐링을 수행한다. 이때의 제2 어닐링은 종래 낮은 승온속도로 최고 공정 온도까지 상승시키는 방법과는 달리 두 번에 걸쳐 공정 온도를 상승시키며, 제2 어닐링후 p형소스/드레인영역(29)은 전기적으로 활성화된 p형 소스/드레인영역(29a)이 된다.
여기서, 제2 어닐링은 500℃부터 650℃까지는 초당 20℃∼50℃의 느린 승온속도로 1차 어닐링한 후, 650℃부터 900℃∼1050℃까지는 초당 100℃∼200℃의 빠른 승온속도로 2차 어닐링한다.
먼저 1차 어닐링을 살펴보면, 1차 어닐링시 500℃부터 650℃까지 초당 20℃∼50℃의 느린 승온속도로 어닐링하는데, 이는 550℃∼600℃ 부근에서 일어나는 고상 다결정 성장이 일어나도록 하기 위함이며, 이렇게 하므로써 이온주입에 의해 발생한 비정질층을 표면쪽으로 서서히 결정화시킨다.
그리고, 1차 어닐링시 p형 소스/드레인영역(29a)내에 주입된 보론이 표면밖으로 빠져나가는 것을 방지하기 위해 질소 분위기로 어닐링하되 질소분위기에 대해 최대 10% 이내의 산소를 공급하면서 어닐링한다. 산소를 공급하는 이유는 보론(B)이 표면밖으로 외확산하는 것을 줄여주기 위함이다. 즉, 산소를 공급하므로써 반도체기판(21) 표면상에 얇은 산화막(도시 생략)을 형성시키고, 이로써 1차 어닐링시 p형 소스/드레인영역(29a)내에 주입된 보론(B)이 표면밖으로 빠져나가지 못하도록 하여 잔류하는 보론(B)의 양을 높히고자 함이다.
다음으로, 2차 어닐링을 살펴보면, 650℃부터 900℃∼1050℃까지 초당 100℃∼200℃의 빠른 승온속도로 어닐링하는데, 온도 유지시간을 0초∼1초로 한다.
이와 같은 빠른 승온속도는 보론(B)의 확산, 특히 측면 방향으로의 확산을 줄여주며, 동시에 고체 고용도(solid solubility) 이상의 보론(B)을 잔류시켜 p형 소스/드레인영역(29a)의 전기적 활성화를 증가시킨다. 다시 말하면, 도펀트의 고용도는 온도의 함수로 나타낼 수 있는데 다소 높은 온도에서 2차 어닐링이 수행되지만 노출시간이 매우 짧고 유지시간이 작기 때문에 높은 고용도를 유지할 수 있다.
2차 어닐링처럼 최고 공정온도까지 빠르게 승온시키면, p형 소스/드레인영역(29a)에서의 보론(B)의 이동을 억제하며, 동시에 보론(B)의 전기적 활성화를 높혀 불활성화 정도를 줄인다.
즉, 보론(B)의 불활성화 정도를 줄임으로써 보론과 공공(vacancy)이 결합되는 정도가 감소하게 되고, p형 소스/드레인영역(29a)에서의 침입형 결함들이 게이트전극(28) 하단의 p형 채널영역(26a) 방향으로 주입되는 양을 줄여 p형 채널영역(26a)내 보론(B)의 편석(segregation)됨을 줄인다.
따라서, 2차 어닐링을 통해 p형 채널영역(26a)에서의 보론(B)의 균일도를 향상시키므로써 p형 채널영역(26a)의 중앙영역과 게이트전극(28) 하단 끝부분의 보론(B) 농도 차이를 적게 하여 숏채널 특성, 즉 채널 위치에 따른 문턱전압 차이 및 하강, 대기 상태에서의 누설전류, 소스영역과 드레인영역간 펀치전압 하강을 개선시킨다.
한편, 2차 어닐링시에도 보론이 표면밖으로 빠져나갈 수 있으나, 1차 어닐링시 산소를 공급해주어 반도체기판(21) 표면상에 얇은 산화막(도시 생략)을 형성시키고 있으므로 보론이 빠져나가는 것이 방지된다.
그리고, 1차 어닐링과 2차 어닐링시 웨이퍼 전체의 균일한 분포를 위해 질소가스를 불어 넣어 웨이퍼를 회전시킨다.
전술한 본 발명은 메모리소자 및 비메모리소자의 모든 반도체소자에 적용가능하고, 소자의 채널 및 접합의 크기가 작아지는 고집적소자에의 응용 기술을 제공하는 어닐링 기술을 제시할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 채널영역에서 얕은 채널의 프로파일을 유지하고, 도펀트의 측면 방향 및 필드산화막으로의 편석을 억제하므로써 국부적인 도펀트의 불균일성을 제어하여 문턱전압의 변동폭을 줄일 수 있는 효과가 있다.
또한, 두 번에 걸친 어닐링을 통해 소스/드레인영역에 주입된 도펀트의 확산을 억제하고 도펀트의 고용도를 높이므로써 얕은 접합 및 낮은 저항을 요구하는 접합을 형성시킬 수 있는 효과가 있다.

Claims (9)

  1. 반도체기판 표면 아래에 채널영역을 형성하는 단계;
    서로 다른 승온 속도로 두 번에 걸쳐 실시하는 제1 어닐링을 통해 상기 채널영역내 주입된 도펀트를 활성화시키는 단계;
    상기 반도체기판상에 게이트산화막과 게이트전극을 차례로 형성하는 단계;
    상기 게이트전극 양측의 상기 반도체기판내에 소스/드레인영역을 형성하는 단계; 및
    상기 제1 어닐링과 동일한 조건으로 실시하는 제2 어닐링을 통해 상기 소스/드레인영역내 주입된 도펀트를 활성화시키는 단계
    를 포함함을 특징으로 하는 피모스 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 어닐링 및 상기 제2 어닐링은 각각,
    고상 다결정 성장이 일어나는 제1 공정온도까지는 제1 승온속도로 1차 어닐링하는 단계; 및
    상기 제1 공정온도부터 최고 공정온도인 제2 공정온도까지는 상기 제1 승온속도보다 상대적으로 빠른 제2 승온속도로 2차 어닐링하는 단계
    를 포함함을 특징으로 하는 피모스 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 1차 어닐링시, 상기 제1 공정온도는 500℃부터 650℃까지이며, 상기 제1 승온속도는 20℃/초∼50℃/초인 것을 특징으로 하는 피모스 소자의 제조 방법.
  4. 제2항에 있어서,
    상기 2차 어닐링시, 상기 제2 공정온도는 650℃부터 900℃∼1050℃까지이며, 상기 제2 승온속도는 100℃/초∼200℃/초인 것을 특징으로 하는 피모스 소자의 제조 방법.
  5. 제2항에 있어서,
    상기 1차 어닐링은 질소 분위기에서 이루어지되, 상기 질소 분위기에 대해 최대 10% 이내의 산소를 공급하는 것을 특징으로 하는 피모스 소자의 제조 방법.
  6. 제2항에 있어서,
    상기 2차 어닐링시 온도 유지시간이 0초∼1초인 것을 특징으로 하는 피모스 소자의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 어닐링과 상기 제2 어닐링은 각각,
    웨이퍼를 회전시키면서 실시하는 것을 특징으로 하는 피모스 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 채널영역을 형성하는 단계는,
    1×1012∼1×1013ions/cm2의 도즈와 10keV∼40keV의 에너지로 순수 보론을 주입하거나, 또는 1×1012∼1×1013ions/cm2의 도즈와 25keV∼50keV의 에너지로 보론다이플로린을 주입하는 것을 특징으로 하는 피모스 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 소스/드레인영역을 형성하는 단계는,
    순수 보론 또는 보론다이플로린을 1×1015∼4×1015ions/cm2의 도즈로 주입하되, 상기 순수 보론은 10keV∼20keV의 에너지로 주입하고, 상기 보론다이플로린은 200eV∼5keV의 에너지로 주입하는 것을 특징으로 하는 피모스 소자의 제조 방법.
KR10-2002-0056455A 2002-09-17 2002-09-17 채널 특성을 개선시킨 반도체소자의 제조 방법 KR100429556B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0056455A KR100429556B1 (ko) 2002-09-17 2002-09-17 채널 특성을 개선시킨 반도체소자의 제조 방법
TW091138008A TWI253122B (en) 2002-09-17 2002-12-31 Method for fabricating semiconductor device
US10/331,579 US6767808B2 (en) 2002-09-17 2002-12-31 Method for fabricating semiconductor device
CNB031423450A CN1302527C (zh) 2002-09-17 2003-06-13 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0056455A KR100429556B1 (ko) 2002-09-17 2002-09-17 채널 특성을 개선시킨 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040025970A true KR20040025970A (ko) 2004-03-27
KR100429556B1 KR100429556B1 (ko) 2004-05-03

Family

ID=31987460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0056455A KR100429556B1 (ko) 2002-09-17 2002-09-17 채널 특성을 개선시킨 반도체소자의 제조 방법

Country Status (4)

Country Link
US (1) US6767808B2 (ko)
KR (1) KR100429556B1 (ko)
CN (1) CN1302527C (ko)
TW (1) TWI253122B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
CN101764095B (zh) * 2008-12-25 2014-04-02 北大方正集团有限公司 一种cmos芯片处理方法及设备
CN102403335A (zh) * 2010-09-07 2012-04-04 无锡华润上华半导体有限公司 Mos器件及其制造方法
CN102569071B (zh) * 2010-12-15 2014-12-24 财团法人交大思源基金会 氮化镓晶体管的制作方法
CN105810731B (zh) * 2014-12-30 2019-03-01 瀚薪科技股份有限公司 碳化硅半导体元件以及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
JP2586844B2 (ja) * 1994-12-28 1997-03-05 日本電気株式会社 半導体装置の製造方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
KR19990005828A (ko) * 1997-06-30 1999-01-25 김영환 Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법
JPH1126754A (ja) * 1997-06-30 1999-01-29 Fujitsu Ltd 半導体装置の製造方法
DE19742800C1 (de) * 1997-09-27 1999-09-02 Stegmann Max Antriebstech Antriebssystem
KR100468695B1 (ko) * 1997-10-31 2005-03-16 삼성전자주식회사 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법
US6214654B1 (en) 1999-01-27 2001-04-10 Advanced Micro Devices, Inc. Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget
US6518136B2 (en) * 2000-12-14 2003-02-11 International Business Machines Corporation Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication

Also Published As

Publication number Publication date
KR100429556B1 (ko) 2004-05-03
US6767808B2 (en) 2004-07-27
TWI253122B (en) 2006-04-11
CN1484287A (zh) 2004-03-24
CN1302527C (zh) 2007-02-28
US20040053473A1 (en) 2004-03-18
TW200405478A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US7217627B2 (en) Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same
US5989963A (en) Method for obtaining a steep retrograde channel profile
US6013566A (en) Method of forming a doped region in a semiconductor substrate
KR100429556B1 (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
US7235450B2 (en) Methods for fabricating semiconductor devices
KR20030002025A (ko) 반도체 소자 제조방법
KR100549575B1 (ko) 반도체장치의 ｐｍｏｓ트랜지스터 제조 방법
KR100280105B1 (ko) 반도체 장치의 제조방법
JP2005294341A (ja) 半導体装置の製造方法
KR101017042B1 (ko) 반도체 소자의 제조 방법
KR100338820B1 (ko) 모스형 트랜지스터의 소오스/드레인 형성 방법
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
KR100908387B1 (ko) 반도체 소자의 제조 방법
KR100694971B1 (ko) 반도체 소자의 접합영역 형성 방법
JP2005026652A (ja) 半導体素子の製造方法
KR100674715B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH01214172A (ja) 半導体装置の製造方法
KR100531120B1 (ko) 반도체 소자 제조방법
KR100443789B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100561977B1 (ko) 반도체 소자 제조 방법
KR100588787B1 (ko) 반도체 소자 제조방법
KR100588783B1 (ko) 반도체 소자 제조 방법
KR100701686B1 (ko) 반도체 소자의 제조방법
KR100588785B1 (ko) 반도체 소자 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee