KR20030002025A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR20030002025A
KR20030002025A KR1020010038758A KR20010038758A KR20030002025A KR 20030002025 A KR20030002025 A KR 20030002025A KR 1020010038758 A KR1020010038758 A KR 1020010038758A KR 20010038758 A KR20010038758 A KR 20010038758A KR 20030002025 A KR20030002025 A KR 20030002025A
Authority
KR
South Korea
Prior art keywords
ion implantation
drain
source
semiconductor device
kev
Prior art date
Application number
KR1020010038758A
Other languages
English (en)
Other versions
KR100422584B1 (ko
Inventor
오재근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038758A priority Critical patent/KR100422584B1/ko
Priority to TW091100474A priority patent/TW529136B/zh
Priority to US10/138,556 priority patent/US6939769B2/en
Priority to JP2002192607A priority patent/JP4755383B2/ja
Publication of KR20030002025A publication Critical patent/KR20030002025A/ko
Application granted granted Critical
Publication of KR100422584B1 publication Critical patent/KR100422584B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 p+소오스/드레인 이온주입 공정에 관한 것이며, BF2/B 혼합 이온주입을 이용한 p형 소오스/드레인 형성시 생산성을 확보할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명은 BF2/B 혼합 이온주입을 실시함에 있어서, 10~20keV의 이온주입 에너지를 사용하여 BF2이온주입을 실시하고, 5~10keV의 이온주입 에너지를 사용하여 B 이온주입을 실시한다. 10~20keV의 이온주입 에너지에 의한 BF2의 사영비정(Rp)에 대응하는 붕소(B)의 이온주입 에너지는 3~4.5keV이다. 본 발명에서는 기준 이온주입 에너지보다 높은 5~10keV의 이온주입 에너지를 사용하여 B 이온주입을 실시하여 이온 빔 커런트의 증대에 의한 생산성 개선을 도모한다. 이 값은 얕은 접합의 형성을 방해하지 않는 데이터를 얻기 위한 수많은 실험의 산물이며, 이 값을 적용하여 p+소오스/드레인 이온주입을 실시하더라도 결함 특성 및 콘택 저항 특성면에서의 손실은 없었다.

Description

반도체 소자 제조방법{Method for fabricating semiconductor device}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 모스 트랜지스터 형성 공정에 관한 것이며, 더 자세히는 p+소오스/드레인 이온주입공정에 관한 것이다.
반도체 메모리를 비롯한 반도체 소자는 수 많은 모스 트랜지스터를 포함하게 되며, 모스 트랜지스터의 특성에 따라 소자의 동작 특성이 크게 좌우된다. 한편, 거의 모든 공정 단계가 모스 트랜지스터의 특성에 영향을 미친다고 할 수 있지만, 그 중에서도 소오스/드레인을 형성하기 위한 소오스/드레인 이온주입 공정이야말로 모스 트랜지스터의 특성을 결정하는 핵심 공정이라 할 수 있을 것이다.
첨부된 도면 도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 모스 트랜지스터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
종래기술에 따르면, 우선 도 1a에 도시된 바와 같이 STI(Shallow Trench Isolation) 공정을 실시하여 실리콘 기판(1)에 소자분리막(2)을 형성하고, 고에너지 이온주입을 통해 실리콘 기판(1)에 p-웰(도시되지 않음) 및 n-웰(3)을 형성한 다음, 통상의 게이트 형성 공정을 실시하여 게이트 산화막(4) 및 게이트 전극(5)을 형성한다. 이때, 게이트 전극(6) 상부에는 마스크 산화막(6)이 형성되며, 게이트 전극(5) 측벽에는 산화막/질화막 스페이서(7)가 형성된다. 미설명 도면 부호 '8'은 p+소오스/드레인 이온주입 마스크 공정을 통해 형성된, p+소오스/드레인 영역을 선택적으로 오픈시키는 포토레지스트 패턴(8)이다.
다음으로, 도 1b에 도시된 바와 같이 포토레지스트 패턴(8)을 이온주입 마스크로 사용하여 p+소오스/드레인 영역에73Ge 이온주입을 실시하여 그 영역을 선비정질층(pre-amorphous layer)화하고,11B 이온주입을 실시한다. 이후, 포토레지스트패턴(8)을 제거하고, n+소오스/드레인 이온주입 공정 및 후속 공정을 진행한다. 도면 부호 '9'는 소정의 열처리를 통해 형성된 p+소오스/드레인을 나타낸 것이다. 여기서, p+소오스/드레인 이온주입시73Ge 이온주입을 실시하여 선비정질층을 형성하는 것은 이온주입시 채널링 현상을 방지하기 위한 것으로, 최근에는 도펀트로11B 이온을 대신하여 분자량이 큰49BF2이온을 사용함으로써 선비정질화를 위한73Ge 이온주입을 생략하고 있다.
한편, 반도체 소자의 초고집적화에 따른 콘택 크기의 감소로 인하여 콘택 저항이 증가하고 있으며, 비트라인 콘택 또는 금속 콘택 공정을 진행시 이러한 콘택 저항을 줄이기 위한 노력의 일환으로 콘택홀 형성후 노출된 소오스/드레인에 대해 추가적인 도펀트 이온주입을 실시하고 있다. 특히, p+소오스/드레인 콘택 저항은 도펀트인11B 이온의 낮은 고용 한계(solid solubility) - 실리콘에 대한 고용 한계가 n형 도펀트인31P나75As에 비해 동일 온도에서 약 1 차수(order) 정도 낮음 - 로 인하여 저항(면저항 및 콘택 저항) 이슈(issue)가 늘 제기되고 있어, 콘택 영역에만 국부적으로 추가적인49BF2이온주입을 실시하고 있다.
이러한 추가적인49BF2이온주입을 통해 저항 특성을 개선할 수 있으나, 역시11B 이온의 실리콘에 대한 고용한계가 매우 낮은 이유로 그 개선 정도가 크지 않으며, 오히려 EOR(end of range) 결함을 과다하게 유발하여 누설전류를 증가시키는 문제점을 유발하고 있다.
첨부된 도면 도 2는 p+소오스/드레인과 금속의 콘택 부분의 투과전자현미경(TEM) 사진으로, p+소오스/드레인 이온주입 및 추가적인49BF2이온주입에 의해 p+소오스/드레인(20)에 EOR 결함(p+소오스/드레인(20)에서 주위에 비해 검게 나타난 부분)(22)이 많이 발생한 상태를 나타내고 있다. 도면 부호 '21'은 금속 콘택을 나타낸 것이다.
한편,49BF2이온주입시 F 이온의 이온주입 도즈(dose)가 항상 B 이온의 2배에 해당하는 바, F 이온은 B 이온의 TED(Transient Enhanced Diffusion)를 억제하는 효과가 있어 얕은 접합(shallow junction)을 얻는데 도움이 되는 장점을 가진다. 그러나, 이 F 이온의 양이 너무 많을 경우 B 이온의 활성화(activation)를 억제하여 오히려 콘택 저항을 증가시키는 문제를 야기하기도 한다.
이러한, p+소오스/드레인 형성을 위한49BF2단독 이온주입의 문제점을 해결하기 위하여, p+소오스/드레인 이온주입시 1차로49BF2이온주입을 실시하고 다시 2차로11B 이온주입을 실시하는 기술이 제안되었다.
첨부된 도면 도 3은 p+소오스/드레인 형성을 위한49BF2/11B 혼합 이온주입의 적용으로19F의 도즈량 제어에 의한 콘택 영역 도펀트 활성화율(dopant activation ratio)을 BF2단독 이온주입시와 비교하여 나타낸 특성도로서, 두 가지 이온주입 공정에서 사용되는 B의 총 도즈는 동일함에도 불구하고, 도펀트 활성화에 기여하는 캐리어(carrier)의 농도(SRP, spreading resistance profile)를 비교하면, BF2/B 혼합 이온주입(mixed)은 콘택이 형성되는 영역인 200~600Å 깊이에서 1020#/㎤ 이상인 반면, BF2단독 이온주입(BF2only)은 그에 못미치는 3~5×1019#/㎤ 정도이다. 잘 알려진 바와 같이 1019#/㎤ 이상의 도펀트 농도에서는 오믹 콘택(ohmic contact)을 얻을 수 있으나, 1020#/㎤ 이상의 도펀트 농도를 갖는 경우에는 전계방출터널링 콘택(field emission tunneling contact) 형성이 가능하므로, 첨부된 도면 도 4에 도시된 바와 같이 변화(variation)가 적은 콘택 저항(Rc) 특성을 갖게 된다. 참고적으로, 도 4는 BF2/B 혼합 이온주입과 BF2단독 이온주입에 따른 콘택 저항(Rc) 특성도로서, 각각 0.2㎛ 크기의 콘택에 대한 저항값을 측정한 결과를 나타낸 것이다.
한편, 첨부된 도면 도 5a는 BF2단독 이온주입을 통해 형성된 p+소오스/드레인의 투과전자현미경(TEM) 사진이며, 도 5b는 BF2/B 혼합 이온주입을 통해 형성된p+소오스/드레인의 TEM 사진이다. 두 도면을 비교하면 BF2/B 이온주입을 사용한 경우 질량이 적은11B 이온의 적용을 통해 EOR 결함이 크게 줄어듦을 확인할 수 있다. 도면에서 주위에 비해 검게 나타난 부분이 EOR 결함이다.
일반적으로, BF2나 B의 이온화를 위해서는 BF3가스를 사용하는데, 동일한 이온주입 에너지에서는 BF2의 이온화보다는 B의 이온화가 용이하다. 따라서, 첨부된 도면 도 6에 도시된 붕소의 빔 스펙트럼에 나타난 바와 같이 동일한 이온주입 에너지(50keV)에서는 B 이온의 빔 커런트가 BF2이온에 비해 크다. 참고적으로, BF3 가스를 분해하면11B+,10B+,19F+,30BF+,49BF2 +등이 생성되며, 이 중11B+와10B+는 동위원소(isotope)이다.
첨부된 도면 도 7은 이온주입 에너지에 따른11B와49BF2의 이온 빔 커런트 특성를 나타낸 것으로,49BF2의 경우, 얕은 접합(shallow junction)을 얻기 위한 이온주입 에너지가 통상적으로 10~20keV 정도이기 때문에 11mA 정도의 높은 이온 빔 커런트 특성을 가지는 반면,11B의 경우49BF2이온주입시와 같은 사영비정(projection range, Rp)을 얻기 위해서는 그 질량비(분자량비)에 비례하는 3~4.5keV의 이온주입 에너지를 필요로 하는데, 그 영역에서 상대적으로11B의 이온 빔 커런트 특성이 급격히 떨어짐을 확인할 수 있다.
앞서 언급한 바와 같이 BF2/B 혼합 이온주입 공정은 BF2단독 이온주입 공정에 비해 콘택 저항, EOR 결함 측면에서 우수한 특성을 보임에도 불구하고, 얕은 접합을 얻기 위한 이온주입 에너지 영역에서의 붕소(B)의 낮은 빔 커런트 특성 때문에 BF2단독 이온주입 공정에 비해 생산성(throughput)이 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, BF2/B 혼합 이온주입을 이용한 p형 소오스/드레인 형성시 생산성을 확보할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 트랜지스터 형성 공정도.
도 2는 p+소오스/드레인과 금속의 콘택 부분의 투과전자현미경(TEM) 사진.
도 3은 p+소오스/드레인 형성을 위한49BF2이온주입 및11B 이온주입의 적용으로19F의 도즈량 제어에 의한 콘택 영역 도펀트 활성화율(dopant activation ratio)을 BF2단독 이온주입시와 비교하여 나타낸 특성도.
도 4는 BF2/B 이온주입과 BF2단독 이온주입에 따른 콘택 저항(Rc) 특성도.
도 5a는 BF2단독 이온주입에 따라 형성된 형성된 p+소오스/드레인의 투과전자현미경(TEM) 사진.
도 5b는 BF2/B 이온주입에 따라 형성된 p+소오스/드레인의 TEM 사진.
도 6은 붕소의 빔 스펙트럼을 나타낸 도면.
도 7은 이온주입 에너지에 따른11B와49BF2의 이온 빔 커런트 특성도.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 소자의 트랜지스터 형성 공정도.
도 9는 p+소오스/드레인 이온주입 조건에 따른 후속 열처리 후의 면저항(Rs)값과 Rs 맵(map), 그리고, 써마웨이브(Therma wave, TW)값 및 Rs값을 나타낸 도면.
도 10은 상기 도 9의 세 가지 이온주입 조건(종래기술1, 종래기술2, 본 발명)에 따른 SRP 특성도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판
22 : n-웰
28 : 포토레지스트 패턴
29 : p+소오스/드레인
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 10~20keV의 이온주입 에너지를 사용하여 실리콘 기판의 p형 소오스/드레인 영역에 BF2이온주입을 실시하는 제1 단계; 5~10keV의 이온주입 에너지를 사용하여 상기 p형 소오스/드레인 영역에 B 이온주입을 실시하는 제2 단계; 및 도펀트 활성화를 위한 열처리를 실시하여 p형 소오스/드레인을 형성하는 제3 단계를 포함하여 이루어진 반도체 소자 제조방법이 제공된다.
본 발명은 BF2/B 혼합 이온주입을 실시함에 있어서, 10~20keV의 이온주입 에너지를 사용하여 BF2이온주입을 실시하고, 5~10keV의 이온주입 에너지를 사용하여 B 이온주입을 실시한다. 10~20keV의 이온주입 에너지에 의한 BF2의 사영비정(Rp)에 대응하는 붕소(B)의 이온주입 에너지는 3~4.5keV이다. 본 발명에서는 기준 이온주입 에너지보다 높은 5~10keV의 이온주입 에너지를 사용하여 B 이온주입을 실시하여 이온 빔 커런트의 증대에 의한 생산성 개선을 도모한다. 이 값은 얕은 접합의 형성을 방해하지 않는 데이터를 얻기 위한 수많은 실험의 산물이며, 이 값을 적용하여 p+소오스/드레인 이온주입을 실시하더라도 결함 특성 및 콘택 저항 특성면에서의 손실은 없었다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 소자의 트랜지스터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따르면, 우선 도 8a에 도시된 바와 같이 STI 공정을 실시하여 실리콘 기판(21)에 소자분리막(22)을 형성하고, 고에너지 이온주입을 통해 실리콘 기판(21)에 p-웰(도시되지 않음) 및 n-웰(23)을 형성한 다음, 통상의 게이트 형성 공정을 실시하여 게이트 산화막(24) 및 게이트 전극(25)을 형성한다. 이때, 게이트전극(26) 상부에는 마스크 산화막(26)이 형성되며, 게이트 전극(25) 측벽에는 산화막/질화막 스페이서(27)가 형성된다. 미설명 도면 부호 '28'은 p+소오스/드레인 이온주입 마스크 공정을 통해 형성된, p+소오스/드레인 영역을 선택적으로 오픈시키는 포토레지스트 패턴(28)이다. 이때, 산화막/질화막 스페이서(27)의 두께를 기존에 비해 증가시킴으로써49BF2이온주입 및11B 이온주입의 적용에 따른 전류특성(Idsat)의 개선 - 표면 저항 감소 - 에 의해 야기될 수 있는 PMOS 펀치쓰루 문제에 대비하는 것이 바람직하다.
다음으로, 도 8b에 도시된 바와 같이 포토레지스트 패턴(28)을 이온주입 마스크로 사용하여 소오스/드레인 영역에49BF2이온주입 및11B 이온주입을 순차적으로 실시한다. 이후, 포토레지스트 패턴(28)을 제거하고, n+소오스/드레인 이온주입 공정 및 후속 공정을 진행한다. 도면 부호 '29'는 소정의 열처리를 통해 형성된 p+소오스/드레인을 나타낸 것이다.
이때, 총 p+소오스/드레인 이온주입 도즈 타겟에서49BF2이온주입 도즈량을 뺀 값을11B 이온주입 도즈로 설정하며,49BF2이온주입시 10~20keV의 이온주입 에너지를 사용하여 얕은 접합 형성을 도모하고,11B 이온주입시에는 5~10keV의 이온주입에너지를 사용한다. 한편, BF2이온주입시 도즈량은 1×1015#/㎠∼2×1015#/㎠, B 이온주입시 도즈량은 2×1015#/㎠∼1×1015#/㎠로 한다.
상기와 같이 본 발명에서는11B 이온주입시 이온주입 에너지를49BF2의 질량비(분자량비)에 대응하는 기존의 3~4.5keV에 비해 일정 수준 이상으로 증가시켰다. 단,11B 이온주입시 이온주입 에너지의 증가 정도는 p+소오스/드레인 접합의 깊이를 크게 증가시키지 않는 범위로 제한하여야 하며, 이러한 조건을 만족하는 범위를 찾기 수많은 실험의 산물로 5~10keV의11B 이온주입 에너지 범위를 얻을 수 있었다.
첨부된 도면 도 9는 p+소오스/드레인 이온주입 조건에 따른 후속 열처리 후의 면저항(Rs)값과 Rs 맵(map), 그리고 써마웨이브(Therma wave, TW)값 및 Rs값을 나타낸 것으로, 20keV의 이온주입 에너지와 2×1015#/㎠의 도즈 조건을 사용한 p+소오스/드레인 이온주입(종래기술1)과, 20keV의 이온주입 에너지와 1×1015#/㎠의 도즈 조건을 사용한 BF2이온주입 및 4.5keV의 이온주입 에너지와 1×1015#/㎠의 도즈 조건을 사용한 B 이온주입을 적용한 p+소오스/드레인 이온주입(종래기술2)과, 20keV의 이온주입 에너지와 1×1015#/㎠의 도즈 조건을 사용한 BF2이온주입 및5.0keV의 이온주입 에너지와 1×1015#/㎠의 도즈 조건을 사용한 B 이온주입을 적용한 p+소오스/드레인 이온주입(본 발명)을 각각 실시하고, 소오스/드레인 급속열처리(RTP, 1000℃에서 10초간 수행) 공정 직후 측정한 Rs 맵, Rs값, Rs 균일도와 공정 완료 후(캐패시터 형성 후 열처리까지 여러 번의 열처리를 거친 상태)의 Rs 맵, Rs값, Rs 균일도를 각각 나타내고 있다.
도면을 참조하면, 본 발명을 적용한 경우, 소오스/드레인 RTP 후 및 공정 완료 후 측정한 Rs값이 각각 종래기술1에 비해서는 낮고, 종래기술2와는 유사한 값을 나타냄을 확인할 수 있으며, Rs 균일도에 있어서는 종래기술1은 물론 종래기술2에 비해서도 우수한 결과를 나타내고 있다. 또한, p+소오스/드레인 이온주입 직후 측정한 TW값을 비교하면, 본 발명 적용시 종래기술1에 비해 훨씬 낮고, 종래기술2와 유사한 TW값을 얻을 수 있음을 확인할 수 있다. 이는 본 발명 적용시 이온주입에 의한 결함 특성이 우수함을 입증하는 것이다.
한편, 첨부된 도면 도 10은 상기 도 9의 세 가지 이온주입 조건(종래기술1, 종래기술2, 본 발명)에 따른 SRP 특성도로서, 각각의 조건으로 p+소오스/드레인 이온주입을 수행하고 다수 번의 열처리 공정을 포함하는 소자 제조 공정을 완료한 후에 측정한 접합 깊이에 따른 도펀트 활성화에 기여하는 캐리어의 농도를 나타내고 있으며, 하기의 표 1에 주요 지표를 수치화하여 정리하였다.
종래기술1 종래기술2 본 발명
접합 깊이[Å] (2E17 SRP) 1680 1450 1400
캐리어 농도 피크값[#/㎤] 7.80×1019 9.70×1019 1.10×1020
콘택 형성 영역(200Å)에서의 캐리어 농도[#/㎤] 4.40×1019 8.60×1019 1.00×1020
상기 도 10 및 상기 표 1을 참조하면, 본 발명을 적용하는 경우 n-웰과 p+소오스/드레인의 계면 농도라 할 수 있는 2×1017#/㎤의 농도를 가지는 접합 깊이가 종래기술1에 비해 훨씬 낮으며, 종래기술2와 유사한 값을 가지는 바, 본 발명을 적용하는 경우에도 얕은 접합을 유지할 수 있음을 확인할 수 있다. 또한, 캐리어 농도 피크값 및 콘택 형성 영역(200Å)에서의 캐리어 농도에 있어서도 본 발명을 적용하면 전계방출터널링 콘택 형성이 가능한 1020[#/㎤] 이상의 값을 가짐을 확인할 수 있다.
이상의 설명을 종합해 보면, 본 발명에 따라 BF2/B 혼합 이온주입을 실시하면 붕소의 이온주입 에너지 증가에 따른 이온 빔 커런트의 증대로 인하여 생산성을 개선할 수 있게 된다. 이때, 본 발명에서 제안하는 붕소 이온주입 에너지 범위(5~10keV)는 실험적으로 얻은, 얕은 접합의 형성을 방해하지 않는 데이터이며, 이 값을 적용하여 p+소오스/드레인 이온주입을 실시하더라도 결함 특성 및 콘택 저항 특성면에서의 손실은 없다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은49BF2/11B 혼합 이온주입에서 얻을 수 있는 콘택 저항 감소 효과 및 EOR 결함 감소 효과를 그대로 유지하면서 생산성을 확보할 수 있는 효과가 있다. 현재 생산 라인에서 이온주입 공정을 진행할 때, 이온빔 커런트가 1mA 정도 늘어나면, 웨이퍼 3장 기준으로 1분 이상의 공정 시간이 절감되므로, 본 발명은 생산성 증대에 적지 않은 기여을 할 것으로 기대된다. 한편, 본 발명을 적용하는 경우에도 전술한 바와 같이 기존의49BF2/11B 이온주입에서 얻을 수 있는 콘택 저항 감소 효과를 그대로 얻을 수 있으므로, 콘택 오픈 후 추가적인 도펀트 이온주입 공정을 생략할 수 있어 공정 단순화 측면에서의 장점을 유지한다.

Claims (5)

10~20keV의 이온주입 에너지를 사용하여 실리콘 기판의 p형 소오스/드레인 영역에 BF2이온주입을 실시하는 제1 단계;
5~10keV의 이온주입 에너지를 사용하여 상기 p형 소오스/드레인 영역에 B 이온주입을 실시하는 제2 단계; 및
도펀트 활성화를 위한 열처리를 실시하여 p형 소오스/드레인을 형성하는 제3 단계
를 포함하여 이루어진 반도체 소자 제조방법.
제1항에 있어서,
상기 B 이온주입은 p형 소오스/드레인 이온주입 총 타겟 도즈량에서 상기 BF2이온주입의 도즈량을 제외한 도즈량을 사용하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
제2항에 있어서,
상기 BF2이온주입은 1×1015#/㎠∼2×1015#/㎠ 도즈량을 사용하여 실시하는것을 특징으로 하는 반도체 소자 제조방법.
제3항에 있어서,
상기 B 이온주입은 2×1015#/㎠∼1×1015#/㎠ 도즈량을 사용하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 B 이온주입은 질량수가 11인 붕소(B)를 사용하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
KR10-2001-0038758A 2001-06-30 2001-06-30 반도체 소자 제조방법 KR100422584B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0038758A KR100422584B1 (ko) 2001-06-30 2001-06-30 반도체 소자 제조방법
TW091100474A TW529136B (en) 2001-06-30 2002-01-15 Method for manufacturing semiconductor device
US10/138,556 US6939769B2 (en) 2001-06-30 2002-05-06 Method for manufacturing a semiconductor device with using double implanting boron and boron difluoride
JP2002192607A JP4755383B2 (ja) 2001-06-30 2002-07-01 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038758A KR100422584B1 (ko) 2001-06-30 2001-06-30 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20030002025A true KR20030002025A (ko) 2003-01-08
KR100422584B1 KR100422584B1 (ko) 2004-03-12

Family

ID=19711623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038758A KR100422584B1 (ko) 2001-06-30 2001-06-30 반도체 소자 제조방법

Country Status (4)

Country Link
US (1) US6939769B2 (ko)
JP (1) JP4755383B2 (ko)
KR (1) KR100422584B1 (ko)
TW (1) TW529136B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026473B1 (ko) * 2003-12-02 2011-04-01 주식회사 하이닉스반도체 반도체 장치의 트랜지스터 형성 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4112330B2 (ja) * 2002-10-02 2008-07-02 富士通株式会社 半導体装置の製造方法
EP1933992B1 (en) * 2005-08-30 2014-09-24 Advanced Technology Materials, Inc. Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
US8598022B2 (en) 2009-10-27 2013-12-03 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
EP2604175B1 (en) 2011-12-13 2019-11-20 EndoChoice Innovation Center Ltd. Removable tip endoscope
US10045758B2 (en) * 2014-11-26 2018-08-14 Visura Technologies, LLC Apparatus, systems and methods for proper transesophageal echocardiography probe positioning by using camera for ultrasound imaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112376A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置
JPS63307724A (ja) * 1987-06-09 1988-12-15 Nec Corp 半導体集積回路の製造方法
KR930006735B1 (ko) * 1991-02-28 1993-07-23 삼성전자 주식회사 바이씨모스장치의 제조방법
US5225357A (en) * 1992-01-02 1993-07-06 Chartered Semiconductor Manufacturing Low P+ contact resistance formation by double implant
JP3123345B2 (ja) * 1994-05-31 2001-01-09 株式会社日立製作所 イオン打込み装置
JP3006825B2 (ja) * 1995-03-30 2000-02-07 日本電気株式会社 半導体集積回路装置の製造方法
KR100299871B1 (ko) * 1997-12-29 2001-11-22 박종섭 모스전계효과트랜지스터의제조방법
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP2001007329A (ja) * 1999-06-23 2001-01-12 Sony Corp 半導体装置とその製造方法
KR100680436B1 (ko) * 2000-12-08 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026473B1 (ko) * 2003-12-02 2011-04-01 주식회사 하이닉스반도체 반도체 장치의 트랜지스터 형성 방법

Also Published As

Publication number Publication date
JP2003069014A (ja) 2003-03-07
TW529136B (en) 2003-04-21
JP4755383B2 (ja) 2011-08-24
US6939769B2 (en) 2005-09-06
KR100422584B1 (ko) 2004-03-12
US20030003668A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100422584B1 (ko) 반도체 소자 제조방법
KR100594324B1 (ko) 반도체 소자의 듀얼 폴리실리콘 게이트 형성방법
JP3293567B2 (ja) 半導体装置の製造方法
KR100429556B1 (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
KR100475538B1 (ko) 반도체 소자의 제조방법
KR100744650B1 (ko) 반도체 소자 제조방법
KR101082101B1 (ko) 듀얼 게이트의 게이트 전극 형성방법
KR100728958B1 (ko) 반도체 소자의 제조방법
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
KR100388463B1 (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100608352B1 (ko) 반도체소자의 제조방법
KR100451318B1 (ko) 채널링 방지를 위한 반도체 장치의 제조 방법
KR100403956B1 (ko) 반도체 소자 제조방법
KR100424707B1 (ko) 반도체 소자 제조방법
KR100780645B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100674715B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100529449B1 (ko) 반도체 소자의 모스 트랜지스터 제조 방법
KR100701686B1 (ko) 반도체 소자의 제조방법
KR100473734B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100567031B1 (ko) 반도체 소자의 제조방법
KR100642386B1 (ko) 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR20050022392A (ko) 반도체 소자의 제조 방법
KR20040054922A (ko) 반도체 소자의 제조 방법
KR20010065917A (ko) 반도체소자 제조방법
KR20080060332A (ko) 반도체 소자의 듀얼폴리게이트 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee