KR20040054922A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20040054922A KR20040054922A KR1020020081259A KR20020081259A KR20040054922A KR 20040054922 A KR20040054922 A KR 20040054922A KR 1020020081259 A KR1020020081259 A KR 1020020081259A KR 20020081259 A KR20020081259 A KR 20020081259A KR 20040054922 A KR20040054922 A KR 20040054922A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- gate electrode
- semiconductor substrate
- film
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000004913 activation Effects 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- -1 Nitrogen ions Chemical class 0.000 claims description 21
- 125000004429 atom Chemical group 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 125000005843 halogen group Chemical group 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910015890 BF2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- BMSYAGRCQOYYMZ-UHFFFAOYSA-N [As].[As] Chemical compound [As].[As] BMSYAGRCQOYYMZ-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H01L29/66477—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 실리사이드막을 먼저 형성한 다음, 정션영역을 형성하기 위한 이온주입 및 열처리 공정을 실시하고, 실리사이드막 형성후, N2이온주입을 추가로 진행하여 고농도 도핑된 영역의 손실을 방지할 수 있고, 입도가 작은 실리사이드막을 형성할 수 있는 반도체 소자의 제조 방법을 제공한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 0.18㎛ 이하 로직의 반도체 소자에서 실리사이드막과 정션영역의 형성방법에 관한 것이다.
종래의 반도체 소자의 제조 공정을 간략히 살펴보면, 소자 분리막 및 웰이 형성된 반도체 기판 상에 게이트 전극을 형성한다. 이온 주입을 실시하여 정션영역을 형성한다. 정션영역 상부에 실리사이드막을 형성한다. 이때, 이온주입된 정션영역의 깊이는 소자 특성에 있어서 많은 영향을 줄 수 있다. 따라서, 소자의 크기가 감소함에 따라 단 채널 효과(Short Channel Effect; SCE)를 방지하기 위해 점차로 얕은 정션영역을 형성하게 된다. 또한 소자의 크기의 감소로 인해 기생 저항(Parasitic Resistance)의 증가로 인해 소자 동작의 어려움 및 소자 성능이 열화된다. 이를 해결하기 위해 일반적으로 소스/드레인을 형성한 다음 그 상부에 실리사이드막을 형성하여 콘택 저항을 낮추게된다. 하지만, 정션을 형성하기 위해 매우 높게 도핑된 상당 부분의 Si 원자가 실리사이드막을 형성하는데 소모되어 얕은 정션 형성에 한계를 갖게되는 문제점을 안고 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 실리사이드막을 먼저 형성한 다음 정션영역을 형성하기 위한 이온주입 및 열처리 공정을 실시하고, N2이온주입을 추가로 진행하여 고농도 도핑된 영역의 손실을 방지할 수 있고, 입도가작은 실리사이드막을 형성할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 소자 분리막
14, 22 : 마스크 16 : 웰
18, 28 : 산화막 19 : 폴리 실리콘막
20 : 게이트 전극 24, 26 : 저농도 이온층
29 : 절연막 30 : 스페이서
32 : 실리사이드막 34 : 고농도 이온층
36 : 소스/드레인
본 발명에 따른 반도체 기판 상에 게이트 전극을 형성하는 단계와, 저농도 이온 주입을 실시하여 상기 반도체 기판 내에 저농도 접합 영역을 형성하는 단계와, 상기 게이트 전극 양측벽에 스페이서를 형성하는 단계와, 상기 게이트 전극 상부와 상기 반도체 기판 상에 실리사이드막을 형성하는 단계와, 상기 실리사이드막의 일부를 비정질화하고, 균일한 표면의 상기 실리사이드막을 형성하기 위한 질소 이온주입공정을 실시하는 단계 및 상기 반도체 기판에 고농도 이온 주입 공정과 활성화 열처리 공정을 실시하여 소스 및 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 형성한다. 전체 구조 상부에 감광막(Photoresist)을 증착한 후 감광막 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴과 패드 질화막을 식각 마스크로 이용한 STI(Sallow Trench Isolation) 식각공정을 실시하여 트렌치(미도시)를 형성하고 이를 절연막을 이용하여 매립함으로서 소자 분리막(12)을 형성한다. 반도체 기판(10)은 소자 분리막(12)에 의해 활성영역과 비활성영역(즉, 소자 분리막 영역)으로 분리된다. 이에 한정되지 않고, 다양한 형태의 공정을 통해 소자 분리막(12)을 형성할 수 있다. 예컨대, 상술한 패드 산화막 및 패드 질화막을 증착하지 않고 감광막 패턴만을 이용하여 소자 분리막을 형성할 수 있고 또한, 반도체 기판에 웰을 먼저 형성한 다음 소자 분리막을 형성할 수 있다.
도 1b를 참조하면, 상기 감광막 패턴을 제거하기 위한 스트립 공정을 실시하여 상기 감광막 패턴을 제거한다. 또한 소정의 세정공정을 실시하여 상기 패드 질화막 및 상기 패드 산화막을 순차적으로 제거한다. 이어서, 이온 주입용 마스크(14)를 이용한 이온 주입 공정을 실시하여 반도체 기판(10)에 웰 영역(16)을 형성한다.
구체적으로, 반도체 소자가 형성될 영역을 개방시키는 이온 주입 마스크(14)를 형성한 후 이온 주입 공정을 통해 반도체 기판(10)의 노출된 영역에 웰(16)을 형성한다. 이때, PMOS 트랜지스터와 NMOS 트랜지스터를 형성하기 위해서는 n웰과 p웰을 각각 형성해야 하기 때문에 2번의 이온 주입 마스크 형성 공정과 2번의 이온 주입 공정을 통해 n웰과 p웰을 각각 형성한다. 좀더 상세하게 설명하면, 먼저 p웰 영역을 개방시키는 이온 주입 마스크를 형성한 후 붕소(Boron)를 주입하여 p웰을 형성하고, 다시 n웰 영역을 개방시키는 이온 주입 마스크를 형성한 후 인(Phosphorus)이나 비소(Arsenic)를 주입하여 n웰을 형성한다. 본 발명에서는 p웰이나 n웰에 상관없이 하나의 웰을 도시한 상태에서 설명하기로 한다.
도 1c를 참조하면, 세정 공정을 실시하여 반도체 기판(10) 상에 형성된 자연 산화막을 제거한 다음 게이트 절연막(18)과 폴리 실리콘막(19)을 순차적으로 증착한다. 패터닝 공정을 실시하여 웰(16) 상부에 게이트 절연막(18)과 폴리 실리콘막(19)으로 이루어진 게이트 전극(20)을 형성한다. 저농도 이온 주입 공정을 통해 게이트 전극(20) 양 가장자리의 반도체 기판(10)에 소스/드레인을 형성하기 위한 제 1 LDD 이온층(제 1 저농도 접합영역; 24)을 형성한다. 소정의 입사각을 갖는 저농도 이온 주입 공정으로 제 1 LDD 이온층(24)과 게이트 전극(20) 가장자리의 하부 영역까지 불순물을 주입하여 제 2 LDD 이온층(제 2 저농도 접합영역; 26)을 형성한다.
이때, 폴리 실리콘막(18)에 전도성을 부여하기 위하여 불순물이 도핑되며, 이러한 불순물은 추가의 이온 주입 공정을 통해 폴리 실리콘막(18)에 도핑되거나, 후속 공정에서 소스 및 드레인을 형성하기 위한 이온 주입 공정 시 폴리 실리콘막(18)에 도핑된다.
전체 구조 상부에 감광막을 이용한 LDD용 이온 주입 마스크(22)를 형성한 다음 저농도 이온 주입을 실시하여 제 1 LDD 이온층(24)을 형성하고, 틸트(Tilt)를 주어 저농도 이온주입을 실시하여 제 1 LDD 이온층(24)을 감싸는 제 2 LDD 이온층(26)을 형성한다. 제 1 LDD 이온층(24)을 형성하기 위하여 1 내지 20KeV의 이온 주입 에너지로 1E14 내지 2E15atoms/㎠의 비소(Arsenic) 또는 안티몬(Antimony) 이온을 주입한다. 이때 틸트를 전혀 주지 않는다. 제 2 LDD 이온층(26)을 형성하기 위하여 20 내지 80KeV의 이온 주입 에너지로 1E12 내지 5.0E13atoms/㎠의 붕소(Boron), BF2 및 인듐(Indium)을 주입하되, 이온 주입 공정을 1 내지 4번으로 나누어 실시하여 목표로 하는 도즈를 주입한다. 이때 7 내지 60° 범위의 틸트를 가한 할로(Halo) 이온주입을 실시한다. 또한 0 내지 360° 범위의 트위스트(Twist)를 줄 수 있다. 상술한 이온 주입방법은 이에 한정되지 않고 다양한 형태로 변형 가능하다. 예컨대, 이온 주입 마스크를 사용하지 않고 이온주입을 실시할 수 있고, 반도체 기판을 보호하기 위한 스크린 산화막을 형성한 다음 이온주입을 실시 할 수도 있다.
제 1 LDD 이온층(24)을 후속 공정에서 형성될 고농도 이온층보다 낮은 농도로 형성함으로써, 게이트 전극(20) 하부의 반도체 기판(10)의 채널 영역에 흐르는 캐리어(Carrier)들의 전기장을 조절하게 된다. 또한, 소자의 크기는 감소하면서 동작전압이 그에 대응하여 낮아지지 못하기 때문에 드레인 쪽의 채널 영역에 매우 높은 전기장(Electric field)이 집중되는 현상에 의하여 비정상적인 캐리어의 흐름이 형성되어 소자의 작동에 오류가 발생될 수 있는 핫 케리어 이펙트(Hot Carrier Effect)를 최소화할 수 있다. 제 2 LDD 이온층(26)을 통해 게이트 전극(20)의 폭이좁아지면서 채널 길이가 작아짐에 따라 소스 및 드레인간의 간격이 좁아져 소자의 문턱 전압이 낮아지는 단 채널 효과가 발생되는 문제점을 해결할 수 있다.
도 1d를 참조하면, 게이트 전극(20) 측벽에 스페이서(30)를 형성한다. 노출된 반도체 기판(10)과 게이트 전극(20) 상부에 접촉 저항을 낮추기 위해 샐리사이드(Self-Aligned Silicide; Salicide) 공정으로 실리사이드막(32)을 형성한다.
구체적으로, 전체 구조상에 금속막(미도시)과 캡핑막(미도시)을 형성한다. 상기 금속막은 80 내지 150Å의 두께의 코발트(Co)로 형성한다. 상기 캡핑막은 200 내지 300Å의 두께의 TiN으로 형성한다. 상기 금속막을 형성하기 전에 폴리 실리콘막(19) 및 반도체 기판(10) 상부에 형성된 자연 산화막이나 기타 이물질을 제거하기 위하여 세정 공정을 실시할 수 있다. 이때, 세정 공정은 HF가 H2O에 1:99로 희석된 혼합 용액을 이용하여 60 내지 180초 동안 실시한다.
실리사이드막(32)을 형성하기 위한 두 번의 열처리 공정을 실시한다. 1차 및 2차 열처리 공정은 RTP 장비에서 실시하며, 질소(N2) 분위기하에서 실시한다. 제 1차 열처리 공정은 400 내지 500℃온도를 유지하면서 30 내지 60초 동안 실시한다. 이때, 반도체 기판(10)을 RTP 장비로 장착한 후 RTP 장비의 내부 온도를 400 내지 500℃온도로 상승시키는 과정에서, 승온 속도는 30 내지 50℃/sec로 설정하여 공정 조건을 최적화한다. 이를 통해 게이트 전극(20) 상부와 노출된 반도체 기판(10)(정션영역이 될 부분)상에만 실리콘과의 반응을 유도하여 모노 실시사이드(Mono Silicide; CoSi)를 형성한다. 제 2차 열처리 공정은 700 내지 800℃온도를 유지하면서 20 내지 30초 동안 실시한다. 이때, RTP 장비의 내부 온도를 700 내지 800℃온도로 상승시키는 과정에서, 승온 속도는 30 내지 50℃/sec로 설정하여 공정 조건을 최적화한다. 제 2차 열처리 공정을 통해 최종적인 코발트 실리사이드막(CoSi2)을 형성하게 된다.
상기 캡핑막과 미반응 금속막은 NH4OH:H2O2:H2O가 약 0.2:1:10으로 혼합된 SC-1 용액을 이용하여 45 내지 55℃의 온도에서 10 내지 15분 동안 1차 세정 공정을 실시한 후 HCl:H2O2:H2O가 약 1:1:5로 혼합된 SC-1 용액을 이용하여 45 내지 55℃의 온도에서 5 내지 10분 동안 2차 세정 공정을 실시하여 제거한다.
도 1e를 참조하면, 전체 구조 상부에 질소(Nitrogen; N2) 이온주입을 실시하여 실리사이드막(32)의 일부를 비정질화 시킴과 동시에 후속 열처리에 의해 실리사이드막(32) 재형성 될 때 표면의 거칠기 증가와 같은 문제점을 해결한다. 즉, 질소 이온주입을 통해 입도 사이즈(Grain Size)를 적게 하여 표면이 매우 균일한 실리사이드막(32)을 형성한다.
구체적으로, 질소 이온주입은 1 내지 5KeV의 이온 주입 에너지로 1.0E15 내지 1.0E16atoms/㎠의 질소 이온을 주입한다. 이때, 틸트를 전혀 가하지 않거나, 1 내지 60° 범위의 틸트를 가한 할로(Halo) 이온주입을 실시한다. 또한 0 내지 360° 범위의 트위스트(Twist)를 줄 수 있다.
도 1f를 참조하면, 고농도 이온 주입공정(정션 형성을 위한 이온주입)을 실시하여 실리사이드막(32)이 형성된 반도체 기판(10) 내에 고농도 이온층(고농도 접합영역; 34)을 형성한다.
구체적으로, 폴리 실리콘막(19) 및 스페이서(30)를 이온 주입 마스크로 이용한 고농도 이온 주입 공정을 통해 실리사이드막(32), 제 1 및 제 2 LDD 이온층(24 및 26)보다 더 깊은 깊이로 고농도 이온층(34)을 형성한 후 활성화 열처리를 통해 고농도 이온층(34)과 제 1 및 제 2 LDD 이온층(24 및 26)으로 이루어진 소스/드레인(36)을 형성한다. 활성화 열처리로 RTP 어닐을 수행한다.
고농도 접합영역을 형성하기 위한 이온주입은 N+ 영역은 비소(Arsenic; As) 및 인(Phosphorus; P) 이온을 주입하고, P+ 영역은 붕소(Boron; B) 이온을 주입하여 NMOS 또는 PMOS용 접합영역을 형성한다. N+용 이온주입은 20 내지 30KeV의 이온 주입 에너지로 2.0E15 내지 5.0E15atoms/㎠의 비소 이온을 주입한다. 비소 이온 주입 후, 20 내지 40KeV의 이온 주입 에너지로 3.0E13 내지 5.0E14atoms/㎠의 인 이온을 주입한다. P+용 이온주입은 3 내지 5KeV의 이온 주입 에너지로 2.0E15 내지 5.0E15atoms/㎠의 붕소 이온을 주입한다.
활성화 열처리는 스파이크 RTP(Rapid Thermal Processing)공정을 지칭하는 것으로, 반도체 기판(10)의 온도를 상온에서 시작하여 수초간 열을 가하여 약 800 내지 950℃까지 램프업(Lamp up) 시킨 후 약 0 내지 10초 동안 온도를 유지시킨 다음 가하던 열을 중지하여 기판의 온도를 수 초안에 상온으로 램프다운 시킨다. 램프업 시키는 속도는 초당 50 내지 400℃로 상승시키고, 램프다운 시키는 속도는 초당 30 내지 90℃로 하강시킨다. 또한 스파이크 열처리 공정은 N2가스 분위기에서실시한다. 이를 위해 상온에서 반도체 기판(10)을 스파이크 RTP용 챔버로 로딩한 다음, 챔버의 온도는 초당 50 내지 400℃ 상승시켜 800 내지 950℃까지 상승시킨다. 온도가 목표로 하는 지점에 도착하면 바로 챔버의 온도를 초당 60 내지 120℃씩 하강시키던지, 1 내지 10초간 어닐한 다음 챔버의 온도를 상온으로 하강한 다음 챔버를 언로딩한다.
이로 인해 정션형성을 위한 이온주입에 의한 손상이 실리사이드막(32) 내에만 존재하고 기판에 영향을 주지 않아 정션특성이 우수해지고, 실리사이드막(32)과 정션영역의 계면에 도핑농도를 높여줄 수 있어 콘택 저항이 향상된다.
상술한 바와 같이, 본 발명은 실리사이드막을 먼저 형성한 다음 고농도 이온주입을 실시하여 정션영역을 형성함으로서, 고농도 도핑된 정션영역이 열화되는 현상을 방지할 수 있다.
또한, 실리사이드막 형성 후, 질소 이온주입을 통해 입도 사이즈를 적게 하여 표면이 매우 균일한 실리사이드막을 형성할 수 있다.
또한, 콘택저항을 감소시킬 수 있고, 얕은 정션을 형성할 수 있으며, 단 채널 효과를 억제시킬 수 있다.
Claims (5)
- (a) 반도체 기판 상에 게이트 전극을 형성하는 단계;(b) 저농도 이온 주입을 실시하여 상기 반도체 기판 내에 저농도 접합 영역을 형성하는 단계;(c) 상기 게이트 전극 양측벽에 스페이서를 형성하는 단계;(d) 상기 게이트 전극 상부와 상기 반도체 기판 상에 실리사이드막을 형성하는 단계;(e) 상기 실리사이드막의 일부를 비정질화하고, 균일한 표면의 상기 실리사이드막을 형성하기 위한 질소 이온주입공정을 실시하는 단계; 및(f) 상기 반도체 기판에 고농도 이온 주입 공정과 활성화 열처리 공정을 실시하여 소스 및 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (d) 단계는,상기 게이트 전극이 형성된 상기 반도체 기판 상에 금속막과 캐핑막을 순차적으로 형성하는 단계;상기 금속막과 상기 게이트 전극 및 상기 반도체 기판의 실리콘과의 반응을 유도하기 위한 제 1 열처리 공정을 실시하는 단계;상기 게이트 전극 상부와 상기 반도체 기판 상부에 실리사이드막을 형성하기 위한 제 2 열처리 공정을 실시하는 단계; 및상기 캡핑막과 미반응 상기 금속막을 제거하기 위한 세정공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (e) 단계는,1 내지 5KeV의 이온 주입 에너지로 1.0E15 내지 1.0E16atoms/㎠의 질소 이온을 주입하되, 틸트를 전혀 가하지 않거나, 1 내지 60° 범위의 틸트를 가한 할로(Halo) 이온주입을 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (f) 단계는,20 내지 30KeV의 이온 주입 에너지로 2.0E15 내지 5.0E15atoms/㎠의 비소 이온을 주입하는 단계;20 내지 40KeV의 이온 주입 에너지로 3.0E13 내지 5.0E14atoms/㎠의 인 이온을 주입하는 단계; 및800 내지 950℃에서 0 내지 10초간 활성화 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (f)단계는,3 내지 5KeV의 이온 주입 에너지로 2.0E15 내지 5.0E15atoms/㎠의 붕소 이온을 주입하는 단계; 및800 내지 950℃에서 0 내지 10초간 활성화 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020081259A KR100940438B1 (ko) | 2002-12-18 | 2002-12-18 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020081259A KR100940438B1 (ko) | 2002-12-18 | 2002-12-18 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040054922A true KR20040054922A (ko) | 2004-06-26 |
| KR100940438B1 KR100940438B1 (ko) | 2010-02-10 |
Family
ID=37347664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020081259A KR100940438B1 (ko) | 2002-12-18 | 2002-12-18 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100940438B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947746B1 (ko) * | 2003-04-29 | 2010-03-17 | 매그나칩 반도체 유한회사 | 반도체소자 및 그의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098297A (ja) | 1995-06-26 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置、その製造方法及び電界効果トランジスタ |
| KR19980034234A (ko) * | 1996-11-06 | 1998-08-05 | 문정환 | 반도체소자 제조방법 |
| KR20000021070A (ko) * | 1998-09-25 | 2000-04-15 | 김영환 | 모스형 트랜지스터 형성방법 |
| KR100396691B1 (ko) * | 1999-06-16 | 2003-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 살리사이드층 형성 방법 |
-
2002
- 2002-12-18 KR KR1020020081259A patent/KR100940438B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947746B1 (ko) * | 2003-04-29 | 2010-03-17 | 매그나칩 반도체 유한회사 | 반도체소자 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100940438B1 (ko) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| US7235450B2 (en) | Methods for fabricating semiconductor devices | |
| KR100940438B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100475538B1 (ko) | 반도체 소자의 제조방법 | |
| KR101024639B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100908387B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101024637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101016337B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090011493A (ko) | 반도체 소자 제조 방법 | |
| KR100561977B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100588785B1 (ko) | 반도체 소자 제조 방법 | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR100567031B1 (ko) | 반도체 소자의 제조방법 | |
| KR100854574B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100567030B1 (ko) | 트랜지스터 제조 방법 | |
| KR101128699B1 (ko) | 반도체 소자의 제조방법 | |
| KR100824661B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050009622A (ko) | 반도체 소자의 제조 방법 | |
| KR20040050117A (ko) | 반도체 소자의 제조 방법 | |
| KR20040002018A (ko) | 실리사이드층 형성 방법 및이를 이용한 반도체 소자의제조 방법 | |
| KR20040037572A (ko) | 반도체 소자의 제조 방법 | |
| KR20050012948A (ko) | 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 11 |