JPH1126754A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の製造方法に係り、特に、ＭＯＳ
ＦＥＴのチャネル領域における不純物の再分布ばらつき
を抑制する半導体装置の製造方法を提供する。 【解決手段】 半導体基板上に素子分離膜を形成する工
程（ステップＳ１１）と、素子分離膜により画定された
半導体基板の領域にチャネル不純物を導入する工程（ス
テップＳ１４）と、毎秒５０℃以上のレートで所定の温
度まで昇温する熱処理方法により熱処理を行う工程（ス
テップＳ１５）と、半導体基板上にゲート絶縁膜を形成
する工程（ステップＳ１７）と、ゲート絶縁膜上にゲー
ト電極を形成する工程（ステップＳ１８）とにより半導
体装置を製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、ＭＯＳＦＥＴのチャネル領域におけ
る不純物の再分布ばらつきを抑制する半導体装置の製造
方法に関する。

【０００２】

【従来の技術】半導体装置の微細化は留まるところを知
らず、ＤＲＡＭやロジックデバイスでは、その構成素子
の最小加工寸法が０．１μｍ以下のレベルへと向かいつ
つある。このように素子の微細化が進むにつれ、これま
で見えていなかった問題が、今後の解決すべき重要な問
題として浮かび上がってきている。

【０００３】その一つとしてＭＯＳＦＥＴの閾値電圧の
ばらつきが挙げられる。ＭＯＳＦＥＴの閾値電圧は、ゲ
ート長やゲート絶縁膜厚のばらつきなど、物理的なトラ
ンジスタサイズの変動によってばらつくことが知られて
いる。これに加え、近年の素子の微細化とともに新た
に、チャネル領域の不純物分布の統計ゆらぎやチャネル
不純物の注入後の熱処理によるチャネル不純物の再分布
ばらつきが閾値電圧のばらつきに影響することが判って
きている。

【０００４】微細化が進む近年のＭＯＳＦＥＴでは、こ
のようなチャネル領域の不純物の統計ゆらぎやチャネル
不純物の注入後の熱処理によるチャネル不純物の再分布
ばらつきがデバイス特性に大きく関与しており、ＣＭＯ
Ｓデバイスの低消費電力化を進めるうえでも、また、デ
バイス設計マージンを広く取るうえでも、これらばらつ
きをできる限り抑えることが望ましい。

【０００５】このため、更なる微細化が展開される今後
のデバイスでは、上述した閾値電圧のばらつきを抑制し
うるプロセスを構築することが極めて重要である。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、このような不純物の再分布
ばらつき等について十分な考慮がなされていなかったた
め、ＭＯＳＦＥＴの閾値電圧ばらつきを制御することは
困難であった。特に、ゲート長が０．２μｍを切るよう
な微細なトランジスタでは、不純物の再分布ばらつきが
閾値電圧に与える影響が顕著となるため、不純物の再分
布ばらつきを抑制しうる半導体装置の製造方法が望まれ
ている。

【０００７】本発明の目的は、ＭＯＳＦＥＴのチャネル
領域における不純物の再分布ばらつきを抑制する半導体
装置の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的は、半導体基板
上に素子分離膜を形成する素子分離膜形成工程と、前記
素子分離膜により画定された前記半導体基板の領域にチ
ャネル不純物を導入するチャネル不純物導入工程と、前
記チャネル不純物が導入された前記半導体基板を、毎秒
５０℃以上のレートで所定の温度まで昇温する熱処理方
法により熱処理を行う熱処理工程と、前記半導体基板上
にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前
記ゲート絶縁膜上にゲート電極を形成するゲート電極形
成工程とを有することを特徴とする半導体装置の製造方
法によって達成される。このようにして、チャネル不純
物導入工程と、ゲート絶縁膜形成工程との間に、高速で
昇温をする熱処理工程を行うことにより、ゲート絶縁膜
を形成する際の酸化工程においてチャネル不純物の酸化
増速拡散を抑制することができる。これにより、チャネ
ル不純物の再分布ばらつきを抑えることができるので、
ＭＯＳＦＥＴの閾値電圧ばらつきを低減することができ
る。

【０００９】また、上記の半導体装置の製造方法におい
て、前記熱処理工程では、不活性ガス雰囲気で前記半導
体基板を熱処理することが望ましい。また、上記の半導
体装置の製造方法において、前記熱処理工程では、前記
半導体基板を窒化することが望ましい。このように形成
した窒化膜を利用することにより、酸窒化膜をゲート絶
縁膜とするＭＯＳＦＥＴを、閾値電圧のばらつきを低減
しつつ形成することができる。

【００１０】また上記の半導体装置の製造方法におい
て、前記ゲート絶縁膜形成工程では、毎秒３０℃以上の
レートで所定の温度まで昇温する酸化方法により前記半
導体基板を酸化して前記ゲート絶縁膜を形成することが
望ましい。ゲート絶縁膜形成工程で高速昇温酸化法を用
いれば、チャネル不純物の増速拡散を更に抑制すること
ができる。

【００１１】また、上記の半導体装置の製造方法におい
て、前記ゲート絶縁膜形成工程は、毎秒３０℃以上のレ
ートで所定の温度まで昇温する酸化方法により前記半導
体基板を酸化する第１の酸化工程と、炉酸化により前記
半導体基板を酸化する第２の酸化工程とを有することが
望ましい。このように２段階で酸化処理を行うことによ
り、チャネル不純物の増速拡散を防止しつつゲート絶縁
膜の信頼性を高めることができる。

【００１２】また、上記の半導体装置の製造方法におい
て、前記素子分離膜形成工程の後に、前記素子分離膜の
応力を緩和するための素子分離膜アニール工程を更に有
することが望ましい。高温の素子分離膜アニールを行う
ことにより、チャネル不純物のストレス起因の拡散を抑
制することができるので、ＭＯＳＦＥＴの閾値電圧ばら
つきを低減することができる。

【００１３】また、上記目的は、半導体基板上に素子分
離膜を形成する素子分離膜形成工程と、前記半導体基板
を熱処理して前記素子分離膜の応力を緩和する素子分離
膜アニール工程と、前記半導体基板上に、ゲート絶縁膜
を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜
下の前記半導体基板にチャネル不純物を導入するチャネ
ル不純物導入工程と、前記ゲート絶縁膜上にゲート電極
を形成するゲート電極形成工程とを有することを特徴と
する半導体装置の製造方法によっても達成される。こう
することにより、ゲート絶縁膜の形成後にチャネル不純
物を導入するので、ゲート絶縁膜形成過程におけるチャ
ネル不純物の再分布を防止することができる。また、素
子分離膜の形成後に高温アニールを行うので、チャネル
不純物のストレス起因の拡散をも防止することができ
る。

【００１４】また、上記の半導体装置の製造方法におい
て、前記ゲート絶縁膜形成工程の後に、前記ゲート絶縁
膜を窒化するゲート絶縁膜窒化工程を更に有することが
望ましい。チャネル不純物の導入後にゲート絶縁膜の窒
化処理を行えば、ゲート絶縁膜の注入ダメージを除去で
きると同時に窒化酸化膜よりなるゲート絶縁膜を形成す
ることができる。

【００１５】

【発明の実施の形態】

［第１実施形態］本発明の第１実施形態による半導体装
置の製造方法を図１乃至図３を用いて説明する。図１は
本実施形態による半導体装置の製造方法を示す工程図、
図２は本実施形態による半導体装置の製造方法を示す工
程断面図、図３は本実施形態の変形例による半導体装置
の製造方法を示す工程図である。

【００１６】まず、シリコン基板１０上に素子分離膜１
２を形成し、素子領域を画定する（ステップＳ１１、図
２（ａ））。例えば、ＬＯＣＯＳ（LOCal Oxidation of
Silicon）法を用いた１０００℃のウェット酸化によ
り、膜厚約２００ｎｍの素子分離膜１２を局所的に形成
する。次いで、素子分離膜１２を形成したシリコン基板
１０を再度熱酸化し、素子領域に犠牲酸化膜１４を形成
する（ステップＳ１２、図２（ｂ））。例えば、９００
℃のドライ酸化により、膜厚約１０ｎｍの犠牲酸化膜１
４を形成する。

【００１７】続いて、素子分離領域における寄生トラン
ジスタの動作を防止すべく、素子分離領域にチャネルス
トップ不純物１６を注入する（ステップＳ１３、図２
（ｃ））。Ｎ型トランジスタ形成領域であれば、例えば
Ｂイオンを、加速エネルギー４０ｋｅＶ、注入量４×１
０¹²ｃｍ^-2としてイオン注入する。この後、ＭＯＳＦＥ
Ｔの閾値電圧を制御するためのチャネルストップ不純物
１８を注入する（ステップＳ１４、図２（ｄ））。Ｎ型
トランジスタ形成領域であれば、例えばＢイオンを、加
速エネルギー１０ｋｅＶ、注入量９×１０¹²ｃｍ^-2とし
てイオン注入する。

【００１８】次いで、酸素を含まない雰囲気中で、高速
で昇温を行うアニールを行う（ステップＳ１５）。例え
ば、流量を５ＳＬＭとした窒素ガス雰囲気中で、１００
０℃、５秒間のアニールを行う。このアニールは、後工
程で行うゲート酸化時におけるチャネル不純物１８の酸
化増速拡散を抑えることを目的として行うものである。
イオン注入直後のシリコン基板１０を酸化雰囲気中で熱
処理すると、酸化反応に伴う注入不純物の酸化増速拡散
が生じる。このため、チャネル不純物注入直後にゲート
酸化を行うと、チャネル不純物の再分布にばらつきを生
じることとなる。

【００１９】そこで、本実施形態による半導体装置の製
造方法では、チャネル不純物注入工程とゲート絶縁膜形
成工程との間に熱処理を行うことによりシリコン基板１
０中の注入ダメージを予め除去しておき、ゲート絶縁膜
形成工程におけるチャネル不純物の増速拡散を抑制して
いる。なお、この熱処理には、ランプ加熱などを用いた
高速昇温アニールを適用することが好ましい。チャネル
不純物のプロファイルに大きな影響を与えずに所期の目
的を達成することができるからである。但し、熱処理条
件は、不純物の再分布などを考慮し、適宜調整すること
が望ましい。

【００２０】ところで、本明細書にいう高速昇温熱処理
（アニール）とは、所定の熱処理温度までに達する昇温
レートが速い熱処理方法を指すものであり、例えば、ラ
ンプ加熱を用いた熱処理が該当する。電気炉を用いた通
常の炉アニールと区別するために用いた表現である。な
お、具体的には、毎秒５０℃以上のレートで昇温する熱
処理が望ましい。

【００２１】続いて、素子領域上の犠牲酸化膜１４を除
去した後、ゲート絶縁膜２０を形成する（ステップＳ１
６〜１７、図２（ｅ））。例えば、弗酸系水溶液を用い
たウェットエッチングにより犠牲酸化膜１４を除去した
後、８００℃でウェット酸化を行い、膜厚約５ｎｍのゲ
ート絶縁膜２０を形成する。本実施形態による半導体装
置の製造方法では、ゲート絶縁膜の形成に先立ち高速昇
温アニールを行っているので、この酸化におけるチャネ
ル不純物の増速拡散が抑制され、チャネル不純物の再分
布ばらつきを小さく抑えることができる。

【００２２】この後、通常のＭＯＳＦＥＴの製造方法と
同様にして、ゲート電極２２、ソース／ドレイン拡散層
２４、２６を形成し、ＭＯＳトランジスタを形成する
（ステップＳ１８、図２（ｆ））。このように、本実施
形態によれば、チャネル不純物注入工程と、ゲート絶縁
膜形成工程との間に、酸素を含まない雰囲気中における
高速昇温アニールを行うので、ゲート絶縁膜２０を形成
する際の酸化工程におけるチャネル不純物の酸化増速拡
散を抑制することができる。これにより、チャネル不純
物１８の再分布ばらつきを抑えることができるので、Ｍ
ＯＳＦＥＴの閾値電圧ばらつきを低減することができ
る。

【００２３】なお、近年の半導体装置では、ゲート絶縁
膜２０の信頼性向上などを目的として、ゲート絶縁膜２
０に酸窒化膜を用いることがある。このような場合、上
記の高速昇温アニールの代わりに高速昇温窒化を行うこ
とによってもチャネル不純物の再分布を防止しつつ酸窒
化膜を有するＭＯＳトランジスタを形成することができ
る。

【００２４】例えば、図３に示すように、ステップＳ２
５において犠牲酸化膜１４を除去した後に高速昇温窒化
（ＲＴＮ）を行い、素子領域にシリコン窒化膜を形成す
る（ステップＳ２５）。例えば、アンモニア流量を５Ｓ
ＬＭ、温度を８５０℃、時間を１２０秒としてシリコン
基板１０を窒化してシリコン窒化膜を形成する。次い
で、電気炉で炉酸化を行い、このように形成したシリコ
ン窒化膜を熱酸化し、酸窒化膜よりなるゲート絶縁膜２
０を形成する（ステップＳ２７）。例えば、温度８００
℃でウェット酸化を行い、膜厚約５ｎｍのゲート絶縁膜
２０を形成する。

【００２５】こうすることにより、酸窒化膜よりなるゲ
ート絶縁膜を有するＭＯＳトランジスタをチャネル不純
物の再分布を抑制しつつ形成することができる。 ［第２実施形態］本発明の第２実施形態による半導体装
置の製造方法を図４を用いて説明する。図１又は図２に
示す第１実施形態による半導体装置の製造方法と同一の
構成要素には同一の符号を付して説明を省略又は簡略に
する。

【００２６】図４は本実施形態による半導体装置の製造
方法を示す工程図である。本実施形態による半導体装置
の製造方法は、チャネル不純物の再分布を抑制するため
にチャネル不純物注入工程とゲート絶縁膜形成工程との
間に酸素を含まない雰囲気中における高速昇温アニール
を行う点については第１実施形態による半導体装置の製
造方法と同様であるが、素子分離膜の形成直後に高温の
アニールを行うことに特徴がある。

【００２７】すなわち、本実施形態による半導体装置の
製造方法では、図４に示すように、素子分離膜形成工程
（ステップＳ３１）と犠牲酸化膜形成工程（ステップＳ
３３）との間に、新たに素子分離膜アニール工程（ステ
ップＳ３２）を設けている。ＬＯＣＯＳ法などを用いた
素子分離膜１２の形成過程では、下地のシリコン基板１
０を熱酸化して素子分離膜１２を形成するが、素子分離
膜１２の周縁領域には酸化反応などに伴うメカニカルス
トレスが導入されることがある。このようなストレスが
シリコン基板１０中に存在すると、ストレス起因の不純
物拡散が生じてチャネル不純物１８の再分布過程にばら
つきを生じる虞がある。そこで、本実施形態による半導
体装置の製造方法では、素子分離膜１２の形成後に不活
性ガス雰囲気中で１０００℃以上の高温アニールを行
い、素子分離膜１２形成時にシリコン基板１０に導入さ
れたメカニカルストレスを緩和している。

【００２８】このようにして素子分離膜１２の形成後に
高温アニールを行うことにより、後工程におけるチャネ
ル不純物の再分布ばらつきを低減することができる。特
に、図４に示すように、チャネル不純物注入工程とゲー
ト絶縁膜形成工程との間に酸素を含まない雰囲気中にお
ける高速昇温アニールを行うプロセスに適用すれば、チ
ャネル不純物１８の再分布ばらつきを更に効果的に抑制
することができる。

【００２９】なお、この熱処理としては、例えば、窒素
雰囲気中、１２００℃、３０分間の炉アニールを適用す
ることができる。但し、熱処理条件は、素子分離膜１２
の形成方法や膜厚等に応じて適宜選択することが好まし
い。このように、本実施形態によれば、素子分離膜１２
の形成後に素子分離膜形成工程（ステップＳ３１）で導
入されるメカニカルストレスを緩和するための高温アニ
ールを行うので（ステップＳ３２）、ストレス起因の不
純物の再分布を低減することができる。これにより、チ
ャネル不純物の再分布を抑えることができるので、ＭＯ
ＳＦＥＴの閾値電圧ばらつきを低減することができる。

【００３０】［第３実施形態］本発明の第３実施形態に
よる半導体装置の製造方法を図５を用いて説明する。図
１又は図２に示す第１実施形態による半導体装置の製造
方法と同一の構成要素には同一の符号を付して説明を省
略又は簡略にする。図５は本実施形態による半導体装置
の製造方法を示す工程図である。

【００３１】本実施形態による半導体装置の製造方法
は、チャネル不純物の再分布を抑制するためにチャネル
不純物注入工程とゲート絶縁膜形成工程との間に酸素を
含まない雰囲気中における高速昇温アニールを行う点に
ついては第１実施形態による半導体装置の製造方法と同
様であるが、ゲート絶縁膜形成工程において高速昇温酸
化法を用いていることに特徴がある。

【００３２】高速昇温酸化法を用いた酸化膜形成では、
不純物の増速拡散を低減できることが知られている。こ
のため、ゲート絶縁膜２０の形成に高速昇温酸化法を適
用すればチャネル領域のチャネル不純物１８の増速拡散
による再分布を抑えつつゲート絶縁膜２０を形成するこ
とが可能となる。特に、図５に示すように、チャネル不
純物注入工程とゲート絶縁膜形成工程との間に酸素を含
まない雰囲気中における高速昇温アニールを行うプロセ
スに適用すれば、チャネル不純物の再分布ばらつきを更
に効果的に抑制することができる。

【００３３】なお、この酸化には、少なくとも毎秒３０
℃以上のレートで昇温する酸化方法を適用することが望
ましい。具体的には、例えば、酸素の流量を５ＳＬＭ、
昇温レートを６０℃／秒、温度を１０００℃、時間を５
分間とした短時間酸化（ＲＴＯ）を適用することができ
る。但し、熱処理条件は、ゲート絶縁膜２０の膜厚等に
応じて適宜選択することが好ましい。

【００３４】このように、本実施形態によれば、ゲート
絶縁膜２０を高速昇温酸化により形成するので、ゲート
絶縁膜形成過程におけるチャネル不純物１８の再分布を
抑制することができる。これにより、ＭＯＳＦＥＴの閾
値電圧ばらつきを低減することができる。なお、上記実
施形態では、高速昇温酸化によるゲート絶縁膜形成を第
１実施形態による半導体装置の製造方法に適用した例を
示したが、第２実施形態による半導体装置の製造方法に
適用してもよい。これにより、チャネル不純物の再分布
を更に抑制することができる。

【００３５】［第４実施形態］本発明の第４実施形態に
よる半導体装置の製造方法を図６を用いて説明する。図
１又は図２に示す第１実施形態による半導体装置の製造
方法と同一の構成要素には同一の符号を付して説明を省
略又は簡略にする。図６は本実施形態による半導体装置
の製造方法を示す工程図である。

【００３６】本実施形態による半導体装置の製造方法
は、チャネル不純物の再分布を抑制するためにチャネル
不純物注入工程とゲート絶縁膜形成工程との間に酸素を
含まない雰囲気中における高速昇温アニールを行う点に
ついては第１実施形態による半導体装置の製造方法と同
様であるが、ゲート絶縁膜形成工程において、高速昇温
酸化法と炉酸化とを組み合わせた二段階酸化法を適用し
ていることに特徴がある。

【００３７】すなわち、本実施形態による半導体装置の
製造方法では、図６に示すように、高速昇温酸化による
第１の酸化工程（ステップＳ５６）と、炉酸化による第
２の酸化工程（ステップＳ５７）とによりゲート絶縁膜
２０を形成する。現状の技術では、高速昇温酸化により
形成した酸化膜は、炉酸化により形成した酸化膜よりも
膜質が劣っている。一方、高速昇温酸化と炉酸化とによ
る二段階の酸化を行うとその膜質が改善できることが知
られている。また、酸化増速拡散は、酸化の初期過程で
発生することが知られており、この過程における増速拡
散を低減できればチャネル不純物の再分布を抑制するこ
とが可能である。

【００３８】そこで、本実施形態による半導体装置の製
造方法では、増速拡散を抑制するためにまず高速昇温酸
化による酸化を行い、その後、ゲート絶縁膜の膜質を向
上するために炉酸化による酸化を行っている。なお、こ
の熱処理としては、例えば、酸素の流量を５ＳＬＭ、温
度を１０００℃、時間を５秒とした高速昇温酸化の後、
温度８００℃のウェット酸化を電気炉中で行い、膜厚約
５ｎｍのゲート絶縁膜を形成するプロセスを適用するこ
とができる。但し、熱処理条件は、ゲート絶縁膜の膜厚
等に応じて適宜選択することが好ましい。

【００３９】このように、本実施形態によれば、ゲート
絶縁膜形成を、高速昇温酸化により酸化膜を形成する第
１の酸化工程（ステップＳ５６）と、炉酸化により酸化
膜を形成する第２の酸化工程（ステップＳ５７）とによ
り行うので、チャネル不純物の酸化増速拡散を抑えつ
つ、ゲート絶縁膜２０の信頼性をも向上することができ
る。

【００４０】［第５実施形態］本発明の第５実施形態に
よる半導体装置の製造方法を図７乃至図９を用いて説明
する。図１又は図２に示す第１実施形態による半導体装
置の製造方法と同一の構成要素には同一の符号を付して
説明を省略又は簡略にする。図７は本実施形態による半
導体装置の製造方法を示す工程図、図８及び図９は本実
施形態の変形例による半導体装置の製造方法を示す工程
図である。

【００４１】本実施形態による半導体装置の製造方法
は、ゲート酸化過程におけるチャネル不純物の酸化増速
拡散が生じないように、ゲート絶縁膜の形成後にチャネ
ル不純物を導入することに特徴がある。以下、本実施形
態による半導体装置の製造方法を図７を用いて説明す
る。まず、シリコン基板１０上に素子分離膜１２を形成
し、素子領域を画定する（ステップＳ６１）。

【００４２】次いで、高温のアニールを行い、素子分離
膜１２の形成過程で導入されるメカニカルストレスを緩
和する（ステップＳ６２）。続いて、素子分離膜１２を
形成したシリコン基板１０を再度熱酸化し、素子領域に
犠牲酸化膜１４を形成する（ステップＳ６３）。この
後、素子分離領域における寄生トランジスタの動作を防
止すべく、素子分離領域にチャネルストップ不純物１６
を注入する（ステップＳ６４）。

【００４３】次いで、素子領域上の犠牲酸化膜１４を除
去した後、ゲート絶縁膜２０を形成する。この際、素子
領域にはチャネル不純物１８は導入されていないので、
ゲート絶縁膜２０を形成する酸化工程におけるチャネル
不純物１８の酸化増速拡散は生じることはない。続い
て、ＭＯＳＦＥＴの閾値電圧を制御するためのチャネル
ストップ不純物２０を注入する。

【００４４】この後、通常のＭＯＳＦＥＴの製造方法と
同様にして、ゲート電極２２、ソース／ドレイン２４、
２６拡散層を形成し、ＭＯＳトランジスタを形成する。
このように、本実施形態によれば、素子分離膜の形成後
に素子分離過程で導入されるメカニカルストレスを緩和
するための高温アニールを行うので（ステップＳ６
２）、ストレス起因の不純物の再分布を低減することが
できる。また、ゲート絶縁膜の形成後にチャネル不純物
を注入するので（ステップＳ６７）、ゲート絶縁膜２０
の形成過程におけるチャネル不純物の酸化増速拡散を防
止することができる。これにより、チャネル不純物の再
分布を抑えることができるので、ＭＯＳＦＥＴの閾値電
圧ばらつきを低減することができる。

【００４５】なお、上記実施形態では、ゲート絶縁膜２
０を通してチャネル不純物１８を導入することとなるた
め、イオン注入によるダメージがゲート絶縁膜２０に誘
起されることが懸念される。この場合、例えば、図８に
示すように、チャネル不純物１８の注入後に窒化処理を
行い、ゲート絶縁膜２０のダメージを除去すると同時
に、ステップＳ７６において形成したシリコン酸化膜よ
りなるゲート絶縁膜２０を窒化し（ステップＳ７８）、
窒化酸化膜よりなるゲート絶縁膜２０を形成することが
有効である。

【００４６】また、ゲート電極となる導電層やゲート電
極上からチャネル不純物を注入することによっても、ゲ
ート絶縁膜に与えるダメージを低減することができる。
また、図９に示すように、犠牲酸化膜１４の除去前にシ
リコン基板１０の深い位置にパンチスルーストッパを形
成するためのイオン注入を行い、その後、ゲート絶縁膜
２０を形成し、ゲート絶縁膜２０を通してゲート絶縁膜
２０を劣化しないように低エネルギー、低ドーズで浅い
位置に閾値制御用のチャネル不純物注入を行えば、注入
ドーズを抑えたままチャネル領域の表面濃度を上げるこ
とができるので、チャネル不純物注入によるゲート絶縁
膜へのダメージを低減することができる。

【００４７】また、図９に示す半導体装置の製造方法に
おいては、チャネルストップ不純物注入とパンチスルー
ストッパ不純物注入とを一回のイオン注入で兼ねること
もできる。 ［変形実施形態］本発明は、上記実施形態に限らず種々
の変形が可能である。

【００４８】例えば、上記第１乃至第５実施形態では、
ＬＯＣＯＳ法により素子分離膜を形成する方法を例に説
明したが、他の素子分離膜形成方法を用いた場合にも本
発明を適用することができる。例えば、シャロートレン
チ分離を用いた素子分離法を用いる場合にも有効であ
る。また、上記実施形態に記載したプロセス条件は一例
を示したものにすぎず、デバイス構造等に応じて適宜最
適化することが望ましい。

【００４９】また、第１乃至第４実施形態による半導体
装置の製造方法では、チャネル不純物の再分布を抑制す
るためにチャネル不純物注入工程とゲート絶縁膜形成工
程との間に酸素を含まない雰囲気中における高速昇温ア
ニールを行うことが重要であり、その他の工程について
は、上述した工程図に沿って必ずしも行われる必要はな
い。例えば、チャネルストップ不純物のイオン注入工程
は、ゲート絶縁膜形成工程の後に行ってもよい。

【００５０】また、上述した製造工程の間に、他の工程
を挿入してもよい。

【００５１】

【発明の効果】以上の通り、本発明によれば、半導体基
板上に素子分離膜を形成する素子分離膜形成工程と、素
子分離膜により画定された半導体基板の領域にチャネル
不純物を導入するチャネル不純物導入工程と、チャネル
不純物が導入された半導体基板を、毎秒５０℃以上のレ
ートで所定の温度まで昇温する熱処理方法により熱処理
を行う熱処理工程と、半導体基板上にゲート絶縁膜を形
成するゲート絶縁膜形成工程と、ゲート絶縁膜上にゲー
ト電極を形成するゲート電極形成工程とにより半導体装
置を製造するので、ゲート絶縁膜を形成する際の酸化工
程においてチャネル不純物の酸化増速拡散を抑制するこ
とができる。これにより、チャネル不純物の再分布ばら
つきを抑えることができるので、ＭＯＳＦＥＴの閾値電
圧ばらつきを低減することができる。

【００５２】また、上記の半導体装置の製造方法におい
て、上記熱処理工程には不活性ガス雰囲気中で半導体基
板を熱処理する熱処理方法を適用することができる。ま
た、上記の半導体装置の製造方法において、上記熱処理
工程では半導体基板を窒化してもよい。このように形成
した窒化膜を利用することにより、酸窒化膜をゲート絶
縁膜とするＭＯＳＦＥＴを、閾値電圧のばらつきを低減
しつつ形成することができる。

【００５３】また上記の半導体装置の製造方法におい
て、ゲート絶縁膜形成には、毎秒３０℃以上のレートで
所定の温度まで昇温する酸化方法を適用することが有効
である。ゲート絶縁膜形成工程で高速昇温酸化法を用い
れば、チャネル不純物の増速拡散を更に抑制することが
できる。また、上記の半導体装置の製造方法において、
ゲート絶縁膜形成工程では、毎秒３０℃以上のレートで
所定の温度まで昇温する酸化方法により半導体基板を酸
化する第１の酸化工程と、炉酸化により半導体基板を酸
化する第２の酸化工程とを行うことも有効である。この
ように２段階で酸化処理を行うことにより、チャネル不
純物の増速拡散を防止しつつゲート絶縁膜の信頼性を高
めることができる。

【００５４】また、上記の半導体装置の製造方法では、
素子分離膜形成工程の後に、素子分離膜の応力を緩和す
るための素子分離膜アニール工程を行うことも有効であ
る。高温の素子分離膜アニールを行うことにより、チャ
ネル不純物のストレス起因の拡散を抑制することができ
るので、ＭＯＳＦＥＴの閾値電圧ばらつきを低減するこ
とができる。

【００５５】また、半導体基板上に素子分離膜を形成す
る素子分離膜形成工程と、半導体基板を熱処理して素子
分離膜の応力を緩和する素子分離膜アニール工程と、半
導体基板上に、ゲート絶縁膜を形成するゲート絶縁膜形
成工程と、ゲート絶縁膜下の半導体基板にチャネル不純
物を導入するチャネル不純物導入工程と、ゲート絶縁膜
上にゲート電極を形成するゲート電極形成工程とにより
半導体装置を製造することにより、ゲート絶縁膜形成過
程におけるチャネル不純物の再分布を防止することがで
きる。また、素子分離膜の形成後に高温アニールを行う
ので、チャネル不純物のストレス起因の拡散をも防止す
ることができる。

【００５６】また、上記の半導体装置の製造方法におい
て、ゲート絶縁膜形成工程の後に、ゲート絶縁膜を窒化
するゲート絶縁膜窒化工程を行えば、ゲート絶縁膜の注
入ダメージを除去できると同時に窒化酸化膜よりなるゲ
ート絶縁膜を形成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置の製造
方法を示す工程図である。

【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図である。

【図３】第１実施形態の変形例による半導体装置の製造
方法を示す工程図である。

【図４】本発明の第２実施形態による半導体装置の製造
方法を示す工程図である。

【図５】本発明の第３実施形態による半導体装置の製造
方法を示す工程図である。

【図６】本発明の第４実施形態による半導体装置の製造
方法を示す工程図である。

【図７】本発明の第５実施形態による半導体装置の製造
方法を示す工程図である。

【図８】第５実施形態の変形例による半導体装置の製造
方法を示す工程図である。

【図９】第５実施形態の変形例による半導体装置の製造
方法を示す工程図である。

【符号の説明】

１０…シリコン基板 １２…素子分離膜 １４…犠牲酸化膜 １６…チャネルストップ不純物 １８…チャネル不純物 ２０…ゲート絶縁膜 ２２…ゲート電極 ２４…ソース／ドレイン拡散層 ２６…ソース／ドレイン拡散層

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に素子分離膜を形成する素
   子分離膜形成工程と、 前記素子分離膜により画定された前記半導体基板の領域
   にチャネル不純物を導入するチャネル不純物導入工程
   と、 前記チャネル不純物が導入された前記半導体基板を、毎
   秒５０℃以上のレートで所定の温度まで昇温する熱処理
   方法により熱処理を行う熱処理工程と、 前記半導体基板上にゲート絶縁膜を形成するゲート絶縁
   膜形成工程と、 前記ゲート絶縁膜上にゲート電極を形成するゲート電極
   形成工程とを有することを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記熱処理工程では、不活性ガス雰囲気で前記半導体基
   板を熱処理することを特徴とする半導体装置の製造方
   法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 前記熱処理工程では、前記半導体基板を窒化することを
   特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   半導体装置の製造方法において、 前記ゲート絶縁膜形成工程では、毎秒３０℃以上のレー
   トで所定の温度まで昇温する酸化方法により前記半導体
   基板を酸化して前記ゲート絶縁膜を形成することを特徴
   とする半導体装置の製造方法。
5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
   半導体装置の製造方法において、 前記ゲート絶縁膜形成工程は、 毎秒３０℃以上のレートで所定の温度まで昇温する酸化
   方法により前記半導体基板を酸化する第１の酸化工程
   と、 炉酸化により前記半導体基板を酸化する第２の酸化工程
   とを有することを特徴とする半導体装置の製造方法。
6. 【請求項６】 請求項１乃至５のいずれか１項に記載の
   半導体装置の製造方法において、 前記素子分離膜形成工程の後に、前記素子分離膜の応力
   を緩和するための素子分離膜アニール工程を更に有する
   ことを特徴とする半導体装置の製造方法。
7. 【請求項７】 半導体基板上に素子分離膜を形成する素
   子分離膜形成工程と、 前記半導体基板を熱処理して前記素子分離膜の応力を緩
   和する素子分離膜アニール工程と、 前記半導体基板上に、ゲート絶縁膜を形成するゲート絶
   縁膜形成工程と、 前記ゲート絶縁膜下の前記半導体基板にチャネル不純物
   を導入するチャネル不純物導入工程と、 前記ゲート絶縁膜上にゲート電極を形成するゲート電極
   形成工程とを有することを特徴とする半導体装置の製造
   方法。
8. 【請求項８】 請求項７記載の半導体装置の製造方法に
   おいて、 前記ゲート絶縁膜形成工程の後に、前記ゲート絶縁膜を
   窒化するゲート絶縁膜窒化工程を更に有することを特徴
   とする半導体装置の製造方法。