KR20070029369A - 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 - Google Patents

Abstract

본 발명은 STI 구조의 필드 산화막의 트랜치 표면을 따라 얇고 높은 보론 농도를 갖는 채널 스탑 영역을 형성할 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판에 트랜치를 형성하는 단계; 상기 트랜치 내벽에 보론이 도핑된 산화막을 형성하는 단계; 상기 트렌치 하부에 보론을 이온주입하는 단계; 상기 트랜치를 매립하며 평탄화된 필드 산화막을 형성하는 단계; 및 상기 필드 산화막에 인접한 상기 기판에 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.

CMOS 이미지센서, 보론 이온주입, 암전류, 채널 스탑 영역, 산화막.

Description

암전류 발생을 억제할 수 있는 이미지센서 제조 방법{METHOD FOR FABRICATION OF IMAGE SENSOR FOR PREVENTING GENERATION OF DARK CURRENT}

도 1a 내지 도 1g는 종래기술에 따른 CMOS 이미지센서의 메탈 콘택 형성 이전까지의 공정을 도시한 단면도.

도 2a 내지 도 2h는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 메탈 콘택 형성 이전까지의 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

200 : 기판 202 : 산화막

205 : 보론 도핑 영역 206 : 필드 산화막

209 : 게이트 산화막 210 : 폴리실리콘막

213 : n-영역 214 : 스페이서

217 : 플로팅 확산영역 220 : P0 영역

본 발명은 이미지센서 제조 방법에 관한 것으로 특히, STI(Shallow Trench Isolation) 공정 적용에 따른 암전류 특성 열화를 방지할 수 있는 이미지센서 제조 방법에 관한 것이다.

이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이며, 이미지센서는 크게 전하결합소자(Charge Coupled Device; 이하 CCD라 함)와 CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서로 이루어진다.

CCD는 개개의 MOS(Metal Oxide Semiconductor) 캐패시터가 서로 매우 근접하도록 배치되어 있고, 전하 캐리어가 캐패시터에 저장되고 이송되는 방식의 소자이다.

반면, CMOS 이미지센서는 반도체의 CMOS 공정을 적용하여 하나의 단위 화소에 하나의 포토다이오드와 3개 또는 4개 등의 단위 화소 구동을 위한 트랜지스터를 포함한다. CMOS 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수만큼 구동을 위한 MOS 트랜지스터들을 만들고, 이들을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

도 1a 내지 도 1g는 종래기술에 따른 CMOS 이미지센서의 메탈 콘택 형성 이전까지의 공정을 도시한 단면도로서, 이를 참조하여 종래의 이미지센서 제조 공정을 살펴본다.

도 1a에 도시된 바와 같이, 기판(100)에 소자간 절연을 위한 필드산화막 (101)을 형성한 다음, 이온주입을 통해 웰(도시하지 않음)을 형성한다.

기판(100)은 하부의 P형 영역과 상부의 P형 에피층이 적층된 구조를 갖는 바, 도면의 간략화를 위해 생략하였다.

도 1b에 도시된 바와 같이, 이온주입 마스크(102)를 이용한 문턱전압 조절용 이온주입 공정(103)을 실시한다. 이어서, 이온주입 마스크(102)를 제거한다.

도 1c에 도시된 바와 같이, 전면에 게이트 산화막(104)과 폴리실리콘막(105)을 차례로 증착한 다음, 패터닝하여 게이트 전극 구조를 형성한다. 도시된 게이트 전극 구조는 CMOS 이미지센서의 트랜스퍼 트랜지스터의 게이트 전극이다.

도 1d에 도시된 바와 같이, 이온주입 마스크(106)를 형성한 다음, 게이트 전극 구조의 일측에 얼라인되도록 이온주입 공정(107)을 실시하여 포토다이오드의 깊은 n-영역(108)을 형성한다.

이어서, 이온주입 마스크(106)를 제거한다.

도 1e에 도시된 바와 같이, 게이트 전극 구조의 측면에 스페이서(109)를 형성한다.

이온주입 마스크(110)을 형성한 다음, 이온주입 공정(111)을 실시하여 게이트 전극 구조의 타측면에 얼라인된 기판(100)에 고농도 N형(n+)의 플로팅 확산영역(112)을 형성한다. 이때, 다른 트랜지스터의 소스/드레인도 이온주입 공정을 이용하여 형성한다. 이어서, 이온주입 마스크(110)를 제거한다.

도 1f에 도시된 바와 같이, 이온주입 마스크(113)을 형성한 다음, 이온주입 공정(114)을 실시하여 n-영역(108) 상부의 표면 하부에 포토다이오드의 얕은 P형 불순물 영역(115, 이하 P0 영역 이라 함)을 형성한다.

도 1g에 도시된 바와 같이, 이온주입 마스크(113)를 제거한다.

상기한 바와 같이, 집적도 증가에 따라 필드 산화막(101)을 STI 방식을 적용하여 형성하고 있다. 이 방식의 경우 기판을 식각하여 트랜치를 형성하고, 산화막을 증착하여 트랜치를 매립하는 방식을 사용하는 바, 트랜치 식각시 식각된 부분을 따라 데미지가 발생하게 된다.

이러한 데미지는 암전류의 원인이되므로, 이를 방지하기 위해 트랜치 형성 후 보론(Boron) 이온주입을 실시함으로써, 포토다이오드와 데미지 부분을 분리한다.

한편, 보론은 열처리에 따라 매우 빠른 확산을 하기에 트랜치 프로파일을 까른 표면 부근만 얇게 도핑시키는 것이 어려우므로 표면과 포토다이오드의 분리에 따라 생성된 전하의 손실을 억제할 수 있으나, 오히려 생성된 전하가 이동되는 효율을 떨어뜨리게 된다.

따라서, 얇고 높은 보론 도핑 영역을 형성시키는 해결 방법이 필요하다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, STI 구조의 필드 산화막의 트랜치 표면을 따라 얇고 높은 보론 농도를 갖는 채널 스탑 영역을 형성할 수 있는 이미지센서 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 기판에 트랜치를 형성하는 단계; 상기 트랜치 내벽에 보론이 도핑된 산화막을 형성하는 단계; 상기 트렌치 하부에 보론을 이온주입하는 단계; 상기 트랜치를 매립하며 평탄화된 필드 산화막을 형성하는 단계; 및 상기 필드 산화막에 인접한 상기 기판에 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.

본 발명은, STI 구조의 필드 산화막 형성을 위한 트랜치 식각 후 트랜치가 내부 표면에 보론이 도핑된 산화막을 얇게 증착한 후, 트랜치 하부에 보론 이온주입을 실시한다. 산화막 내의 보론은 후속 열처리 공정시 트랜치 계면 부위의 실리콘 기판으로 확산하여 매우 얇고 높은 농도의 제1보론 도핑 영역채널 스탑 영역을 형성할 수 있으며, 깊이 방향으로 이온주입된 제2보론 도핑 영역은 인접 화소 간의 상호 영향 즉, 크로스 토크(Cross-talk)를 방지할 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.

도 2a 내지 도 2h는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 메탈 콘택 형성 이전까지의 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 CMOS 이 미지센서 제조 공정을 살펴본다.

도 2a에 도시된 바와 같이, 기판(200)에 STI 구조의 필드 산화막 형성을 위한 트랜치(201)를 형성한다.

이어서, 트랜치(201) 내부 표면에 보론이 도핑된 산화막(202)을 형성한다.

산화막(202)은 300Å ∼ 1000Å의 두께를 갖도록 하며, 그 증착 온도는 400℃ ∼ 500℃의 범위로 한다. 아울러, 보론은 2mol%(몰 농도) ∼ 20mol%가 되도록 한다.

채널 스탑 영역 형성을 위한 이온주입 마스크(203)를 형성한 다음, 이온주입 공정(204)을 실시하여 트랜치(201) 하부에 제2보론 도핑 영역(205)을 형성한다.

보론 이온주입시 보론 또는 BF₂ 이온을 사용하며, 10KeV ∼ 100KeV의 에너지를 사용한다.

보론 이온주입시 총 도즈는 1.0E12 atoms/㎠ ∼ 5.0E13 atoms/㎠로 하며, 이온주입시 틸트(Tilt)는 0°∼ 10°, 트위스트(Twist)는 0°∼ 360°로 한다.

산화막(202) 내의 보론은 후속 열처리 공정시 트랜치 계면 부위의 실리콘 기판(200)으로 확산하여 매우 얇고 높은 농도의 제1보론 도핑 영역을 이룬다.

도 2b에 도시된 바와 같이, 이온주입 마스크(203)을 제거한 다음, 산화막을 증착하고 트랜치를 매립한 다음, 평탄화 공정을 통해 STI 구조의 필드 산화막(206)을 형성한다.

이어서, 이온주입을 통해 웰(도시하지 않음)을 형성한다.

기판(200)은 하부의 P형 영역과 상부의 P형 에피층이 적층된 구조를 갖는 바, 도면의 간략화를 위해 생략하였다.

도 2c에 도시된 바와 같이, 이온주입 마스크(207)를 이용한 문턱전압 조절용 이온주입 공정(208)을 실시한다. 이어서, 이온주입 마스크(207)를 제거한다.

트랜스퍼 트랜지스터는 포토다이오드에서 생성된 전하를 손실없이 전달하는 역할을 하는 소자이므로, 문턱전압이 거의 "0"에 가깝도록 한다. 트랜스퍼 트랜지스터는 NMOS 트랜지스터인 반면, 이렇게 문턱전압을 줄이기 위해서 P웰 또는 문턱전압 조절용 이온주입 공정(208)을 실시하게 된다.

도 2d에 도시된 바와 같이, 전면에 게이트 산화막(209)과 폴리실리콘막(210)을 차례로 증착한 다음, 패터닝하여 게이트 전극 구조를 형성한다. 도시된 게이트 전극 구조는 CMOS 이미지센서의 트랜스퍼 트랜지스터의 게이트 전극이다.

게이트 전극을 이루는 폴리실리콘막(209)이 N형 불순물이 갖도록 함에 있어서, 패터닝 전에 이온주입을 실시하거나 후속 소스/드레인 형성 공정에서의 이온주입을 이용할 수 있다.

도 2e에 도시된 바와 같이, 이온주입 마스크(211)를 형성한 다음, 게이트 전극 구조의 일측에 얼라인되도록 이온주입 공정(212)을 실시하여 포토다이오드의 깊은 n-영역(213)을 형성한다.

이온주입 공정(212)은 넓은 영역을 확보하고자 높은 에너지와 전하가 용이하게 잘 생성될 수 있도록 저농도로 실시한다. n-영역(213)은 빛의 조사에 의해 생성되는 전하를 집적시키는 역할을 하므로, 그 깊이는 청색 계통의 빛에 대한 효율을 증가시킬 수 있도록 약 1㎛ 이하의 범위를 갖도록 한다.

n-영역(213)의 하부 즉, P형 에피층은 포토다이오드의 P형 접합이 형성될 부분으로써, 빛에 조사에 의해 생성되는 전하를 집적시키는 역할을 하며, 그 깊이는 적색 계통의 빛에 대한 효율을 증가시킬 수 있도록 약 0.5㎛ ∼ 수 ㎛의 범위를 갖도록 한다.

이어서, 이온주입 마스크(211)를 제거한다.

도 2f에 도시된 바와 같이, 게이트 전극 구조의 측면에 스페이서(214)를 형성한다.

이온주입 마스크(215)을 형성한 다음, 이온주입 공정(216)을 실시하여 게이트 전극 구조의 타측면에 얼라인된 기판(200)에 고농도 N형(n+)의 플로팅 확산영역(217)을 형성한다. 이때, 다른 트랜지스터의 소스/드레인도 이온주입 공정을 이용하여 형성한다. 이어서, 이온주입 마스크(216)를 제거한다.

이어서, n-영역(213)과 플로팅 확산영역(217) 등의 도펀트가 확산될 수 있도록 급속 열처리(Rapid Thermal Process; 이하 RTP라 함) 방식을 통한 열처리 공정을 실시한다.

폴리실리콘막(209)과 플로팅 확산영역(210)은 금속과 접촉함으로써 동작 전압이 걸리며, 이로 인해 캐리어들의 흐름을 선택적으로 조절하는 역할을 한다.

도 2g에 도시된 바와 같이, 이온주입 마스크(218)을 형성한 다음, 이온주입 공정(219)을 실시하여 n-영역(213) 상부의 표면 하부에 포토다이오드의 얕은 P형 불순물 영역(220, 이하 P0 영역 이라 함)을 형성한다.

P0 영역(220)은 기판(200) 표면의 데미지로 인한 전하의 손실을 방지하고, 청 광감도 향상을 위한 것이다.

도 2h에 도시된 바와 같이, 이온주입 마스크(218)를 제거한다.

후속 공정으로 실리사이드 공정을 실시하여 게이트 전극 또는 로직 영역의 콘택 형성 영역에 금속 실리사이드를 형성한다.

전술한 바와 같이 이루어지는 본 발명은, STI 구조의 필드 산화막 형성을 위한 트랜치 식각 후 트랜치가 내부 표면에 보론이 도핑된 산화막을 얇게 증착한 후, 트랜치 하부에 보론 이온주입을 실시함으로써, 트랜치 계면 부위의 실리콘 기판으로 확산하여 매우 얇고 높은 농도의 보론 도핑 영역채널 스탑 영역을 형성할 수 있으며, 깊이 방향으로 이온주입된 보론 도핑 영역은 인접 화소 간의 상호 영향을 방지할 수 있음을 실시 예를 통해 알아보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

예컨대, 상술한 본 발명의 실시 예에서는 트랜스퍼 트랜지스터를 갖는 CMOS 이미지센서를 그 예로 하였으나, 실리사이드 공정을 적용하는 모든 이미지센서 제조 공정에 적용이 가능할 것이다.

상술한 본 발명은, 이미지센서의 암전류 특성을 향상시킬 수 있어, 이미지센서의 성능을 향상시키는 효과가 있다.

Claims (6)

1. 기판에 트랜치를 형성하는 단계;

   상기 트랜치 내벽에 보론이 도핑된 산화막을 형성하는 단계;

   상기 트렌치 하부에 보론을 이온주입하는 단계;

   상기 트랜치를 매립하며 평탄화된 필드 산화막을 형성하는 단계; 및

   상기 필드 산화막에 인접한 상기 기판에 포토다이오드를 형성하는 단계

   를 포함하는 이미지센서 제조 방법.
2. 제 1 항에 있어서,

   상기 산화막을 300Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 산화막은 상기 보론이 2 내지 20의 몰농도인 것을 특징으로 하는 이미지센서 제조 방법.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 산화막을 400℃ 내지 500℃의 온도에서 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
5. 제 3 항에 있어서,

   상기 보론을 이온주입시 총 도즈는 1.0E12 atoms/㎠ 내지 5.0E13 atoms/㎠로 하는 것을 특징으로 하는 이미지센서 제조 방법.
6. 제 5 항에 있어서,

   상기 보론 이온주입시 10KeV 내지 100KeV의 에너지를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.

Images