DE3345189C2

DE3345189C2 -

Info

Publication number: DE3345189C2
Application number: DE3345189A
Authority: DE
Inventors: Atsushi Ina Nagano Jp Yusa; Jun-Ichi Nishizawa; Sohbe Suzuki; Takashige Sendai Miyagi Jp Tamamushi
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-12-14
Filing date: 1983-12-14
Publication date: 1989-05-18
Also published as: DE3345189A1; US4686555A; JPS59108461A; JPH0370436B2

Description

Die Erfindung betrifft einen Festkörper-Bildaufnahmewandler mit den Merkmalen des Oberbegriffs des Patentanspruches 1.

Ein solcher Festkörper-Bildaufnahmewandler mit einer SIT-Matrix ist aus der Zeitschrift IEEE TRANSACTIONS ON ELECTRON DEVICE, Vo. ED-26, Nr. 12, Dezember 1979, Seiten 1970 bis 1977 sowie aus der offengelegten japanischen Patentanmeldung 15 229-80 be kannt.

Ein Bildelement im bekannten Bildwandler, welches der SIT darstellt, ist in Fig. 1 gezeigt. Dieser bekannte SIT hat einen vertikalen Aufbau, bei dem ein Drainbereich aus einem n⁺-leitfähigen Sub strat 1 besteht, ein Sourcebereich von einem n⁺-leitfähigen Be reich 3 gebildet ist, der in der Oberfläche einer n^--leitfähigen Epitaxialschicht 2 vorgesehen ist, die auf dem Substrat 1 nie dergeschlagen ist und einen Kanalbereich darstellt. In der Ober fläche der Epitaxialschicht 2 ist ferner ein Gatebereich 4 zur Signalladungsspeicherung vorgesehen, der den Sourcebereich 3 um gibt. Auf diesem Gatebereich 4 ist eine Isolierschicht 5 ausge bildet, auf der eine Elektrode 6 angeordnet ist. Auf diese Weise ist eine MIS (Metal Insulator Semiconductor)-Gateelektrode ge schaffen, die einen Aufbau aus Elektrode/Isolierschicht/Gatebe reich hat. Die Dotierungskonzentration in der n^--leitfähigen Epitaxialschicht 2, die den Kanalbereich bildet, ist so gewählt, daß der Kanalbereich durch eine hohe Potentialsperre verarmt bzw. eingeschnürt wird, selbst wenn an der Gateelektrode 6 keine Vor spannung anliegt.

Ein SIT dieser bekannten Art funktioniert wie folgt: Wenn keine Vorspannung zwischen Drain und Source des SIT vorhanden ist und Licht auf den Kanal- und Gatebereich 2 und 4 auffällt, werden in diesen Bereichen Elektronen-Loch-Paare gebildet und die Löcher dieser Paare im Gatebereich 4 gespeichert, während die Elektro nen durch den Drainbereich 1 zur Erde abgezogen werden. Die durch den Lichteinfall verursachten, im Gatebereich gespeicher ten Löcher lassen das Potential des Gatebereichs 4 ansteigen und senken die Potentialsperre im Kanalbereich 2 in Übereinstimmung mit dem Lichteinfall. Wenn zwischen Drain und Source eine Vor spannung angelegt wird und die Gateelektrode 4 eine Vorwärts spannung erhält, fließt ein Strom durch die Source-Drain-Strecke, der von der Menge der im Gatebereich 4 gespeicherten Löcher ab hängt. Hierdurch wird ein verstärkter Ausgangsstrom für die op tische Eingabe erhalten. Der optische Verstärkungsfaktor μ des SIT ist meistens 10³ oder mehr, so daß seine Empfindlichkeit zehn- oder mehrmals so groß ist wie die eines herkömmlichen bi polaren Transistors. Der optische Verstärkungsfaktor μ wird wie folgt definiert:

worin w = Entfernung zwischen Gate- und Sourcebereich, d ₁ = Tiefe des Gatebereichs und d ₂ = Entfernung zwischen Source- und Drainbereich (entsprechend der Dicke der n^--Epitaxialschicht 2, wenn der N⁺-Sourcebereich 3 sehr dünn ist). Aus dieser Gleichung geht hervor, daß die Entfernung w sehr klein sein muß, während die Dicke der Epitaxialschicht 2 und die Tiefe des Gatebereichs 4 groß sein muß, um einen viel höheren optischen Verstärkungs faktor μ zu erreichen. Um beispielsweise einen optischen Ver stärkungsfaktor μ von 10³-10⁴ zu erzielen, ist gewöhnlich nötig, daß d ₂ = 5-6 µm und d ₁ = 2-3 µm. Ferner ist es für den Bildwandler nötig, daß zwischen den SITs ein Isolierbereich 7 vorhanden ist, um die in den einzelnen SITs gespeicherten Signalladungen im Verhältnis zueinander zu isolieren. Ein solcher Isolierbereich kann im allgemeinen durch örtliche Oxidierung, Diffusion oder die Ausbildung einer V-förmigen Nut in solcher Weise gebildet werden, daß er sich durch die Epitaxialschicht 2 von deren Ober fläche zum Substrat erstreckt. Wenn also die Epitaxialschicht 2 eine große Dicke hat, wird es schwierig, einen Isolierbereich auszubilden. Ferner ist der Ausbildung eines tiefen Gatebereichs 4 durch Diffusion usw., die den optischen Verstärkungsfaktor verbessern würde, eine Grenze gesetzt. Ein tiefer Gatebereich absorbiert außerdem die einfallenden Lichtstrahlen in starkem Ausmaß, wodurch die spektrale Empfindlichkeit verschlechtert wird. Folglich ist der Verbesserung der Empfindlichkeit durch den vorstehend beschriebenen Aufbau des Festkörper-Bildaufnahme wandlers mit den vertikalen SITs eine Grenze gesetzt.

Aufgabe der Erfindung ist es, die vorstehend genannten Nach teile zu vermeiden und einen Festkörper-Bildaufnahmewandler zu schaffen, bei dem jeder ein Bildelement darstellende SIT einen solchen Aufbau hat, daß der Wandler eine hohe Leistungsfähig keit hat und trotzdem leicht herzustellen ist.

Ein diese Aufgabe lösender Wandler ist mit seinen Ausgestaltun gen in den Patentansprüchen gekennzeichnet.

Im folgenden ist die Erfindung mit weiteren vorteilhaften Ein zelheiten anhand schematisch dargestellter Ausführungsbeispiele näher erläutert. In den Zeichnungen zeigt

Fig. 2A eine Draufsicht auf ein erstes Ausführungsbeispiel ei nes seitlich aufgebauten SIT für den Festkörper-Bild aufnahmewandler,

Fig. 2B einen Schnitt längs der Linie A-A′ in Fig. 2A;

Fig. 2C einen Schnitt längs der Linie B-B′ in Fig. 2A;

Fig. 3A eine Draufsicht auf ein zweites Ausführungsbeispiel eines seitlich aufgebauten SIT für den Festkörper-Bild aufnahmewandler;

Fig. 3B einen Schnitt längs der Linie A-A′ in Fig. 3A;

Fig. 4 eine Schaltkreisanordnung für den Festkörper-Bildauf nahmewandler.

Der in Fig. 2 gezeigte SIT von horizontalem Aufbau weist ein n- leitfähiges Siliziumsubstrat 21, eine n^--leitfähige Epitaxial schicht 22 auf dem Substrat 21, einen n⁺-Sourcebereich 23, der in die Oberfläche der Epitaxialschicht 22 diffundiert ist, so wie einen n⁺-Drainbereich 24 auf, der gleichfalls in die Ober fläche der Epitaxialschicht 22 diffundiert ist, wobei die n^-- Epitaxialschicht 22 einen Kanalbereich darstellt. Ferner ist auf dem Substrat 21 (unterhalb des Kanalbereichs 22) ein versenkter Gatebereich 25 als p⁺-versenkter Bereich ausgebildet und in die Oberfläche des Kanalbereichs 22 zwischen Source- und Drainbe reich ein versenkter Bereich 26 als p⁺-leitfähiger Oberflächen gatebereich diffundiert. Die beiden Gatebereiche 25 und 26 spei chern die im Kanalbereich 22 in Abhängigkeit vom Lichteinfall gespeicherten Signalladungen und sind durch einen p⁺-leitfähi gen diffundierten Bereich 27 miteinander verbunden. Auf diese Weise sind Signalladungsspeicherbereiche geschaffen, die die Potentialsperre im Kanal zwischen Source- und Drain von beiden Seiten durch den elektrischen Induktionseffekt der anliegenden Gatespannung steuern. Um zu verhindern, daß der Widerstand des eingeschnürten Kanalbereichs zunimmt, ist die Breite w ₁ des Ober flächengatebereichs schmal; um aber die Fläche des p-n-Übergangs für die lichtelektrische Umwandlung zwischen dem Gate- und Kanal bereich zu vergrößern, kann auf dem Kanalbereich, beispiels weise durch Ionenimplantation ein sehr dünner p⁺-leitender Oberflächenbereich 28 gebildet sein. Auf den p⁺-Bereichen 26 und 28 ist eine Isolierschicht 29 z. B. aus SiO₂ usw. vorgesehen, auf der wiederum eine Elektrode 30 angeordnet ist, so daß sich eine MIS-Gateelektrode ergibt. Zum Isolieren der seitlich bzw. horizontal aufgebauten SITs im Verhältnis zueinander ist ein Isolierbereich 31 vorgesehen. Jeder einzelne SIT weist einen Sourcebereich 23, einen Drainbereich 24 sowie Gatebereiche 25, 26, 27 und 28 zur Signalladungsspeicherung auf.

Wenn ein SIT des vorstehend beschriebenen Aufbaus einem Licht einfall ausgesetzt wird, werden im Kanalbereich 22 Loch-Elek tronen-Paare erzeugt, von denen die Löcher in den p⁺-Gateberei chen 25, 26, 27 und 28 für die Signalladungsspeicherung gespei chert werden. Da die Gatebereiche miteinander in Verbindung stehen, haben die Potentiale dieser Bereiche den gleichen Wert und ändern sic gleichermaßen in Übereinstimmung mit der Menge der in den Gatebereichen gespeicherten Löcher. Folglich läßt sich die Potentialsperre im Kanalbereich 22 durch die Potentialände rung des versenkten bzw. an der Oberfläche ausgebildeten Gatebe reichs 25 bzw. 26 wirksam steuern. Das bedeutet mit anderen Wor ten, daß eine geringfügige Änderung des Gatepotentials eine große Änderung des Source-Drain-Stroms hervorruft, so daß ein in hohem Maße verstärkter Ausgangsstrom erhalten werden kann. Da bei die sem Ausführungsbeispiel der an der Oberfläche ausgebildete Gate bereich 26 nur eine geringe Breite w ₁ hat, wird die Potential sperre nur in einer sehr schmalen Fläche des Kanalbereichs er zeugt, so daß ein guter SIT-Betrieb möglich ist. Ferner kann der vertikale Abstand zwischen den Gatebereichen an der Oberfläche bzw. in der Versenkung durch Wahl der Epitaxialschicht 22 und der Diffusionstiefe des Oberflächengatebereichs 26 ca. 1-2 µm betragen. Es zeigt sich also, daß im Vergleich zum herkömm lichen vertikalen SIT der Verstärkungsfaktor beim vorliegenden, seitlich aufgebauten SIT ohne weiteres sehr groß sein kann. Fer ner ist der auf dem Kanalbereich 22 ausgebildete p⁺-Bereich 28 sehr dünn, so daß in diesem Bereich keine Strahlungen von kurzer Wellenlänge absorbiert werden. Folglich kann ein seitlich aufge bauter SIT, der die vorstehend beschriebenen Eigenschaften hat, ohne weiteres zur Verwirklichung eines Bildaufnahmewandlers von hoher Empfindlichkeit und hoher Packungsdichte benutzt werden.

In Fig. 3A ist ein zweites Ausführungsbeispiel eines Festkörper- Bildaufnahmewandlers gemäß der Erfindung in Draufsicht und in Fig. 3B im Schnitt längs der Linie A-A′ aus Fig. 3A gezeigt. In Fig. 3 sind zur Bezeichnung der den Bauelementen gemäß Fig. 2 entsprechenden Elemente die gleichen Bezugszeichen verwendet.

Bei diesem Ausführungsbeispiel sind ähnlich wie bei dem vorher gehenden der Sourcebereich 23 und der Drainbereich 24 in der Oberfläche einer n^--leitenden Epitaxialschicht 22 ausgebildet, die den Kanalbereich darstellt. Allerdings ist bei diesem Aus führungsbeispiel die Entfernung zwischen den Gatebereichen zum Steuern der Potentialbarriere im Kanalbereich kleiner in horizon taler Richtung als in vertikaler Richtung. Hierzu ist bei diesem Ausführungsbeispiel der Gatebereich 26′ an der Oberfläche als größerer und dünnerer Bereich vorgesehen als im Fall des vorher gehenden Ausführungsbeispiels gemäß Fig. 2, und eine Vielzahl von gitterartigen Gatebereichen 27′ ist zwischen dem versenkten Gatebereich 25 und dem an der Oberfläche ausgebildeten Gatebe reich 26′ vorgesehen, wobei die Entfernung w ₂ zwischen den gitter artien Gateelektroden 27′ kleiner ist als die Entfernung w ₃ zwischen dem versenkten Gatebereich 25 und dem Gatebereich 26′ an der Oberfläche.

Wenn bei diesem horizontal aufgebauten SIT durch den Oberflächen gatebereich 26′ Licht in den Kanalbereich 22 einfällt, werden da rin Elektronen-Loch-Paare erzeugt, deren Elektronen abfließen, während die Löcher im Oberflächengatebereich 26′ bzw. im ver senkten Gatebereich 25 gespeichert werden. Die Gatebereiche 26′ und 25 an der Oberfläche bzw. in der Versenkung sind durch die gitterartigen Gatebereiche 27′ miteinander verbunden und alle Gatebereiche 25, 26′ und 27′ haben das gleiche Potential, wel ches in Übereinstimmung mit der darin gespeicherten Ladungsmenge schwankt. Die Potentialsperre im Kanalbereich 22 wird also zwischen dem Oberflächengatebereich 26′ und dem versenkten Gatebereich 25 und zusätzlich zwischen den gitterartigen Gate bereichen 27′ wirksam gesteuert. Folglich entsteht durch eine geringfügige Änderung des Gatepotentials eine große Änderung des Source-Drain-Stroms, so daß eine sehr gute SIT-Arbeitsweise ge währleistet ist und ein sehr hoher Verstärkungsfaktor erhalten wird.

Ein Festkörper-Bildaufnahmewandler mit seitlich bzw. horizontal aufgebauten SITs gemäß Fig. 2 und 3 hat folgende Vorteile:

1. Der optische Verstärkungsfaktor ist sehr hoch.
2. Die Gatebereiche (28, 26′) können eine große Fläche und ge ringe Dicke haben, wodurch die spektrale Empfindlichkeit ver bessert wird.
3. Die n^--leitende Epitaxialschicht (22), die den Kanalbereich darstellt, kann eine geringere Dicke haben, so daß auf ein fache Weise eine Isolierung zwischen den SITs erzielbar ist.
4. Der Abstand zwischen den Source- und Drainbereichen (23 und 24) wird durch eine Maske bestimmt, die zum Diffundieren die ser Bereiche benutzt wird, wodurch der Verstärkungsfaktor ohne weiteres durch Anpassung dieser Entfernung einstellbar ist (in einem vertikalen SIT hängt diese Entfernung von der Dicke der Epitaxialschicht ab, so daß der Verstärkungsfaktor nicht ohne weiteres einstellbar ist).
5. Die n^--leitende Epitaxialschicht 22 kann eine geringe Dicke haben, so daß der Isolierbereich (31) mit geringer Breite aus geführt werden kann, was zur Folge hat, daß die Packungsdichte erhöht werden kann.

Eine Schaltungsanordnung des Festkörper-Bildaufnahmewandlers, der in einer Matrix angeordnete, seitlich aufgebaute SITs gemäß der vorstehenden Beschreibung aufweist, soll anhand von Fig. 4 näher erläutert werden. In Fig. 4 sind die SITs gemäß Fig. 2 oder 3 mit 40-1, 40-2 . . . bezeichnet und die Sourcebereiche 23 der SITs in jeder Säule gemeinsam mit einer entsprechenden X-Wähler leitung 41-1, 41-2 . . . verbunden, während die Drainbereiche 24 der SITs in jeder Reihe gemeinsam an eine entsprechende Y-Wähler leitung 42-1, 42-2 . . . angeschlossen sind. Wie ferner aus der Zeichnung hervorgeht, sind X-Wählerschalter 43-1, 43-2 . . ., Y- Wählerschalter 44-1, 44-2 . . . sowie eine X-Adressierschaltung 45 und eine Y-Adressierschaltung 46 vorgesehen, die z. B. aus Schieberegistern bestehen. Zu der Schaltungsanordnung gehört schließlich noch ein Ladungswiderstand 47, eine Versorgungsquelle 48 sowie ein Ausgangsanschluß 49. Die Kapazität des MIS-Gate elektrode des SIT ist mit 50 bezeichnet. Diese Kapazität Cg ist viel größer als die Verbindungskapazität Cj zwischen dem Source- und Gatebereich, d. h. Cg » Cj (wenn Cg zu klein ist, ist die an das Gate über die Kapazität Cg angelegte Spannung und damit die wirksame Spannung zwischen dem Gate und dem Kanal klein). An die Gates der SITs werden über Löschleitungen 51-1, 51-2 . . . Löschimpulse angelegt, um die dort jeweils gespeicherten Ladun gen aufzuheben.

Das Ausgangssignal jedes SIT wird auf folgende Weise ausgelesen. Wenn beispielsweise der X-Wählerschalter 43-1 von der X-Adressier schaltung 45 während einer Zeitspanne eingeschaltet wird, während der der Y-Wählerschalter 44-1 von der Y-Adressierschaltung 46 eingeschaltet ist, wird SIT 40-1 gewählt und dessen Drain strom fließt dann durch den Ladungswiderstand 47 und erzeugt an dem Ausgangsanschluß 49 eine Ausgangsspannung. Wie vorstehend schon erwähnt, ist der Drainstrom eine Funktion der Gatespannung und diese Spannung eine Funktion der optischen Eingabe, so daß die genannte Ausgangsspannung von der optischen Eingabe abhängt und einen durch den SIT stark verstärkten Wert hat.

Der Festkörper-Bildaufnahmewandler mit den horizontal aufge bauten SITs hat zusätzlich zu den schon beschriebenen Vorteilen insofern einen weiteren Vorteil, als die beiden X- und Y-Wähler leitungen der Schaltkreisanordnung gemäß Fig. 4 als Oberflä chenelektroden ausgebildet sein können, so daß die Leitungs widerstände und Streukapazitäten im Vergleich zu einem her kömmlichen Bildaufnahmewandler mit vertikalen SITs, in denen versenkte Bereiche als X- oder Y-Wählerleitungen ausgebildet sind, reduziert werden können. Folglich ergibt sich eine kleine Zeitkonstante für das Signalauslesen, so daß die Wiedergabe mit hoher Geschwindigkeit auf stabile Weise erfolgen kann. Die Leit fähigkeit jedes der erwähnten Bereiche der SITs kann bei den einzelnen Ausführungsbeispielen auch umgekehrt sein, so daß SITs mit p-Kanal entstehen.

Claims

1. Festkörper-Bildaufnahmewandler mit SITs, die jeweils eine Bildzelle des Bildaufnahmewandlers darstellen, wobei die SITs einen Sourcebereich, einen Drainbereich und einen Gatebereich zur Signalladungsspeicherung aufweisen, dadurch gekennzeichnet, daß der Sourcebereich (23) und der Drainbereich (24) jedes SIT in ein und derselben Oberfläche eines Halbleiterkörpers vorge sehen ist, und daß der Gatebereich derart zwischen dem Source- und dem Drainbereich angeordnet ist, daß ein Source-Drain-Strom parallel zu der Oberfläche des Halbleiterkörpers fließt.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkör per eine verhältnismäßig dünne, auf einem Substrat (21) vorge sehene Epitaxialschicht (22) aufweist, daß der Source- und Drain bereich (23 und 24) jeweils von einem Oberflächenbereich gebil det ist, der in der den Kanalbereich darstellenden Epitaxial schicht vorgesehen ist, und daß der Gatebereich zur Signalla dungsspeicherung von einem versenkten Gatebereich (25) unterhalb des Kanalbereichs und von einem auf dem Kanalbereich vorgesehenen Gatebereich (26) an der Oberfläche gebildet ist, wobei die bei den Gatebereiche durch einen sie verbindenden Bereich (27) mit einander in Verbindung stehen.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Gatebereich (26) an der Oberfläche eine schmale Breite hat, und daß auf dem Kanal ein weiterer Oberflächengatebereich (28) von sehr ge ringer Dicke und verhältnismäßig großer Fläche vorgesehen ist.

4. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter körper eine auf einem Substrat vorgesehene, verhältnismäßig dünne Epitaxialschicht (22) aufweist, daß der Source- und Drainbereich (23 und 24) jeweils von einem Oberflächenbereich in der den Kanalbereich darstellenden Epitaxialschicht gebildet ist, und daß der Gatebereich für die Signalladungsspeicherung von einem unter dem Kanalbereich versenkten Gatebereich (25), von einem auf dem Kanalbereich vorgesehenen Gatebereich (26′) an der Oberflä che und von einer Vielzahl von gitterartigen Gatebereichen (27′) gebildet ist, die zwischen dem versenkten Gatebereich und dem Gatebereich an der Oberfläche vorgesehen sind.

5. Wandler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf dem Gatebe reich für die Signalladungsspeicherung eine Isolierschicht (29) vorgesehen ist, auf der unter Schaffung einer sogenannten MIS- Gateelektrode eine Elektrode (30) angeordnet ist.