DE3587780T2 - Elektronisches Bauelement und Verfahren zur Herstellung. - Google Patents

Elektronisches Bauelement und Verfahren zur Herstellung.

Info

Publication number
DE3587780T2
DE3587780T2 DE3587780T DE3587780T DE3587780T2 DE 3587780 T2 DE3587780 T2 DE 3587780T2 DE 3587780 T DE3587780 T DE 3587780T DE 3587780 T DE3587780 T DE 3587780T DE 3587780 T2 DE3587780 T2 DE 3587780T2
Authority
DE
Germany
Prior art keywords
layer
organic resin
resin layer
substrate
layer member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3587780T
Other languages
English (en)
Other versions
DE3587780D1 (de
Inventor
Takashi Semicond Ener Inushima
Toshimitsu Semicond Ene Konuma
Akira Semiconductor Energ Mase
Mitsunori Semicond Ener Sakama
Shunpei Semicond Ener Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of DE3587780D1 publication Critical patent/DE3587780D1/de
Publication of DE3587780T2 publication Critical patent/DE3587780T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die Erfindung bezieht sich auf ein elektronisches Bauelement, welches ein Substrat mit einer isolierenden Oberfläche und ein Schichtglied mit einer leitenden oder halbleitenden Schicht, die auf dem Substrat in einer Struktur aufgebaut ist, umfaßt. Die Erfindung betrifft insbesondere ein Verfahren zur Herstellung eines solchen elektronischen Bauelementes.
  • Bisher ist eine Vielzahl von Elektronikbauelementen vorgeschlagen worden, die ein Substrat mit einer isolierenden Oberfläche und ein Schichtglied mit einer leitenden oder halbleitenden Schicht, die auf dem Substrat in einer Struktur geformt ist, aufweisen.
  • Das Schichtglied ist beispielsweise aus einem leitenden Schichtglied mit einer leitenden Schicht, wie in dem Fall einer Verbindungsschicht aufgebaut. Bei einem anderen Beispiel wird das Schichtglied von einem leitenden oder halbleitenden Schichtglied gebildet, welches eine leitende oder halbleitende Schicht umfaßt, die aus einem leitenden oder halbleitenden Material mit einem gewünschten spezifischen Widerstand wie in dem Fall einer Widerstandsschicht aufgebaut ist. Bei einem weiteren Beispiel wird das Schichtglied durch ein aus Schichten aufgebautes Glied bzw. Laminatglied mit einer Struktur gebildet, bei welcher eine erste, als eine erste Elektrode dienende leitende Schicht bzw. Leiterschicht, ein Nichteinkristallhalbleiterschichtglied mit einem PN oder PIN Übergang und eine zweite, als eine zweite Elektrode dienende Leiterschicht in dieser Reihenfolge schichtartig aufgebaut bzw. laminiert bzw. lamelliert worden sind wie in dem Fall eines nichtlinearen Elementes, dessen Spannungs-Strom-Kennlinie eine Diodenkennlinie in einem positiven oder negativen Spannungsbereich zeigt. In einem weiteren Beispiel ist das Schichtglied aus einem Laminatglied mit einer Struktur aufgebaut, bei welcher eine erste Leiterschicht, die als eine erste Elektrode dient, ein Nichteinkristallhalbleiterschichtglied mit einem NIN, NP&supmin; N, PIP, PN&supmin; P, NIPIN, NP&supmin; PP&supmin; N, PINIP oder PN&supmin; NN&supmin; P Übergang und eine zweite, als eine zweite Elektrode dienende Leiterschicht in dieser Reihenfolge schichtartig aufgebaut bzw. laminiert bzw. lamelliert worden sind wie in dem Fall eines nicht linearen Elementes, dessen Spannungs-Strom-Kennlinie eine Diodenkennlinie in positiven und negativen Bereichen zeigt.
  • Bei einem weiteren Beispiel ist das Schichtglied aus einem Laminatglied mit einer Struktur aufgebaut, bei welcher eine erste, als eine erste Elektrode dienende Leiterschicht, eine I-, P&supmin; oder N&supmin; Nichteinkristallhalbleiterschicht und eine zweite, als eine zweite Elektrode dienende Leiterschicht in dieser Reihenfolge lamelliert worden sind wie in dem Fall eines nichtlinearen Elementes, welches eine nichtlineare Spannungs-Strom-Kennlinie zeigt. Bei einem weiteren Beispiel ist das Schichtglied aus einem Laminatglied mit einer Struktur aufgebaut, bei welcher eine erste, als erste Elektrode dienende Leiterschicht, eine Isolierschicht, die als eine Barriereschicht bzw. Trennschicht dient, die dünn genug ist, einen Tunnelstrom hindurchtreten zu lassen, und eine zweite, als eine zweite Elektrode dienende Leiterschicht in dieser Reihenfolge lamelliert worden sind wie in dem Fall eines nichtlinearen Elementes, welches eine nichtlineare Spannungs-Strom-Kennlinie zeigt.
  • Bei den obigen elektronischen Bauelementen besteht, wenn äußere Seitenflächen des Laminatgliedes, die sich in Dickenrichtung von diesem erstrecken, der freien Luft ausgesetzt sind, eine Gefahr, daß die äußeren Seitenflächen in ihrer Qualität durch Bestandteile der Luft geändert werden, was zu einer Verschlechterung der Eigenschaften bzw. der Kennlinie des Laminatgliedes führt. Außerdem wird an den freiliegenden äußeren Seitenflächen Staub anhaften, wodurch die Möglichkeit einer elektrischen Leckage bzw. elektrischer Streuverluste, die dort auftreten, eingeführt wird. Infolgedessen besteht die Wahrscheinlichkeit, daß die Eigenschaften der elektronischen Bauelemente durch die offene Luft verschlechtert werden.
  • Aufgabe der Erfindung ist die Schaffung eines Verfahrens zum Aufbauen eines solchen Bauelementes, welches ein Substrat und ein Schichtglied mit einer leitenden oder halbleitenden Schicht, die in einer Struktur des Substrates aufgebaut ist, umfaßt und welches frei von den obigen Nachteilen des Standes der Technik ist.
  • Erfindungsgemäß zeichnet sich ein Verfahren zur Herstellung eines elektronischen Bauelementes mit den Schritten des Formens bzw. Aufbauens eines Schichtgliedes auf einem lichtdurchlässigen Substrat, wobei das Schichtglied viel weniger lichtdurchlässig ist als das Substrat, und dem Formen bzw. Aufbauen einer Isolierschicht, die das Schichtglied auf dem Substrat umgibt, dadurch aus, daß der Schritt des Aufbauens des Schichtgliedes das Aufbauen eines mehrlagigen Laminatgliedes mit einer strukturierten, leitenden oder halbleitenden Schicht umfaßt und der Schritt des Aufbauens der Isolierschicht das Formen bzw. Aufbauen einer lichtempfindlichen, organischen Harzschicht, die sich über das Schichtglied und in Berührung mit den Seitenflächen der Schichten des Schichtgliedes erstreckt, und das Belichten der organischen Harzschicht mit Licht, welches durch das lichtdurchlässige Substrat, mit dem Schichtglied als Maske benutzt, hindurchtritt bzw. eingeführt wird, umfaßt, wobei die lichtempfindliche organische Harzschicht in Teilen, die in Berührung mit den Seitenflächen des Schichtgliedes stehen, jedoch nicht in einem Teil, welcher über dem Schichtglied ausgebildet ist, belichtet wird und der Belichtung eine Entwicklung der belichteten, lichtempfindlichen, organischen Harzschicht folgt, um eine Isolierung bzw. Trennung in Berührung mit den Seitenflächen des Schichtgliedes vorzusehen und eine Verschlechterung oder Kontamination der Seitenflächen der Schichten zu verhindern.
  • Der gattungsbildende Teil der Erfindung ist aus der EP-A-0 027 184 bekannt. Die EP-A-0 122 371 beschreibt ebenfalls eine Halbleiterstruktur. Ein Herstellungsverfahren ist in einem Artikel aus 3022 Electronics International Vol. 54 (1981) Juni No. 12, New York, U.S.A. mit dem Titel "Polymer doubles as photoresist and insulator" beschrieben.
  • Bei einem bevorzugten erfindungsgemäßen Verfahren wird das erfindungsgemäße elektronische Bauelement mit einem Herstellungsverfahren fabriziert, welches die folgenden detaillierten Schritte umfaßt.
  • Als erstes wird ein Schichtglied mit einer strukturierten leitenden oder halbleitenden Lage auf einem Substrat mit einer isolierenden Oberfläche geformt bzw. ausgebildet. In diesem Fall wird ein lichtdurchlässiges Substrat als das Substrat benutzt. Weiterhin wird das Schichtglied als ein Schichtglied ausgebildet, welches eine weit geringere Lichtdurchlässigkeit als das Substrat aufweist.
  • Als nächstes wird eine lichtempfindliche organische Harzschicht auf dem transparenten Substrat so aufgebaut, daß sie sich das Schichtglied überdeckend darauf erstreckt.
  • Als nächstes wird aus der lichtempfindlichen organischen Harzschicht eine Isolierschicht, die das Schichtglied auf dem Substrat umgibt, gebildet. In diesem Fall wird das lichtempfindliche organische Harz von der Seite des lichtdurchlässigen Substrates aus belichtet. Dann wird die so belichtete, lichtempfindliche, organische Harzschicht einer Entwicklung unterworfen. In der Praxis wird die lichtempfindliche, organische Harzschicht vor dem Belichten wärmegehärtet. Nach der Entwicklung wird eine organische Harzschicht, die aus der Entwicklung des lichtempfindlichen, organischen Harzes resultiert, wärmegehärtet. In dem Fall des Einbeziehens solcher Wärmebehandlungen ist die letztlich erhaltene Isolierschicht dünner als die ursprüngliche lichtempfindliche organische Harzschicht. Indem die Dicke der ursprünglichen lichtempfindlichen organischen Harzschicht unter Berücksichtigung der obigen Ausführungen geeignet gewählt wird, kann die Isolierschicht zu der im wesentlichen selben Dicke wie das Schichtglied aufgebaut werden.
  • Ein solches erfindungsgemäßes Herstellungsverfahren erfordert nicht die Benutzung einer besonderen Maske für die Formation bzw. den Aufbau der Isolierschicht, die das Schichtglied umgibt. Dies ist eine Erleichterung bei der Herstellung des elektronischen Bauelementes.
  • Die Erfindung wird im folgenden anhand der Zeichnung beispielsweise beschrieben; in dieser zeigt:
  • Fig. 1 bis 5 Querschnittsansichten, die verschiedene SOI-Bauelemente schematisch veranschaulichen, und
  • Fig. 6A bis 6G Querschnittsansichten, die schematisch eine Schrittfolge veranschaulichen, die bei der Herstellung eines SOI-Bauelementes gemäß einem Ausführungsbeispiel seines Herstellungsverfahrens involviert sind.
  • Die Fig. 1 bis 5 zeigen eine Ausführungsform eines SOI-Bauelements, welches ein Substrat 1 mit einer isolierenden Oberfläche 2 umfaßt. Das Substrat 1 ist transparent und beispielsweise aus Glas hergestellt.
  • Das Substrat 1 umfaßt ein darauf geformtes Schichtglied 3.
  • Das Schichtglied 3 hat eine weit geringere Lichttransparenz als das Substrat 1. Das Schichtglied 3 ist beispielsweise eine nicht transparente leitende Schicht 4 bzw. Leiterschicht 4, die aus Metall oder einem Nichteinkristallhalbleiter geformt ist, wie es in Fig. 1 dargestellt ist. Die Leiterschicht 4 dient als eine Zwischenverbindungsschicht.
  • Ein anderes Beispiel des Schichtgliedes 3 ist eine als Struktur aufgebrachte bzw. strukturierte (patterned) leitende Schicht bzw. Leiterschicht 5 oder Halbleiterschicht 6, die aus Nichteinkristallhalbleiter als eine Widerstandsschicht geformt ist, wie es in Fig. 2 gezeigt ist. Die Leiterschicht 5 oder die Halbleiterschicht 6 weisen eine weit geringere Lichttransparenz bzw. Lichtdurchlässigkeit auf als das Substrat 1. Ein anderes Beispiel des Schichtgliedes 3 weist eine Struktur auf, bei welcher eine strukturierte Leiterschicht 7, die als eine Elektrode dient, ein strukturiertes Nichteinkristallhalbleiterschichtglied 8 und eine strukturierte Leiterschicht 9, die als eine weitere Elektrode dient, in dieser Reihenfolge übereinander geschichtet bzw. laminiert worden sind, wie es in Fig. 3 gezeigt ist. In diesem Fall befinden sich beide Seitenflächen der Leiterschichten 7 und 9 und der Nichteinkristallhalbleiterschicht 8, die deren Breite definieren, jeweils in derselben Ebene auf deren beiden Seiten. Die Leiterschicht 7 oder/und 8 sind nicht transparent. Die Leiterschichten 7 und 8 können jeweils mehrlagige Schichten sein und eine der Schichten der mehrlagigen Schichten kann nicht transparent sein.
  • Das Nichteinkristallhalbleiterschichtglied 8 ist beispielsweise ein mehrschichtiges Glied bzw. Laminatglied, welches aus einem oder mehreren Laminaten von P- und N-Nichteinkristallhalbleiterschichten aufgebaut ist, die in dieser Reihenfolge oder in der entgegengesetzten Reihenfolge übereinander geschichtet bzw. lamelliert sind, um eine PN-Verbindung bzw. einen PN-Übergang oder solche Übergänge zu formen. In diesem Beispiel bildet das Schichtglied 3 ein nichtlineares Element, dessen Spannungs-Strom-Kennlinie eine Diodenkennlinie im positiven oder negativen Spannungsbereich aufweist.
  • Ein anderes Beispiel des Nichteinkristallhalbleiterschichtgliedes 8 ist ein geschichtetes Glied bzw. Laminatglied, welches aus einem oder mehreren Laminaten aus P (oder N)-I-N (oder P)-Nichteinkristallhalbleiterschichten, die in dieser Reihenfolge aufeinander folgend als Schichten aufgebracht bzw. lamelliert worden sind, geformt ist und einen P (oder N)-I-N (oder P) Übergang bildet. In diesem Fall bildet das Schichtglied 3 ein nicht lineares Element, dessen Spannungs- Strom-Kennlinie eine Diodenkennlinie in dem positiven oder negativen Spannungsbereich aufweist.
  • Ein weiteres Beispiel für das Nichteinkristallhalbleiterschichtglied 8 ist ein in Schichten aufgebautes Glied bzw. Laminatglied, bei welchem N-, I(oder P&supmin;)- und N- Nichteinkristallhalbleiterschichten oder P-, I(N&supmin;)- und P- Nichteinkristallhalbleiterschichten in dieser Reihenfolge aufeinanderfolgend lamelliert worden sind, um einen NI(oder P&supmin;)N oder PI (oder N&supmin;)P Übergang zu bilden. Ein weiteres Beispiel für die Nichteinkristallhalbleiterschicht 8 ist ein Laminatglied, bei welchem N-,I(oder P&supmin;)-P-I(oder P&supmin;)- und N- Nichteinkristallhalbleiterschichten oder P-, I(oder N&supmin;)-N-I (oder N&supmin;)- und P-Nichteinkristallhalbleiterschichten in dieser Reihenfolge aufeinanderfolgend laminiert worden sind, um einen NI(oder P&supmin;)PI(oder P&supmin;)N oder PI(oder N&supmin;)NI(oder N&supmin;)P Übergang zu bilden. In diesen Fällen bildet das Schichtglied 3 ein nichtlineares Element, dessen Spannungs-Strom-Kennlinie eine Diodenkennlinie sowohl im positiven als auch im negativen Spannungsbereich zeigt.
  • Ein weiteres Beispiel des Laminatgliedes 3 ist in der Konstruktion bzw. im Aufbau identisch mit dem in Fig. 3 gezeigten mit der Ausnahme, daß das Nichteinkristallhalbleiterschichtglied 8 durch eine I-Nichteinkristallhalbleiterschicht 10 ersetzt ist, wie es in Fig. 4 gezeigt ist. Ein weiteres Beispiel für das Schichtglied 3 ist identisch im Aufbau mit dem in Fig. 3 mit der Ausnahme, daß die Halbleiterschicht 8 durch eine Isolierschicht 11 als eine Barriereschicht bzw. Sperrschicht bzw. Randschicht ersetzt ist, die dünn genug ist, den Durchgang eines Tunnelstroms zuzulassen, wie es in Fig. 5 gezeigt ist. In diesen Fällen bildet das Laminatglied 3 ein nichtlineares Element.
  • Auf dem Substrat 1 ist eine Isolierschicht 41 geformt, welche das Schichtglied 3 umgibt. Die Isolierschicht 41 steht in Berührung mit den Seitenflächen 3a und 3b des Schichtgliedes 3, erstreckt sich jedoch nicht auf die obere Oberfläche bzw. Kopffläche 3c des Schichtgliedes 3. Die Isolierschicht 41 ist beispielsweise aus einem organischen Harz, wie einem chemisch stabilen, hitzebeständigen Polyimidharz. Die Isolierschicht 41 kann bis zu einer gewünschten Dicke abgelagert bzw. abgeschieden werden, beispielsweise im wesentlichen derselben Dicke wie der des Schichtgliedes 3, wie es gezeigt ist.
  • Auf der Isolierschicht 41 ist ein leitendes Schichtglied bzw. Leiterschichtglied oder halbleitendes (Halbleiter-) Schichtglied ausgebildet, welches sich auf das Schichtglied 3 in Berührung mit diesem in erforderlicher Weise erstreckt. Fig. 2 zeigt den Fall, bei welchem Leiterschichten 42a und 42b, die sich von beiden Endteilen bzw. Endabschnitten des Schichtgliedes 3 als Verbindungsschichten erstrecken, auf der Isolierschicht 41 geformt sind. Fig. 3 zeigt den Fall, bei welchem eine sich über das Schichtglied 3 erstreckende Leiterschicht 43, als eine Elektrode, auf der Isolierschicht 41 gebildet ist. Die Leiterschicht 43 wird beispielsweise als eine Elektrode zur Bildung eines Flüssigkristallelementes benutzt. Das Flüssigkristallelement ist aus der Leiterschicht 43, einer nicht gezeigten Leiterschicht, die als in entgegengesetzter Beziehung dazu geformte andere Elektrode dient, und einem (nicht gezeigten) Flüssigkristall, der zwischen die beiden Leiterschichten eingefüllt ist, aufgebaut. In diesem Fall wird das Flüssigkristallelement durch das Schichtglied 3 und infolgedessen durch das nichtlineare Element angetrieben bzw. angesteuert.
  • Als nächstes wird das Herstellungsverfahren gemäß der Erfindung für die Herstellung des vorstehend erläuterten elektronischen Bauelementes anhand der Fig. 3 beschrieben.
  • Die Herstellung beginnt mit der Präparation eines lichttransparenten bzw. lichtdurchlässigen Substrates 1 ähnlich denen in bezug auf die Fig. 1 bis 5 beschriebenen, wie es in Fig. 6A dargestellt ist.
  • Als nächstes wird ein Schichtglied 3 gleich dem oben in bezug auf Fig. 3 beschriebenen mittels eines bekannten Verfahrens auf dem Substrat 1 geformt bzw. aufgebaut, wie es in Fig. 6B gezeigt ist.
  • Als nächstes wird eine Schicht 51 aus lichtempfindlichem organischem Harz, die sich über das Schichtglied 3 erstreckt, gebildet, indem beispielsweise ein im Handel erhältlicher lichtempfindlicher Polyimidharz auf das Substrat 1 geschichtet bzw. aufgebracht wird, wie es in Fig. 6C gezeigt ist. Der lichtempfindliche Polyimidharz ist ein Vorläufer bzw. Zwischenstoff von Polyimidharz und wird bei Belichtung Polyimidharz.
  • Als nächstes wird die Schicht 51 aus lichtempfindlichem organischem Harz in erforderlicher Weise, beispielsweise bei 80ºC für 60 Minuten wärmegehärtet, wobei aus dem lichtempfindlichen organischen Harz 51 eine Schicht 52 aus wärmegehärtetem lichtempfindlichem, organischem Harz vorgesehen wird, wie es in Fig. 6D gezeigt ist. Die lichtempfindliche Harzschicht 52 wird dünner als die ursprüngliche lichtempfindliche Harzschicht 51.
  • Als nächstes wird die lichtempfindliche Harzschicht 52 mit Licht 53, beispielsweise Ultraviolettstrahlen mit einer Wellenlänge von 300 bis 400 nm belichtet, welche von der Seite des lichtdurchlässigen Substrates 1 aus eingestrahlt werden, wie es in Fig. 6E gezeigt ist. In diesem Beispiel wird der Teil 52a der lichtempfindlichen Harzschicht 52, der nicht auf dem Schichtglied 3 liegt, einer größeren Lichtmenge ausgesetzt, als der Teil 52b der Harzschicht 52, der auf dem Schichtglied 3 liegt.
  • Als nächstes wird die so belichtete, lichtempfindliche Harzschicht 52 unter Benutzung eines im Handel erhältlichen Flüssigentwicklers entwickelt, wobei der Teil 52b der lichtempfindlichen Harzschicht 52, der auf dem Schichtglied 3 liegt, entfernt wird, wie es in Fig. 6F veranschaulicht ist. Diese Entwicklung umfaßt im allgemeinen einen Schritt des Eintauchens der belichteten, lichtempfindlichen Harzschicht 52 oder des Sprühens von Flüssigentwickler auf die Harzschicht 52 und einen Schritt des Spülens der entwickelten Schicht mit Isopropanol oder einem ähnlichen, im Handel erhältlichen Spülmittel. Indem die lichtempfindliche Harzschicht 52 solchen, oben beschriebenen Behandlungen unterworfen wird, wird die organische Harzschicht 54 erhalten, die im wesentlichen keine Lichtempfindlichkeit aufweist. Als nächstes wird die organische Harzschicht 54 durch Wärmebehandlung beispielsweise bei 135 bis 400ºC für 30 Minuten gehärtet und eine wärmegehärtete, organische Harzschicht 55 als die vorstehend in Verbindung mit den Fig. 1 bis 5 beschriebene Isolierschicht 41 erhalten, wie es in Fig. 6G gezeigt ist. Die Isolierschicht 41 ist dünner ausgeführt als die organische Harzschicht 54. Die Isolierschicht 41 kann mit im wesentlichen derselben Dicke wie das Schichtglied 3 ausgebildet werden, indem die Dicke der ursprünglichen lichtempfindlichen, organischen Harzschicht 51 um einen geeigneten Wert größer als die Dicke des Schichtgliedes 3 gewählt wird.
  • Als nächstes wird die als eine Elektrode dienende Leiterschicht 43, wie sie vorstehend in bezug auf Fig. 3 beschrieben worden ist, mit einer bekannten Technik, wie mit einer Flüssigkeit, geformt, wie es durch die strichpunktierte Linie in Fig. 6G gezeigt ist.
  • Das oben beschriebene, erfindungsgemäße Herstellungsverfahren erfordert keine besondere Maske zur Bildung der Isolierschicht 41 und führt somit zu einer Erleichterung der Herstellung des erfindungsgemäßen elektronischen Bauelementes.
  • Bei der erfindungsgemäß hergestellten Struktur ändern die Seitenflächen des Schichtgliedes, da sie der offenen Luft nicht ausgesetzt sind ihre Qualität nicht und Staub haftet an ihnen nicht an. Es gibt infolgedessen keine Möglichkeiten, daß sich die Eigenschaften des Schichtgliedes verschlechtern oder eine elektrische Leckage oder ein elektrischer Verlust an den äußeren Seitenflächen auftritt. Infolgedessen werden die Eigenschaften des elektronischen Bauelementes durch die offene Luft bzw. an der freien Luft nicht verschlechtert.
  • Weiterhin kann, wenn die Isolierschicht im wesentlichen dieselbe Dicke wie das Schichtglied aufweist, eine als eine Verbindungslage oder eine Elektrode dienende Leiterschicht, die sich über das Schichtglied in Berührung mit diesem erstreckt, auf der Isolierschicht leicht gebildet werden, ohne eine Wahrscheinlichkeit dafür herbeizuführen, daß die Leiterschicht zwischen der Isolierschicht und dem Schichtglied diskontinuierlich wird.

Claims (9)

1. Verfahren zur Herstellung eines elektronischen Bauelementes mit den Schritten des Formens bzw. Aufbauens eines Schichtgliedes (3) auf einem lichtdurchlässigen Substrat (1), wobei das Schichtglied (3) eine viel geringere Lichtdurchlässigkeit als das Substrat (1) aufweist, und des Formens bzw. Aufbauens einer Isolierschicht (41), die das Schichtglied (3) auf dem Substrat umgibt, dadurch gekennzeichnet, daß der Schritt des Aufbauens des Schichtgliedes (3) das Aufbauen eines mehrlagigen Laminatgliedes einschließlich einer strukturierten (patterned) Leiter- oder Halbleiterlage umfaßt und der Schritt des Aufbauens der Isolierlage das Bilden einer lichtempfindlichen, organischen Harzschicht (51), die sich über das Schichtglied (1) und in Berührung mit den Seitenflächen (3a, 3b) der Schichten des Schichtgliedes (3) erstreckt, und das Belichten der organischen Harzschicht (51) mit Licht (53), welches durch das lichtdurchlässige Substrat (1) verläuft bzw. eintritt, mit dem Schichtglied (3) als Maske benutzt, umfaßt, wobei die lichtempfindliche, organische Harzschicht in Teilen (52a) in Berührung mit den Seitenflächen (3a, 3b) des Schichtgliedes, jedoch nicht in einem Teil (52b), welcher über dem Schichtglied gebildet ist, belichtet wird und nachfolgend auf die Belichtung die belichtete, lichtempfindliche, organische Harzschicht entwickelt wird, um eine Isolierung in Berührung mit den Seitenflächen (3a, 3b) des Schichtgliedes (3) vorzusehen und eine Verschlechterung oder Kontamination der Seitenflächen der Schichten zu verhindern.
2. Verfahren nach Anspruch 1, bei welchem die Schichten des Laminatgliedes (3) gleicherstreckend ausgebildet sind.
3. Verfahren nach Anspruch 1 oder 2, mit den Schritten des Wärmehärtens der lichtempfindlichen, organischen Harzschicht vor dem Belichtungsschritt und des Wärmehärtens einer organischen Harzschicht, die aus der Entwicklung der lichtempfindlichen organischen Harzschicht nach der Belichtung folgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die lichtempfindliche, organische Harzschicht (51) dicker als das Laminatglied (3) auf dem Substrat (1) ausgebildet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die lichtempfindliche organische Harzschicht (51) mit einer solchen Dicke auf dem Substrat aufgebaut wird, daß die Isolierschicht (41) mit im wesentlichen derselben Dicke wie das Laminatglied (3) ausgebildet werden kann.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das lichtempfindliche, organische Harz ein lichtempfindliches Polyimidharz ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Entwicklung der belichteten, lichthärtbaren, organischen Harzschicht die Schritte des Entfernens des unbelichteten Teils (52b) des organischen Harzes und des Härtens des belichteten Teils (52a) des organischen Harzes durch thermische Behandlung umfaßt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Laminatglied (3) einen PIN, NIN oder PIP Übergang umfaßt.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem ein leitendes oder halbleitendes Schichtglied (42a, 42b, 43) vorgesehen wird, welches sich auf die bzw. der Isolierschicht (41) und in Berührung mit dem Laminatglied (3) erstreckt.
DE3587780T 1984-12-26 1985-12-30 Elektronisches Bauelement und Verfahren zur Herstellung. Expired - Fee Related DE3587780T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59277412A JPH0616506B2 (ja) 1984-12-26 1984-12-26 積層体の側周辺に選択的に被膜を形成する方法

Publications (2)

Publication Number Publication Date
DE3587780D1 DE3587780D1 (de) 1994-04-21
DE3587780T2 true DE3587780T2 (de) 1994-06-23

Family

ID=17583184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3587780T Expired - Fee Related DE3587780T2 (de) 1984-12-26 1985-12-30 Elektronisches Bauelement und Verfahren zur Herstellung.

Country Status (6)

Country Link
US (3) US4828967A (de)
EP (1) EP0187535B1 (de)
JP (1) JPH0616506B2 (de)
KR (1) KR900007300B1 (de)
CN (2) CN1005944B (de)
DE (1) DE3587780T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112128A (ja) * 1985-11-11 1987-05-23 Semiconductor Energy Lab Co Ltd 液晶装置
US4918504A (en) * 1987-07-31 1990-04-17 Nippon Telegraph And Telephone Corporation Active matrix cell
JPH0191881A (ja) * 1987-10-02 1989-04-11 Sankyo Kk 弾球遊技機における入賞球装置
US5219712A (en) * 1987-11-28 1993-06-15 Thorn Emi Plc Method of forming a solid article
US4948706A (en) * 1987-12-30 1990-08-14 Hoya Corporation Process for producing transparent substrate having thereon transparent conductive pattern elements separated by light-shielding insulating film, and process for producing surface-colored material
US4916275A (en) * 1988-04-13 1990-04-10 Square D Company Tactile membrane switch assembly
US5344745A (en) * 1988-10-16 1994-09-06 Yamanochi Kazuhiko Method for the manufacture of surface acoustic wave transducer
JP3077182B2 (ja) * 1990-09-26 2000-08-14 日本電気株式会社 印刷配線板の製造方法
WO1993007629A1 (en) * 1991-10-04 1993-04-15 Motorola, Inc. Integrated deposited vertical resistor in a sequential multilayer substrate
GB9203595D0 (en) * 1992-02-20 1992-04-08 Philips Electronics Uk Ltd Methods of fabricating thin film structures and display devices produced thereby
US5300403A (en) * 1992-06-18 1994-04-05 International Business Machines Corporation Line width control in a radiation sensitive polyimide
JP3051627B2 (ja) * 1993-02-03 2000-06-12 シャープ株式会社 表示装置およびその製造方法
JPH06313899A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
US5734452A (en) * 1994-09-26 1998-03-31 Sharp Kabushiki Kaisha Two-terminal non-linear resistive device and a method for producing the same in which nickel or iron is an impurity in the zinc sulfide layer
FR2737927B1 (fr) * 1995-08-17 1997-09-12 Commissariat Energie Atomique Procede et dispositif de formation de trous dans une couche de materiau photosensible, en particulier pour la fabrication de sources d'electrons
US5935763A (en) * 1996-06-11 1999-08-10 International Business Machines Corporation Self-aligned pattern over a reflective layer
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
US6825068B2 (en) 2000-04-18 2004-11-30 E Ink Corporation Process for fabricating thin film transistors
US7079377B2 (en) * 2002-09-30 2006-07-18 Joachim Hossick Schott Capacitor and method for producing a capacitor
US7361027B2 (en) * 2002-12-25 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Contact structure, display device and electronic device
US7256982B2 (en) * 2003-05-30 2007-08-14 Philip Michael Lessner Electrolytic capacitor
US8188577B2 (en) * 2007-08-01 2012-05-29 Sharp Kabushiki Kaisha Production method of semiconductor device, semiconductor device, and exposure apparatus
EP2153722A1 (de) 2008-08-05 2010-02-17 Lanxess Deutschland GmbH Antifungische Flüssigformulierungen enthaltend 3-Iodpropargylbutylcarbamat (IPBC) und N-octylisothiazolinon (NOIT)
JP2012196651A (ja) * 2011-03-23 2012-10-18 Panasonic Corp 静電霧化装置及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2955351A (en) * 1954-12-28 1960-10-11 Plast O Fab Circuits Inc Method of making a printed circuit
US3142783A (en) * 1959-12-22 1964-07-28 Hughes Aircraft Co Electrical circuit system
US3290756A (en) * 1962-08-15 1966-12-13 Hughes Aircraft Co Method of assembling and interconnecting electrical components
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor
US3405227A (en) * 1966-09-16 1968-10-08 Control Data Corp Multilayer universal printed circuit board
US3740280A (en) * 1971-05-14 1973-06-19 Rca Corp Method of making semiconductor device
GB1336254A (en) * 1972-03-17 1973-11-07 Acheson Ind Inc Devices
US3818279A (en) * 1973-02-08 1974-06-18 Chromerics Inc Electrical interconnection and contacting system
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US4019043A (en) * 1975-05-05 1977-04-19 General Electric Company Photoflash lamp array having shielded switching circuit
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4242156A (en) * 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
EP0122371B1 (de) * 1980-05-20 1988-08-24 Kabushiki Kaisha Toshiba Halbleitervorrichtung
JPS5734522A (en) * 1980-08-09 1982-02-24 Dainippon Printing Co Ltd Production of electrode substrate for liquid crystal display element
US4369247A (en) * 1980-09-03 1983-01-18 E. I. Du Pont De Nemours And Company Process of producing relief structures using polyamide ester resins
DE3153768C2 (de) * 1981-04-14 1995-11-09 Gao Ges Automation Org Ausweiskarte
US4501960A (en) * 1981-06-22 1985-02-26 Motorola, Inc. Micropackage for identification card
JPS5877263A (ja) * 1981-11-02 1983-05-10 Agency Of Ind Science & Technol 光起電力素子
JPS5892226A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 集積回路素子の製造方法
US4656314A (en) * 1982-02-08 1987-04-07 Industrial Science Associates Printed circuit
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS599635A (ja) * 1982-07-07 1984-01-19 Seiko Epson Corp 電気光学装置
US4611261A (en) * 1982-09-21 1986-09-09 Canon Kabushiki Kaisha Electronic equipment
US4535219A (en) * 1982-10-12 1985-08-13 Xerox Corporation Interfacial blister bonding for microinterconnections
US4544836A (en) * 1982-12-22 1985-10-01 American District Telegraph Company Optically-based access control system
JPS60149025A (ja) * 1984-01-13 1985-08-06 Seiko Epson Corp 液晶表示装置
US4562513A (en) * 1984-05-21 1985-12-31 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
JPS60257171A (ja) * 1984-06-01 1985-12-18 Hitachi Ltd 薄半素子の製造方法およびその素子
US4566186A (en) * 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
JPS6145224A (ja) * 1984-08-10 1986-03-05 Alps Electric Co Ltd 液晶表示素子の製造方法
US4730903A (en) * 1985-01-23 1988-03-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric crystal display panel and manufacturing method thereof
FR2579775B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation d'elements de commande non lineaire pour ecran plat de visualisation electro-optique et ecran plat realise selon ce procede
US4621045A (en) * 1985-06-03 1986-11-04 Motorola, Inc. Pillar via process

Also Published As

Publication number Publication date
CN1005944B (zh) 1989-11-29
CN87106448A (zh) 1988-05-11
DE3587780D1 (de) 1994-04-21
CN85109696A (zh) 1986-07-16
JPS61154039A (ja) 1986-07-12
EP0187535A3 (en) 1988-07-20
US4820612A (en) 1989-04-11
CN1005946B (zh) 1989-11-29
KR900007300B1 (ko) 1990-10-08
US4828967A (en) 1989-05-09
JPH0616506B2 (ja) 1994-03-02
KR860005568A (ko) 1986-07-23
US4780794A (en) 1988-10-25
EP0187535A2 (de) 1986-07-16
EP0187535B1 (de) 1994-03-16

Similar Documents

Publication Publication Date Title
DE3587780T2 (de) Elektronisches Bauelement und Verfahren zur Herstellung.
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE3117950C2 (de)
DE3106202C2 (de)
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE19636735A1 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE4019848A1 (de) Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2922016A1 (de) Vlsi-schaltungen
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE69224423T2 (de) Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur
DE69616687T2 (de) Elektronisches bauelement, welches eine dünnschichtstruktur mit passiven elementen enthält
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE112021001199T5 (de) Verfahren zum Herstellen eines Metallgitters, Dünnschichtsensor und Verfahren zum Herstellen desselben
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3226097C2 (de)
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE2548060C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69223118T2 (de) Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
DE3730953C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee