JP2007157863A - パワー半導体装置及びその製造方法 - Google Patents

パワー半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007157863A
JP2007157863A JP2005348610A JP2005348610A JP2007157863A JP 2007157863 A JP2007157863 A JP 2007157863A JP 2005348610 A JP2005348610 A JP 2005348610A JP 2005348610 A JP2005348610 A JP 2005348610A JP 2007157863 A JP2007157863 A JP 2007157863A
Authority
JP
Japan
Prior art keywords
semiconductor chip
silicon semiconductor
circuit layer
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005348610A
Other languages
English (en)
Inventor
Koji Sasaki
康二 佐々木
Seiichi Hayakawa
誠一 早川
Akihiro Tanba
昭浩 丹波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005348610A priority Critical patent/JP2007157863A/ja
Publication of JP2007157863A publication Critical patent/JP2007157863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

【課題】低コストで信頼性の高いパワー半導体装置を提供すること。
【解決手段】パワー半導体装置は、基板１１と、基板１１の上に設けられた金属回路層７と、金属回路層７の上に設けられたシリコン半導体チップ３と、シリコン半導体チップ３に接続する配線部材９と、シリコン半導体チップ３を覆うハードレジン８とを備える。配線部材９は曲げ剛性が９１６７Ｎｍｍ２以上のリードフレームを用いてその一側端子部をシリコン半導体チップに半田を介して接合し、ハードレジン８はシリコン半導体チップ３及びリードフレーム９の接合部をポッティングレジンでモールドして形成したものである。
【選択図】図１

Description

本発明は、パワー半導体装置及びその製造方法に係り、特にモータ等の電気機器の制御に用いられるパワー半導体装置及びその製造方法に好適なものである。
パワー半導体装置は、モータ等の電気機器を制御するために用いられる半導体装置である。ハイブリッド自動車や燃料電池の市場の伸長により、パワー半導体装置の需要も伸長している。また、求められる通電電流や環境温度等のスペックも厳しくなりつつある。このような使用条件下でパワー半導体装置の信頼性が損なわれないことが重要である。特に、シリコン半導体チップの放熱性や、半田の電気接続部の信頼性等の確保が重要である。
このため、特開２００４−１６５２８１号公報（特許文献１）
に示すような、シリコン半導体チップやワイヤ等を含む基板全体をトランスファモールド樹脂によって封止することにより、シリコン半導体チップの放熱性と半田の熱疲労に対する信頼性を向上したパワー半導体装置が提案されている。
また、特開平９−３６１８６号公報（特許文献２）及び特開２００１−１１０９５７号公報（特許文献３）に示すような、半導体チップ上面と金属回路層とを電気的に接続する配線部材を、ワイヤボンディングからリードフレームに変更することにより、シリコン半導体チップ上面の接続部の信頼性を向上したパワー半導体装置が提案されている。
特開２００４−１６５２８１号公報 特開平９−３６１８６号公報 特開２００１−１１０９５７号公報
パワー半導体装置において、シリコン半導体チップの通電時にはシリコン半導体チップに大電流が流れてジュール発熱によりシリコン半導体チップの温度が上昇し、シリコン半導体チップの非通電時にはシリコン半導体チップの温度上昇が生じない。このため、通電と非通電との繰返しによってパワー半導体装置の温度は上昇と低下とを繰返し、パワー半導体装置全体が熱膨張と熱収縮を繰返す。パワー半導体装置の構成部材のうち、シリコン半導体チップを構成するＳｉの線膨張係数は３×１０−６／℃程度であり、一方、配線部材を構成するＣｕの線膨張係数は１７×１０−６／℃、Ａｌの線膨張係数は２４×１０−６／℃程度である。このことから、これらの部材を接合する半田には、線膨張係数の不一致によるせん断変形が生じ、これが繰返されることによって半田が疲労破壊する。パワー半導体装置の信頼性確保のためには、半田の疲労破壊を防止することが重要である。
特許文献１のように、半田を含むモジュール全体をハードレジンでモールドすることにより、半田のひずみを低減し、半田の熱疲労寿命を延ばすことが期待できる。しかし、モジュール全体をハードレジンでモールドした場合には、はく離や割れが生じ易い。ハードレジンに一旦はく離や割れが生じると、はく離や割れが進展してパワー半導体装置を破壊することになる。このため、ハードレジンには高い接着性と強度が要求される。また、ハードレジンと半導体装置の他の構成部材との線膨張係数差によって発生する半導体装置のそりを許容範囲以内に抑えるように、ハードレジンの線膨張係数を決定することも重要である。シリコン半導体チップや基板に線膨張係数が近くなるように選定されたハードレジンは、粘性が強く、ハードレジンを隅々まで充填させるにはトランスファモールドによってモールドすることが必要となる。このため、特許文献１のようなモールドにはトランスファモールド用金型が必要となり、製造コストの上昇につながる。
特許文献２及び特許文献３では、シリコン半導体チップと配線部材との接続部の信頼性を向上することはできるが、ハードレジンに伴う上述した課題については配慮されていない。
トランスファモールドを用いずにポッティングモールドを用い、シリコン半導体チップの周辺部のみをモールドすれば、モールド用金型は不要となり、樹脂のはく離の可能性や、半導体装置全体のそり変形量は低減できる。しかし、シリコン半導体チップ上面と金属回路層とにワイヤボンディングで接続されるワイヤは、シリコン半導体チップ側がポッティングレジン内部にあり、金属回路層側がポッティングレジン外部にあるため、ワイヤの一部分がポッティングレジンの表面から飛び出す形になり、この部分が熱サイクルによって繰返し曲げられて断線する危険がある。
本発明の目的は、低コストで信頼性の高いパワー半導体装置を提供することにある。
前述の目的を達成するための本発明の第１の態様は、基板と、前記基板の上に設けられた金属回路層と、前記金属回路層の上に設けられたシリコン半導体チップと、前記シリコン半導体チップに接続する配線部材と、前記シリコン半導体チップを覆うハードレジンと、を備えるパワー半導体装置において、前記配線部材は曲げ剛性が９１６７Ｎｍｍ２以上のリードフレームを用いてその一側端子部を前記シリコン半導体チップに半田を介して接合し、前記ハードレジンは前記シリコン半導体チップ及び前記リードフレームの接合部をポッティングレジンでモールドして形成したことにある。
係る本発明の第１の態様におけるより好ましい具体的構成例は次の通りである。
（１）前記基板をＡｌまたはＣｕ等の金属基板で構成し、前記金属基板の上面に樹脂絶縁層を設け、前記金属回路層を前記絶縁層の上面に接着されたＡｌまたはＣｕ等の金属回路層で構成し、前記金属回路層の上面にＣｕ等の熱伝導率の大きい金属材料からなる放熱板を半田を介して接合し、前記シリコン半導体チップを前記放熱板の上面に半田を介して接合し、前記リードフレームをＡｌまたはＣｕで構成し、前記リードフレームの一側を前記シリコン半導体チップの上面に半田を介して接合すると共にその他側を前記金属回路層の上面に半田を介して接合し、前記ポッティングレジンをヤング率５〜２０ＧＰａのハードレジンで構成したこと。
（２）前記基板をＡｌＮ、アルミナ、ＳｉＮ等のセラミック絶縁基板で構成し、前記金属回路層を前記セラミック絶縁基板の上面にＡｌまたはＣｕ等の金属回路層で構成し、前記シリコン半導体チップを前記金属回路層の上面に半田を介して接合し、前記リードフレームをＡｌまたはＣｕで構成し、前記リードフレームの一側を前記シリコン半導体チップの上面に半田を介して接合すると共にその他側を前記金属回路層の上面に半田を介して接合し、前記ポッティングレジンをヤング率５〜２０ＧＰａのハードレジンで構成したこと。
（３）前記（１）及び（２）において、前記半田の全てがほぼ同一組成でかつほぼ同一融点であること。
（４）前記半田としてＺｎ、Ｂｉ、Ａｇ、Ｓｎ、Ｓｂの一部ないし全部からなる合金であるＰｂを含まない鉛フリー半田を用いたこと。
（５）前記リードフレームの前記ポッティングレジンから露出された部分にベンド部を設けたこと。
また、本発明の第２の態様は、基板と、前記基板の上に設けられた金属回路層と、前記金属回路層の上に設けられたシリコン半導体チップと、前記シリコン半導体チップに接続する配線部材と、前記シリコン半導体チップを覆うハードレジンと、を備えるパワー半導体装置の製造方法において、前記配線部材を曲げ剛性が９１６７Ｎｍｍ２以上のリードフレームで構成してその一側を前記シリコン半導体チップに半田を介して接合した後、前記シリコン半導体チップ及び前記配線部材の接合部をポッティングレジンで覆って前記ハードレジンを形成することにある。
係る本発明の第２の態様におけるより好ましい具体的構成例は次の通りである。
（１）前記基板を金属基板で構成してその金属基板の上に絶縁層及び前記金属回路層を接着し、前記金属回路層の上面に半田シートを介して放熱板を配置し、この放熱板の上面に半田シートを介して前記シリコン半導体チップを配置し、このシリコン半導体チップの上面に半田シートを介して前記リードフレームの一側端子部を配置し、これら全体を加熱して前記全ての半田シートを溶融させて前記金属回路層と前記放熱板、前記放熱板と前記シリコン半導体チップ、及び前記シリコン半導体チップと前記リードフレームの一側端子部を一括して接合すること。
（２）前記基板をセラミック絶縁基板で構成してそのセラミック絶縁基板の上に前記金属回路層を接着し、前記金属回路層の上面に半田シートを介して前記シリコン半導体チップを配置し、このシリコン半導体チップの上面に半田シートを介して前記リードフレームの一側端子部を配置し、これら全体を加熱して前記全ての半田シートを溶融させて前記金属回路層と前記シリコン半導体チップ、及び前記シリコン半導体チップと前記リードフレームの一側端子部を一括して接合すること。
上述した本発明のパワー半導体装置及びその製造方法によれば、低コストで、ハードレジンのはく離や半導体装置のそりの低減及び半田の疲労破壊の抑制を可能としつつ、使用時の熱サイクルによるリードフレームの疲労破壊を抑制でき、パワー半導体装置の信頼性を格段に向上することができる。
以下、本発明の複数の実施形態について図を用いて説明する。各実施形態の図における同一符号は同一物または相当物を示す。
（第１実施形態）
本発明の第１実施形態を図１及び図２を用いて説明する。
まず、本実施形態のパワー半導体装置の構成に関して図１を参照しながら説明する。図１は本発明の第１実施形態のパワー半導体装置の断面図である。
基板１１はＡｌまたはＣｕ等の金属基板で構成されている。金属基板１１の上面には樹脂絶縁層１０が設けられ、樹脂絶縁層１０の上面には金属回路層７が設けられている。金属回路層７はＡｌまたはＣｕ等で構成されている。金属回路層７の上に放熱板下半田６を介して放熱板５が接合されている。放熱板５はＣｕ等の熱伝導率の大きい金属材料で構成されている。放熱板５の上にチップ下半田４を介してシリコン半導体チップ３が接合されている。シリコン半導体チップ３は、ＩＧＢＴ，ダイオード等の半導体素子を備えている。シリコン半導体チップ３の上にはリードフレーム下半田２を介して配線部材であるリードフレーム９の一側が接合されている。リードフレーム９の他側が金属回路層７の上面にリードフレーム下半田２を介して接合されている。リードフレーム９Ａの一側が金属回路層７の上面にリードフレーム下半田２を介して接合されている。
リードフレーム下半田２、シリコン半導体チップ３、チップ下半田４、放熱板５及び放熱板下半田６の露出した表面と、金属回路層７及び樹脂絶縁層１０の表面の一部と、リードフレーム９の一側端子部とからなるチップ周辺部は、ハードレジンであるポッティングレジン８によってモールドされている。また、ポッティイグレジン８に隣接する部分の金属回路層７及び樹脂絶縁層１０の表面の一部と、リードフレーム９の他側端子部と、リードフレーム９Ａの一側端子部は、ハードレジンであるポッティングレジン８Ａによってモールドされている。
また、金属基板１１は、熱伝導シート１２を介してねじ１４によってフィン１３にねじ止めされている。半田２、４、６の表面をポッティングレジン８、８Ａでモールドすることにより、温度変化に伴う半田２、４、６の変形を抑制し、半田の熱疲労寿命を長寿命化することが可能となる。また、トランスファモールドによって半田をモールドする方法と異なり、製造工程においてモールド金型を必要としないことから、パワー半導体装置の製造コストを下げることができる。
なお、ポッティングレジン８、８Ａの外側に出ているリードフレーム９、９Ａや金属回路層７の腐食等が問題になる場合は、吸湿を避ける目的で、ポッティングレジン８、８Ａの上から樹脂でさらにモールドすることが好ましい。このとき、熱疲労寿命の低下やパワー半導体装置全体の熱反り変形防止のため、ポッティングレジン８、８Ａの上からモールドする樹脂は、ゲルやエラストマ等の、比較的やわらかい材質である必要がある。ゲルやエラストマ等のヤング率は、１００ＭＰａ以下であることが望ましい。
半田２、４、６の変形を抑制するためには、ポッティングレジン８、８Ａのヤング率が５〜２０ＧＰａ、ポッティングレジン８、８Ａの線膨張係数がシリコン半導体チップ３のＳｉの線膨張係数である３×１０−６／℃以上、リードフレーム９、９ＡのＣｕの線膨張係数である１７×１０−６／℃以下であることが望ましい。なお、リードフレーム９、９Ａの材質がＡｌである場合は、ポッティングレジン８、８Ａの線膨張係数は、Ａｌの線膨張係数である２４×１０−６／℃以下であることが望ましい。
かかる構成のパワー半導体装置の製造方法を図２を参照しながら説明する。図２は図１のパワー半導体装置の製造方法を示す工程断面図である。
まず、図２（ａ）に示すように、金属基板１１の片面に樹脂絶縁シート１０を接着し、樹脂絶縁シート１０の上面に金属回路層７を接着する。
次に、図２（ｂ）に示すように、樹脂絶縁シート１０及び金属回路層７を接着した金属基板１１をカーボン治具５２の上に置き、その金属回路層７の上に半田シート５１、放熱板５、半田シート５１、シリコン半導体チップ３、半田シート５１、リードフレーム９の一側を配置すると共に、金属回路層７の上に半田シート５１、リードフレーム９の他側及びリードフレーム９Ａの一側を配置する。次工程の通炉時に位置ずれが発生しないように、これらの部品をその他のカーボン治具（図示せず）によって位置決めすることが好ましい。
ここでは半田シート５１は全て同一組成のＳｎ−Ｐｂ共晶半田である。パワー半導体装置の使用温度が高い場合等はＰｂ含有比率が９０％以上の高温半田を使うことも可能である。また、Ｚｎ、Ｂｉ、Ａｇ、Ｓｎ、Ｓｂの一部ないし全部からなる合金であるＰｂを含まない鉛フリー半田、Ｓｎ−Ａｇ−Ｃｕ系等の鉛フリー半田を使うことにより地球環境に優しいパワー半導体装置とするが可能である。半田シート５１をすべて同じ材質にすることにより、１回の通炉によって全ての半田シート５１を一度に加熱して溶融させ、シリコン半導体チップ３、放熱板５、リードフレーム９、９Ａ及び金属回路層７を接合させることができるため好適である。
次に、この状態でその全体を通炉して全体を加熱することによって全ての半田シート５１を溶融させ、図２（ｃ）に示すように、金属回路層７と放熱板５、放熱板５とシリコン半導体チップ３、及びシリコン半導体チップ３とリードフレーム９を一括して接合する。
次に、図２（ｄ）に示すように、リードフレーム下半田２、シリコン半導体チップ３、チップ下半田４、放熱板５及び放熱板下半田６の露出した表面と、金属回路層７及び樹脂絶縁層１０の表面の一部と、リードフレーム９の一側端子部とを、ポッティングレジン８によってモールドすると共に、ポッティングレジン８に隣接する部分の金属回路層７及び樹脂絶縁層１０の表面の一部と、リードフレーム９の他側端子部と、リードフレーム９Ａの一側端子部とを、ポッティングレジン８Ａによってモールドする。
最後に、図２（ｅ）に示すように、金属基板１１の下に樹脂製の熱伝導シート１２を介して銅フィン１３を配置し、これらをねじ１４によって固定する。
本実施形態では、配線部材として曲げ剛性が９１６７Ｎｍｍ２以上のリードフレーム９を用いてその一側端子部をシリコン半導体チップ３に半田を介して接合し、シリコン半導体チップ３及び配線部材の接合部をポッティングレジン８でモールドしてハードレジンを形成している。係る構成によれば、トランスファモールドによってパワー半導体装置全体をモールドする場合に比較して、安価にすることができると共に、ハードレジン（ポッティングレジン８）のはく離や半導体装置のそりの低減及びリードフレーム９の接合部の半田の疲労破壊の抑制することができる。また、使用時の熱サイクルによるリードフレーム９の繰り返し曲げ応力をリードフレーム自身の曲げ剛性及びポッティングレジンの変形により吸収して、リードフレーム９の疲労破壊を抑制できる。これらによって、低コストで、パワー半導体装置の信頼性を格段に向上することができる。
（第２実施形態）
次に、本発明の第２実施形態について図３及び図４を用いて説明する。図３は本発明の第２実施形態のパワー半導体装置の断面図、図４は図３のパワー半導体装置の製造方法を示す工程断面図である。この第２実施形態は、次に述べる点で第１実施形態と相違するものであり、その他の点については第１実施形態と基本的には同一であるので、重複する説明を省略する。
この第２実施形態では、銅製のフィン１３の上に半田２２を介して、両面に金属回路層７を接合したセラミック絶縁基板２１が接合されている。ここではセラミック絶縁基板２１の材質をＡｌＮとしているが、他にＡｌ２Ｏ３、シリコンＮ等を用いてもよく、シリコン半導体チップ３と線膨張係数の差が小さいことから好適である。セラミック絶縁基板２１の上の金属回路層７の上には、半田４を介して、シリコン半導体チップ３及びリードフレーム９が接合されている。また、シリコン半導体チップ３の上には、半田２を介して、リードフレーム９が接合されている。半田２、シリコン半導体チップ３、半田４及びリード下半田の露出した全表面と、金属回路層７、リードフレーム９、セラミック絶縁基板の表面の１部はポッティングレジン８によって封止されている。ここでも、ポッティングレジン８の線膨張係数は、シリコン半導体チップ３の線膨張係数より大きく、リードフレーム９の線膨張係数より小さいことが望ましい。また、半田２、４、２２を同一組成とすることにより、１回の通炉によって全ての半田を一度に加熱し溶融させ、シリコン半導体チップ、リードフレーム及び金属回路層を接合させることができるため好適である。
この第２実施形態のパワー半導体装置の製造方法を図４を参照しながら説明する。まず、図４（ａ）に示すように、セラミック絶縁基板２１の上下両面に金属回路層７を接合する。次に、図４（ｂ）に示すように、カーボン治具５２の上に銅フィン１３を配置し、その上に半田シート５１、金属回路層７の接合されたセラミック絶縁基板２１、シリコン半導体チップ３、リードフレーム９を配置する。次工程の通炉時に位置ずれが起きないように、他のカーボン治具（図示せず）を用いて位置決めすることが好ましい。半田シート５１は全て同一の組成とする。次に、図４（ｃ）に示すように、全体を通炉して加熱することにより半田を溶融させ、銅フィン１３と金属回路層７、金属回路層７とシリコン半導体チップ３、シリコン半導体チップ３とリードフレーム９を一括して接合する。最後に、図４（ｄ）に示すように、シリコン半導体チップやリードフレームの半田接合部をポッティングレジンで封止する。パワー半導体装置の使用条件により、ポッティングレジン８の外側にある金属回路層７やリードフレーム９の腐食が懸念される場合には、ポッティングレジン８の上からさらに軟質の樹脂によってモールドすることが望ましい。
この第２実施形態における第１実施形態と共通する構成において、同様の効果を奏することができる。
（第３実施形態）
次に、本発明の第３実施形態について図５を用いて説明する。図５は本発明の第３実施形態のパワー半導体装置の断面図である。この第３実施形態は、次に述べる点で第１実施形態と相違するものであり、その他の点については第１実施形態と基本的には同一であるので、重複する説明を省略する。
この第３実施形態では、リードフレーム９にベンド部９ａを設けている。リードフレーム９にベンド部９ａを設けることにより、パワー半導体装置の熱変形に伴うリードフレーム９の熱変形をベンド部９ａで吸収し、リードフレーム９をポッティングレジン８の界面に過大な力が発生することを防ぐことができる。これにより、ポッティングレジン８の割れやはく離、リードフレームの熱疲労破壊をより一層確実に防ぐことができ、さらに信頼性の高いパワー半導体装置を提供することができる。
（第４実施形態）
次に、本発明の第４実施形態について図６を用いて説明する。図６は本発明の第４実施形態のパワー半導体装置の断面図である。この第４実施形態は、次に述べる点で第２実施形態と相違するものであり、その他の点については第２実施形態と基本的には同一であるので、重複する説明を省略する。
この第４実施形態では、リードフレーム９にベンド部９ａを設けている。リードフレーム９にベンド部９ａを設けることにより、パワー半導体装置の熱変形に伴うリードフレーム９の熱変形をベンド部９ａで吸収し、リードフレーム９をポッティングレジン８の界面に過大な力が発生することを防ぐことができる。これにより、ポッティングレジン８の割れやはく離、リードフレームの熱疲労破壊をより一層確実に防ぐことができ、さらに信頼性の高いパワー半導体装置を提供することができる。
本発明の第１実施形態になるパワー半導体装置の断面図である。 図１のパワー半導体装置の製造方法を示す工程断面図である。 本発明の第２実施形態になるパワー半導体装置の断面図である。 図３のパワー半導体装置の製造方法を示す工程断面図である。 本発明の第３実施形態になるパワー半導体装置の断面図である。 本発明の第４実施形態になるパワー半導体装置の断面図である。
符号の説明
２…リードフレーム下半田、３…シリコン半導体チップ、４…チップ下半田、５…放熱板、６…放熱板下半田、７…金属回路層、８、８Ａ…ポッティングレジン（ハードレジン）、９、９Ａ…リードフレーム、１０…樹脂絶縁層、１１…金属基板、１２…熱伝導シート、１３…フィン、１４…固定ボルト、２１…セラミック絶縁基板、２２…基板下半田、５１…シート半田、５２…カーボン治具。

Claims (9)

  1. 基板と、前記基板の上に設けられた金属回路層と、前記金属回路層の上に設けられたシリコン半導体チップと、前記シリコン半導体チップに接続する配線部材と、前記シリコン半導体チップを覆うハードレジンと、を備えるパワー半導体装置において、
    前記配線部材は曲げ剛性が９１６７Ｎｍｍ２以上のリードフレームを用いてその一側端子部を前記シリコン半導体チップに半田を介して接合し、
    前記ハードレジンは前記シリコン半導体チップ及び前記リードフレームの接合部をポッティングレジンでモールドして形成したこと、
    を特徴とするパワー半導体装置。
  2. 請求項１に記載のパワー半導体装置において、前記基板をＡｌまたはＣｕ等の金属基板で構成し、前記金属基板の上面に樹脂絶縁層を設け、前記金属回路層を前記絶縁層の上面に接着されたＡｌまたはＣｕ等の金属回路層で構成し、前記金属回路層の上面にＣｕ等の熱伝導率の大きい金属材料からなる放熱板を半田を介して接合し、前記シリコン半導体チップを前記放熱板の上面に半田を介して接合し、前記リードフレームをＡｌまたはＣｕで構成し、前記リードフレームの一側を前記シリコン半導体チップの上面に半田を介して接合すると共にその他側を前記金属回路層の上面に半田を介して接合し、前記ポッティングレジンをヤング率５〜２０ＧＰａのハードレジンで構成したこと、を特徴とするパワー半導体装置。
  3. 請求項１に記載のパワー半導体装置において、前記基板をＡｌＮ、アルミナ、ＳｉＮ等のセラミック絶縁基板で構成し、前記金属回路層を前記セラミック絶縁基板の上面にＡｌまたはＣｕ等の金属回路層で構成し、前記シリコン半導体チップを前記金属回路層の上面に半田を介して接合し、前記リードフレームをＡｌまたはＣｕで構成し、前記リードフレームの一側を前記シリコン半導体チップの上面に半田を介して接合すると共にその他側を前記金属回路層の上面に半田を介して接合し、前記ポッティングレジンをヤング率５〜２０ＧＰａのハードレジンで構成したこと、を特徴とするパワー半導体装置。
  4. 請求項２または３に記載のパワー半導体装置において、前記半田の全てがほぼ同一組成でかつほぼ同一融点であること、を特徴とするパワー半導体装置。
  5. 請求項１から４の何れかに記載のパワー半導体装置において、前記半田としてＺｎ、Ｂｉ、Ａｇ、Ｓｎ、Ｓｂの一部ないし全部からなる合金であるＰｂを含まない鉛フリー半田を用いたこと、を特徴とするパワー半導体装置。
  6. 請求項１から５の何れかに記載のパワー半導体装置において、前記リードフレームの前記ポッティングレジンから露出された部分にベンド部を設けたこと、を特徴とするパワー半導体装置。
  7. 基板と、前記基板の上に設けられた金属回路層と、前記金属回路層の上に設けられたシリコン半導体チップと、前記シリコン半導体チップに接続する配線部材と、前記シリコン半導体チップを覆うハードレジンと、を備えるパワー半導体装置の製造方法において、
    前記配線部材を曲げ剛性が９１６７Ｎｍｍ２以上のリードフレームで構成してその一側を前記シリコン半導体チップに半田を介して接合した後、
    前記シリコン半導体チップ及び前記配線部材の接合部をポッティングレジンで覆って前記ハードレジンを形成すること、
    を特徴とするパワー半導体装置の製造方法。
  8. 請求項７に記載のパワー半導体装置の製造方法において、前記基板を金属基板で構成してその金属基板の上に絶縁層及び前記金属回路層を接着し、前記金属回路層の上面に半田シートを介して放熱板を配置し、この放熱板の上面に半田シートを介して前記シリコン半導体チップを配置し、このシリコン半導体チップの上面に半田シートを介して前記リードフレームの一側端子部を配置し、これら全体を加熱して前記全ての半田シートを溶融させて前記金属回路層と前記放熱板、前記放熱板と前記シリコン半導体チップ、及び前記シリコン半導体チップと前記リードフレームの一側端子部を一括して接合すること、を特徴とするパワー半導体装置の製造方法。
  9. 請求項７に記載のパワー半導体装置の製造方法において、前記基板をセラミック絶縁基板で構成してそのセラミック絶縁基板の上に前記金属回路層を接着し、前記金属回路層の上面に半田シートを介して前記シリコン半導体チップを配置し、このシリコン半導体チップの上面に半田シートを介して前記リードフレームの一側端子部を配置し、これら全体を加熱して前記全ての半田シートを溶融させて前記金属回路層と前記シリコン半導体チップ、及び前記シリコン半導体チップと前記リードフレームの一側端子部を一括して接合すること、を特徴とするパワー半導体装置の製造方法。
JP2005348610A 2005-12-02 2005-12-02 パワー半導体装置及びその製造方法 Pending JP2007157863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005348610A JP2007157863A (ja) 2005-12-02 2005-12-02 パワー半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348610A JP2007157863A (ja) 2005-12-02 2005-12-02 パワー半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007157863A true JP2007157863A (ja) 2007-06-21

Family

ID=38241864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348610A Pending JP2007157863A (ja) 2005-12-02 2005-12-02 パワー半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007157863A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147053A (ja) * 2008-12-16 2010-07-01 Fuji Electric Systems Co Ltd 半導体装置
JP2013042135A (ja) * 2011-08-16 2013-02-28 General Electric Co <Ge> リードフレーム接続を有するパワーオーバレイ構造
JP2013172134A (ja) * 2012-02-23 2013-09-02 Sumitomo Electric Ind Ltd 半導体モジュールの製造方法及び半導体モジュールの製造装置
JP2013183038A (ja) * 2012-03-02 2013-09-12 Mitsubishi Electric Corp 半導体装置
DE102013226544A1 (de) 2013-02-13 2014-08-14 Mitsubishi Electric Corporation Halbleitervorrichtung
CN109478543A (zh) * 2016-07-28 2019-03-15 三菱电机株式会社 半导体装置
WO2019116910A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2021006297A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP2021015964A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP2021106234A (ja) * 2019-12-27 2021-07-26 株式会社 日立パワーデバイス 半導体装置およびその製造方法
WO2023000823A1 (zh) * 2021-07-21 2023-01-26 嘉兴斯达半导体股份有限公司 一种功率半导体模块的新型封装结构
WO2023179507A1 (zh) * 2022-03-20 2023-09-28 上海沛塬电子有限公司 一种高频大功率封装模组、模组的制作方法及混合基板
DE112020007850T5 (de) 2020-12-17 2023-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH1041460A (ja) * 1996-05-20 1998-02-13 Fuji Electric Co Ltd 半導体装置
JP2001339041A (ja) * 2000-05-29 2001-12-07 Toshiba Digital Media Engineering Corp 半導体装置及び半導体装置の製造方法
JP2002043508A (ja) * 2000-07-25 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183568A (ja) * 2003-12-18 2005-07-07 Mitsubishi Electric Corp 電力用半導体装置
JP2006351737A (ja) * 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH1041460A (ja) * 1996-05-20 1998-02-13 Fuji Electric Co Ltd 半導体装置
JP2001339041A (ja) * 2000-05-29 2001-12-07 Toshiba Digital Media Engineering Corp 半導体装置及び半導体装置の製造方法
JP2002043508A (ja) * 2000-07-25 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183568A (ja) * 2003-12-18 2005-07-07 Mitsubishi Electric Corp 電力用半導体装置
JP2006351737A (ja) * 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147053A (ja) * 2008-12-16 2010-07-01 Fuji Electric Systems Co Ltd 半導体装置
JP2013042135A (ja) * 2011-08-16 2013-02-28 General Electric Co <Ge> リードフレーム接続を有するパワーオーバレイ構造
JP2013172134A (ja) * 2012-02-23 2013-09-02 Sumitomo Electric Ind Ltd 半導体モジュールの製造方法及び半導体モジュールの製造装置
JP2013183038A (ja) * 2012-03-02 2013-09-12 Mitsubishi Electric Corp 半導体装置
DE102013226544A1 (de) 2013-02-13 2014-08-14 Mitsubishi Electric Corporation Halbleitervorrichtung
US9048227B2 (en) 2013-02-13 2015-06-02 Mitsubishi Electric Corporation Semiconductor device
DE102013226544B4 (de) * 2013-02-13 2021-02-18 Arigna Technology Ltd. Halbleitervorrichtung
CN109478543A (zh) * 2016-07-28 2019-03-15 三菱电机株式会社 半导体装置
JPWO2019116910A1 (ja) * 2017-12-13 2020-11-26 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019116910A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11398447B2 (en) 2017-12-13 2022-07-26 Mitsubishi Electric Corporation Semiconductor device and method for producing semiconductor device
WO2021006297A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP2021015964A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP7310733B2 (ja) 2019-07-10 2023-07-19 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP2021106234A (ja) * 2019-12-27 2021-07-26 株式会社 日立パワーデバイス 半導体装置およびその製造方法
JP7320446B2 (ja) 2019-12-27 2023-08-03 株式会社 日立パワーデバイス 半導体装置およびその製造方法
DE112020007850T5 (de) 2020-12-17 2023-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2023000823A1 (zh) * 2021-07-21 2023-01-26 嘉兴斯达半导体股份有限公司 一种功率半导体模块的新型封装结构
WO2023179507A1 (zh) * 2022-03-20 2023-09-28 上海沛塬电子有限公司 一种高频大功率封装模组、模组的制作方法及混合基板

Similar Documents

Publication Publication Date Title
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP4438489B2 (ja) 半導体装置
JP2007251076A (ja) パワー半導体モジュール
JP2006134990A (ja) 半導体装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP5214936B2 (ja) 半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
WO2015141284A1 (ja) 半導体モジュールユニットおよび半導体モジュール
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPWO2020136810A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6877600B1 (ja) 半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP2006190728A (ja) 電力用半導体装置
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP2008041851A (ja) パワー半導体装置
JP4797492B2 (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP4861200B2 (ja) パワーモジュール
JP2008027935A (ja) パワー半導体装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
JP2012054513A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803