JP2005183568A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2005183568A
JP2005183568A JP2003420488A JP2003420488A JP2005183568A JP 2005183568 A JP2005183568 A JP 2005183568A JP 2003420488 A JP2003420488 A JP 2003420488A JP 2003420488 A JP2003420488 A JP 2003420488A JP 2005183568 A JP2005183568 A JP 2005183568A
Authority
JP
Japan
Prior art keywords
semiconductor device
control wiring
insulating layer
power semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003420488A
Other languages
English (en)
Other versions
JP4038173B2 (ja
Inventor
Shingo Sudo
進吾 須藤
Atsushi Narasaki
敦司 楢崎
Hiroaki Maeda
浩明 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003420488A priority Critical patent/JP4038173B2/ja
Publication of JP2005183568A publication Critical patent/JP2005183568A/ja
Application granted granted Critical
Publication of JP4038173B2 publication Critical patent/JP4038173B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 熱応力が負荷される環境で使用しても、短絡が発生しない、信頼性の高い電力用半導体装置を提供する。
【解決手段】 電力用半導体装置が、制御配線と制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、制御配線を覆う絶縁層と、外部電極上に設けられた接続材料と、接続材料に接続された引き出し電極とを含む。引き出し電極5Aは、空隙部１１を挟んで絶縁層9Bを覆う。絶縁層と外部電極とを覆う金属膜10Aを含むものであっても良い。
【選択図】図４

Description

本発明は、電力用半導体装置に関し、特に、半導体素子に接続された引き出し電極を含む電力用半導体装置に関する。
電力用半導体装置を構成するパワー半導体素子の引き出し電極は、半導体素子から電気信号を外部に取り出すために必要不可欠である。例えば、引き出し電極として板状部材を準備し、かかる板状部材を半導体素子の表面の電極に接合して、電気信号を外部に取り出す構造が提案されている。
板状部材を半導体素子の電極に接合するためには、板状部材と電極とをはんだで接合するとともに、電極以外の絶縁層で覆われた部分にも、はんだに対する濡れ性の良い金属を設け、その上に板状部材をはんだで接合する（例えば、特許文献１参照）。
特開２０００−１１４４４５号公報
しかしながら、パワー半導体素子からの放熱等の温度サイクルにより接合部に熱応力が発生し、絶縁層に破壊を生じ、電気的な短絡が発生するという問題があった。
そこでかかる短絡について研究を重ねた結果、絶縁層の破壊により、絶縁層に覆われた制御配線と、絶縁層上の板状部材とが電気的に短絡することが問題であることを見出し、本発明を完成した。
即ち、本発明は、熱応力が負荷される環境で使用しても、短絡が発生しない、信頼性の高い電力用半導体装置の提供を目的とする。
本発明は、制御配線と制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、制御配線を覆う絶縁層と、外部電極上に設けられた接続材料と、接続材料に接続された引き出し電極とを含み、引き出し電極が、空隙部を挟んで絶縁層を覆うことを特徴とする電力用半導体装置である。また、絶縁層と外部電極とを覆う金属膜を含むものであっても良い。
以上のように、本発明にかかる電力用半導体装置では、温度サイクルが負荷された場合の熱応力による破壊が防止でき、信頼線の高い電力用半導体装置が提供できる。
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる電力用半導体装置の断面図であり、図２は、電力用半導体装置１００のＩＧＢＴ２近傍の斜視図である。
電力用半導体装置１００はブロック１を含む。ブロック１は、例えば、厚さ３ｍｍの銅からなる。ブロック１の上には、ＩＧＢＴ２とダイオード３とが、はんだ４Ａにより固定されている。ＩＧＢＴ２は、例えば、厚さ０．４ｍｍ、縦横がそれぞれ１５ｍｍであり、ダイオード３は、例えば、厚さ０．３ｍｍ、縦１１ｍｍ×横１７ｍｍである。また、はんだ４Ａには、例えば、厚さ０．１５ｍｍのＳｎ−Ａｇ−Ｃｕ系はんだが用いられる。
ブロック１は、ＩＧＢＴ２およびダイオード３からの放熱手段と、両素子の裏面側配線の双方を兼ねる。
ＩＧＢＴ２とダイオード３には、例えば厚さ０．２ｍｍの銅からなるリードが、接続材料であるはんだ４Ｂで接続されている。具体的には、リード５が、引き出し電極部５Ａを含み、引き出し電極部５Ａと、ＩＧＢＴ２の電極およびダイオード３の電極が、それぞれ電気的に接続されている。はんだ４Ｂには、例えば、厚さ０．２ｍｍのＳｎ−Ａｇ−Ｃｕ系はんだが用いられる。
ブロック１は電極端子６Ｂに、リード５は電極端子６Ａに、それぞれ固着されており、装置の外部と電流の入出力を行う。ＩＧＢＴ２のゲート電極（図示せず）と電極端子６Ｃとは、例えばアルミニウムのボンディングワイヤ７を用いて接続されている。更に、ＩＧＢＴ２等はトランスファーモールドにより、樹脂筐体８中に封止されている。
図３は、ＩＧＢＴ２の表面の電極形状を示したものである。ＩＧＢＴ２の表面には、制御電極であるゲート電極９と、内部にトランジスタ構造を有した外部電極であるエミッタ電極１０とが設けられている。ゲート電極９には、エミッタ電極１０を分割するように配置された、複数の制御配線であるゲート配線９Ａが接続されている。
図３では、エミッタ電極１０がゲート配線９Ａを挟んで対向配置されているが、対向配置された２つのエミッタ電極１０は連結されていても良い。即ち、本願発明は、２つのエミッタ電極１０が互いに連結しているか否かに関わらず、ゲート配線９Ａが２つのエミッタ電極１０間を分割するように配置された構造に適用される。
図４は、図２の電力用半導体装置１００のＩＧＢＴ２近傍を、II−II方向に見た場合の部分断面図である。シリコン等の半導体基板２Ａの上には、エミッタ電極１０が、ゲート配線９Ａを挟んで対向配置されている。ゲート配線９Ａは厚さが４μｍであり、ガラス系材料等からなる厚さ１μｍの絶縁層９Ｂで覆われ、また周囲にある厚さ４μｍのエミッタ電極１０等とは絶縁されている。ゲート配線９Ａとエミッタ電極１０とは間隔は、約５μｍである。
エミッタ電極１０の表面には、はんだ４Ｂが濡れるように、下から順にＡｌ／Ｍｏ／Ｎｉ／Ａｕの積層構造からなる金属層１０Ａが真空蒸着により形成されている。金属膜１０Ａは、はんだ接合時に最表面のＡｕがはんだ中に溶解し、ＮｉとはんだのＳｎが合金化する。
一方、絶縁層９Ｂははんだ４Ｂと濡れを生じないため、絶縁層９Ｂに上には空隙１１が形成される。
なお、ここでは図示しないが、ダイオード３の表面にも同様に、はんだ４Ｂが濡れるように金属層が形成されている。
ここで、はんだ４Ｂについては、はんだ付けにはフラックスを使わないことが望ましい。即ち、フラックスを用いてはんだ付けを行なうと、空隙１１となるべき部分にフラックスが残る。通常、これらのフラックスは、溶剤などを用いて洗浄工程で除去されるが、本実施の形態のように、０．１ｍｍ以下の厚さの空隙１１には溶剤が浸透せず、フラックスが残る。この結果、絶縁層９Ｂやエミッタ電極１０がフラックスにより腐食され、素子不良等の原因となるからである。
なお、はんだ４Ｂの膜厚を薄くした場合や、引き出し電極５Ａの空隙に対応する部分に高分子材料等のはんだに対してぬれを生じない材料でコーティングした場合には、空隙１１の上部にははんだ４Ｂが存在せず、空隙１１が直接引き出し電極部５Ａに接するようになる。
このように、本実施の形態にかかる電力用半導体装置１００では、ゲート配線９Ａを覆う絶縁層９Ｂ上に空隙１１が設けられている。このため、エミッタ電極１０と接合されたはんだ４Ｂは、絶縁層９Ｂとは接続されない。従って、ＩＧＢＴ２からの放熱等による温度サイクルに晒された場合でも、ＩＧＢＴ２の主材料であるシリコンとリード５の成分である銅との熱膨張率差に起因する熱応力が絶縁層９Ｂに付加されることがなく、絶縁層９Ｂの破損が防止できる。特に、シリコンとの熱膨張率差の大きい銅やアルミニウムをリード材料に使用した場合でも同様である。この結果、従来の電力用半導体装置で発生していた、熱応力による破損が防止でき、信頼性の高い電力用半導体装置とすることができる。
図５は、空隙あり、空隙なしのサンプルに対して温度サイクル試験（−４０℃から１２５℃まで）を行なった場合の、破壊に至るまでのサイクル数である。
試験に用いたサンプルの断面形状は、図４とほぼ同様であり、半導体チップに対して、リード５として厚さ０．２ｍｍの銅板をはんだで接合したものを用いる。空隙１１を有するサンプル（空隙あり）は、図４の構造と同様にゲート配線９Ａを覆うように絶縁層９Ｂを形成することにより作製する。一方、空隙を有しないサンプルは、絶縁層９Ｂの上にもはんだの濡れる金属膜を形成することにより作製する。
図５に示すように、絶縁層９Ｂにはんだ材が接触した場合（空隙なし）、約１０００サイクルで破壊が発生するのに対して、絶縁層９Ｂにはんだ材が接触しない場合（空隙あり）、５０００サイクルまで試験したが破損は生じなかった。
図５の結果から、空隙１１を設けた本実施の形態にかかる構造では、温度サイクルによる破損が発生せず、信頼性の高い電力用半導体装置を得ることができることがわかる。
また、絶縁層の剛性を下げても充分な絶縁を得ることが可能となるので、絶縁層の厚さを１μｍ以下に薄くでき、電力用半導体装置の製造コストを低減できる。
図６は、全体が１１０で表される、本実施の形態にかかる他の電力用半導体装置の断面図である。図６中、図１と同一符号は、同一又は相当箇所を示す。電力用半導体装置１１０では、トランスファモールド型ではなく、ゲル封止タイプのケース型となっている。即ち、ＩＧＢＴ２を搭載した絶縁基板１６は樹脂ケース１４により囲まれ、その中にシリコンゲル１５が充填されている。
かかる電力用半導体装置１１０においても、図４の構造を用いて、ゲート配線９Ａの上部に空隙１１を設けることができる。これにより、熱応力による破壊を防止でき、信頼性の高い電力用半導体装置を得ることができる。
なお、リード５の材料として、電気伝導率の高い銅を用いる場合について説明したが、アルミニウム、コバールや４２Ａｌｌｏｙなど鉄系の配線材料にはんだの濡れる処理を施した材料等を使用しても構わない。
また、ＩＧＢＴ２に代えて、ＭＯＳＦＥＴなどの素子を用いても構わない。
また、はんだ材として、Ｓｎ−Ａｇ系のはんだを用いる場合について説明したが、Ａｕ−Ｓｉ系、Ｓｎ−Ｐｂ系など、他のはんだ材料を用いても構わない。
はんだの濡れる金属膜として、Ａｌ／Ｍｏ／Ｎｉ／Ａｕの積層構造を用いたが、かかる積層構造の作製には、マスクパターンを用いた蒸着や、レジストマスクを用いた無電解メッキ等の方法を用いることができる。また、金属膜には、Ａｌ／Ｔｉ／Ｎｉ／ＡｕやＡｌ／Ｎｉ／Ａｕなどの他の積層構造や、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、Ｃｕ等、はんだが濡れを生じる他の金属を用いても構わない。
絶縁層９Ｂには、ガラス系材料のほか、ポリイミドなど高分子材料や酸化シリコン、窒化シリコン等を用いることもできる。
なお、これらの材料は、以下で述べる他の実施の形態にかかる電力用半導体装置にも適用できる。
実施の形態２．
図７は、全体が２００で表された、本実施の形態２にかかる電力用半導体装置の部分断面図である。図７中、図１と同一符号は、同一又は相当箇所を示す。
電力用半導体装置２００では、絶縁層９Ｂ、エミッタ電極１０を覆うように、例えば、厚さ４μｍのアルミニウムからなる金属層１２が形成されている。金属層１２は、例えば蒸着法により形成され、エミッタ電極１０と電気的に接続されている。
更に、エミッタ電極１０の上方の金属層１２の表面には、はんだの濡れる金属膜１２Ａが形成されている。
金属膜１２Ａの上には、フラックスを用いない方法により、例えばＳｎ−Ａｇ−Ｃｕ系のはんだ４Ｂを用いて引き出し電極部５Ａが接合されている。これにより、はんだの濡れる金属膜１２Ａの無い金属膜１２上には、空隙１１が形成される。
かかる構造では、分割されたエミッタ電極１０を金属層１２で連結することにより、例えば空隙１１が大きい場合でも、それぞれのエミッタ電極１０間の電流経路が金属層１２により確保される。このため、ＩＧＢＴ２からの電流引き出し効率を向上させることができる。
電力用半導体装置２００では、ＩＧＢＴ２と引き出し電極５Ａとの熱膨張率差に起因した熱応力が、エミッタ電極１０上にある金属層１２とはんだ４Ｂに対して負荷される。ここで、金属層１２では、ゲート配線９Ａとエミッタ電極１０との間に存在する段差によって応力が緩和されるため、ゲート配線９Ａ上の金属層１２はせん断変形を受けない。従って、ゲート配線９Ａおよびその周囲の絶縁層９も変形を受けず、破壊されることも無い。この結果、ゲート配線９Ａとエミッタ電極１０の短絡による不良発生を抑制でき、信頼性の高い電力用半導体装置２００を提供できる。
また、例え、温度サイクルによる熱応力によりはんだ４Ｂにクラックが進展し、金属膜１２Ａとの接合面積が減少しても、金属層１２が連続していることにより、接合面積の減少に対して金属層１２が電流のバイパスとなり、電気抵抗の増加を防止できる。
同様に、金属膜１２Ａを形成する領域を減少させても、その抵抗増加に与える影響が小さいことから、引き出し電極５Ａの搭載位置精度、金属膜１２Ａの成膜位置精度を下げても、電力用半導体装置の特性は低下しない。このため、電力用半導体装置の製造工程が簡略化でき、製造コストの低減が可能となる。
実施の形態３．
図８は、全体が３００で表される、本発明の実施の形態３にかかる電力用半導体装置のＩＧＢＴ２近傍の斜視図である。また、図９は、図８の電力用半導体装置３００の、VIII−VIII方向の断面図である。図８、９において、図１と同一符号は、同一又は相当箇所を示す。
図８に示すように、電力用半導体装置３００では、リード５の引き出し電極部５Ａが、短冊状に分割された形状となっている。短冊形状の引き出し電極部５Ａは、例えば、リード５のプレス打ち抜き、エッチング等により作製される。また、引き出し電極５Ａの間に空隙１３が形成される。
短冊の幅、短冊間の間隔は、特に限定しないが、成形性の観点からリード５の板厚と同程度以上であることが好ましい。
また、短冊状の引き出し電極部５Ａを配置する位置は特に特定しないが、引き出し電極部５Ａがゲート配線９Ａの上方に位置する場合、エミッタ電極１０の上方に位置する場合について、それぞれ以下の実施の形態４、５で説明する。
本実施の形態にかかる電力用半導体装置３００では、引き出し電極５Ａが短冊状に分割されているため、引き出し電極５Ａが膨張した場合の熱応力を、一体型の引き出し電極５Ａに比べて小さくできる。また、ゲート配線９Ａ、絶縁層９Ｂに対する熱応力だけでなく、エミッタ電極１０に対する熱応力も低減できる。また、はんだ４Ｂへの熱応力も低減されるため、はんだ４Ｂに発生するクラックも抑制できる。この結果、信頼性の高い電力用半導体装置３００を得ることができる。
なお、ダイオード２に接続される引き出し電極部５Ａは、ゲート配線９Ａを有しないため、短冊状に分割しなくても良いが、熱応力の低減のためには、短冊状に分割された形状とすることが好ましい。
実施の形態４．
図１０は、全体が４００で表される、本発明の実施の形態４にかかる電力用半導体装置の部分断面図である。図１０中、図１と同一符号は、同一又は相当箇所を示す。
本実施の形態にかかる電力用半導体装置４００では、実施の形態３と同様に、引き出し電極５Ａが短冊状に分割されるとともに、引き出し電極５Ａが、ゲート配線９Ａの上方に位置するように配置されている。ゲート配線９Ａの上方には、金属層１２とはんだ４Ｂとが接触しないように、空隙１１が設けられている。
かかる電力用半導体装置４００では、金属層１２上に空隙１１を設けることにより、後述するようなポリイミドなどの高分子材料をコーティングすることなく、熱応力による絶縁層９Ｂの破損を防止できる。かかる空隙１１の形成は製造工程の増加を伴わず、製造コストを増加させることなく信頼性の高い電力用半導体装置４００を得ることができる。
実施の形態５．
図１１は、全体が５００で表される、本発明の実施の形態５にかかる電力用半導体装置の部分断面図である。図１１中、図１と同一符号は、同一又は相当箇所を示す。
図１１に示すように、本実施の形態にかかる電力用半導体装置５００では、ゲート配線９Ａの上方にははんだ４Ｂおよび引き出し電極５Ａが無く、空隙１３が形成されている。
例えば、図６に示すようなゲル封止タイプの半導体装置とした場合、空隙１３にはシリコンゲルが充填され、緩和層（図示せず）が形成される。しかしながら、シリコンゲルは弾性係数が小さく、また、金属層１２との密着力も、はんだ４Ｂが濡れた場合の密着力と比べると小さい。このため、絶縁層９Ｂを破壊するほど大きな熱応力は発生せず、絶縁層９Ｂの破壊は発生しない。なお、シリコンゲルは、液状のシリコン材料を空隙１３に流し込んだ後、１５０℃で約１時間加熱してゲル化し形成する。
一方、図１に示すような樹脂封止型の半導体装置とした場合、空隙１３にはエポキシ樹脂等の樹脂が充填され、緩和層（図示せず）が形成される。空隙１３にエポキシ樹脂を充填するには、例えば、各部材を組み合わせた状態で金型内に配置し、金型内にゲル状のエポキシ樹脂を１２０ｋｇ／ｃｍ２の圧力で注入し、１８０℃程度で加熱硬化すればよい。
絶縁層９Ｂとシリコンゲルやエポキシ樹脂等の樹脂との間に、例えば４〜１０μｍ程度のポリイミド膜等の緩衝層（図示せず）を介在させることにより、空隙１３に充填される樹脂等の弾性率を上げることができる。緩衝層は、例えば、絶縁層９Ｂを形成した状態で、ポリアミック酸をスピンコートし、加熱して形成したポリイミド膜とする。かかる構造では、熱応力による変形はポリイミド層により緩和され、絶縁層９Ｂの破損を防止できる。
このように、電力用半導体装置５００では、上述の電力用半導体装置３００、４００と同様に、熱応力による絶縁層９Ｂの破壊を防止し、信頼性の高い電力用半導体装置を得ることができる。
また、引き出し電極５Ａが一面に配置された場合（図２）と同様に、それぞれのエミッタ電極１０から、短冊状の引き出し電極５Ａの幅に向って、均等な電流を引き出すことが可能となる。このため、電力用半導体装置を効率的に動作させることが可能となる。
更に、空隙１３を形成する構造では、フラックスを用いたはんだ付けを行なっても、フラックスを容易に洗浄できる。このため、フラックスを用いたはんだ付けによる大量処理が可能となる。
実施の形態６．
図１２は、本発明の実施の形態６にかかる電力用半導体装置の、ＩＧＢＴ２近傍の斜視図である。図１２から明らかなように、本実施の形態では、上述のように引き出し電極部５Ａが短冊状に分割されているとともに、その先端部分に、それぞれの短冊状の部分を接続する連結部５Ｂが設けられている。
引き出し電極５Ａからの電流の引き出しは１方向であるが、それぞれの短冊部分に流れる電流がばらつく場合がある。かかる場合、ＩＧＢＴ２からの電流の引き出しが均一にならず、局所的に温度が上昇することがある。これは金属層１２によって軽減されるものの、金属層１２の厚さが小さいため、電流のばらつきが大きい場合には均一化の効果が小さくなる。
そこで、図１２のように、短冊状の引き出し電極部５Ａの先端を連結部５Ｂで連結することにより、短冊部分の電流ばらつきを均一化し、ＩＧＢＴ２の局所的な温度上昇を抑制することができる。
また、かかる構造とすることで、引き出し電極部５Ａが変形しにくくなり、引き出し電極部５Ａのはんだ付け精度を向上させ、信頼性の高い電力用半導体装置を容易に作製できる。
本発明の実施の形態１にかかる電力用半導体装置の断面図である。 本発明の実施の形態１にかかるＩＧＢＴの斜視図である。 本発明の実施の形態１にかかるＩＧＢＴの表面図である。 本発明の実施の形態１にかかる電力用半導体装置の部分断面図である。 半導体チップの破壊に至るまでのサイクル数である。 本発明の実施の形態１にかかる他の電力用半導体装置の断面図である。 本発明の実施の形態２にかかる電力用半導体装置の部分断面図である。 本発明の実施の形態３にかかるＩＧＢＴの斜視図である。 本発明の実施の形態３にかかる電力用半導体装置の部分断面図である。 本発明の実施の形態４にかかる電力用半導体装置の部分断面図である。 本発明の実施の形態５にかかる電力用半導体装置の部分断面図である。 本発明の実施の形態６にかかるＩＧＢＴの斜視図である。
符号の説明
１ ブロック、２ ＩＧＢＴ、２Ａ 半導体基体、３ ダイオード、４Ａ、４Ｂ はんだ、５ リード、５Ａ 引き出し電極部、５Ｂ 連結部、６Ａ、６Ｂ、６Ｃ 電極端子、７ ボンディングワイヤ、８ 樹脂筐体、９ ゲート電極、９Ａ ゲート配線、９Ｂ 絶縁層、１０ エミッタ電極、１１ 空隙、１２ 金属層、１０Ａ、１２Ａ 金属膜、１３ 空隙、１４ 樹脂ケース、１５ シリコンゲル、１６ 絶縁基板。

Claims (10)

  1. 制御配線と該制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、
    該制御配線を覆う絶縁層と、
    該外部電極上に設けられた接続材料と、
    該接続材料に接続された引き出し電極とを含み、
    該引き出し電極が、空隙部を挟んで該絶縁層を覆うことを特徴とする電力用半導体装置。
  2. 制御配線と該制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、
    該制御配線を覆う絶縁層と、
    該絶縁層と該外部電極とを覆う金属膜と、
    該金属膜上に設けられた接続材料と、
    該接続材料に接続された引き出し電極とを含み、
    該引き出し電極が、空隙部を挟んで該絶縁層上の該金属膜を覆うことを特徴とする電力用半導体装置。
  3. 上記引き出し電極が、短冊状に分割され略平行に配置された櫛歯状電極からなることを特徴とする請求項１または２に記載の電力用半導体装置。
  4. 制御配線と該制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、
    該制御配線を覆う絶縁層と、
    該外部電極上に設けられた接続材料と、
    該接続材料に接続され、短冊状に分割され略平行に配置された櫛歯状の引き出し電極とを含み、
    該引き出し電極が該外部電極の上方に設けられ、該制御配線の上方には空隙部が残されたことを特徴とする電力用半導体装置。
  5. 制御配線と該制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、
    該制御配線を覆う絶縁層と、
    該絶縁層と該外部電極とを覆う金属膜と、
    該金属膜上に設けられた接続材料と、
    該接続材料に接続され、短冊状に分割され略平行に配置された櫛歯状の引き出し電極とを含み、
    該引き出し電極が該外部電極の上方に設けられ、該制御配線の上方には空隙部が残されたことを特徴とする電力用半導体装置。
  6. 制御配線と該制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、
    該制御配線を覆う絶縁層と、
    該外部電極上に設けられた接続材料と、
    該接続材料に接続され、短冊状に分割され略平行に配置された櫛歯状の引き出し電極とを含み、
    該引き出し電極が該外部電極の上方に設けられ、該制御配線の上方には緩和層が充填されたことを特徴とする電力用半導体装置。
  7. 制御配線と該制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、
    該制御配線を覆う絶縁層と、
    該絶縁層と該外部電極とを覆う金属膜と、
    該金属膜上に設けられた接続材料と、
    該接続材料に接続され、短冊状に分割され略平行に配置された櫛歯状の引き出し電極とを含み、
    該引き出し電極が該外部電極の上方に設けられ、該制御配線の上方には緩和層が充填されたことを特徴とする電力用半導体装置。
  8. 上記緩和層が、シリコンゲルおよびエポキシ樹脂から選択される材料からなることを特徴とする請求項６または７に記載の電力用半導体装置。
  9. 上記接続材料が、Ｓｎ−Ａｇ系はんだ、Ａｕ−Ｓｉ系はんだ、及びＳｎ−Ｐｂ系はんだから選択される一のはんだからなることを特徴とする請求項１〜８のいずれかに記載の電力用半導体装置。
  10. 更に、上記櫛歯状の引き出し電極の端部に、該引き出し電極を連結する連結部が設けられたことを特徴とする請求項３〜８のいずれかに記載の電力用半導体装置。
JP2003420488A 2003-12-18 2003-12-18 電力用半導体装置 Expired - Lifetime JP4038173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003420488A JP4038173B2 (ja) 2003-12-18 2003-12-18 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003420488A JP4038173B2 (ja) 2003-12-18 2003-12-18 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2005183568A true JP2005183568A (ja) 2005-07-07
JP4038173B2 JP4038173B2 (ja) 2008-01-23

Family

ID=34781995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003420488A Expired - Lifetime JP4038173B2 (ja) 2003-12-18 2003-12-18 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP4038173B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2007095984A (ja) * 2005-09-29 2007-04-12 Hitachi Ltd 半導体モジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2011142360A (ja) * 2011-04-22 2011-07-21 Renesas Electronics Corp 半導体装置
JP2014057005A (ja) * 2012-09-13 2014-03-27 Fuji Electric Co Ltd パワー半導体モジュール
WO2016071982A1 (ja) * 2014-11-06 2016-05-12 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
CN112331632A (zh) * 2019-08-05 2021-02-05 三菱电机株式会社 半导体装置
US11398447B2 (en) 2017-12-13 2022-07-26 Mitsubishi Electric Corporation Semiconductor device and method for producing semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2007095984A (ja) * 2005-09-29 2007-04-12 Hitachi Ltd 半導体モジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2011142360A (ja) * 2011-04-22 2011-07-21 Renesas Electronics Corp 半導体装置
JP2014057005A (ja) * 2012-09-13 2014-03-27 Fuji Electric Co Ltd パワー半導体モジュール
WO2016071982A1 (ja) * 2014-11-06 2016-05-12 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
US10475667B2 (en) 2014-11-06 2019-11-12 Mitsubishi Electric Corporation Semiconductor module and conductive member for semiconductor module including cut in bent portion
US11398447B2 (en) 2017-12-13 2022-07-26 Mitsubishi Electric Corporation Semiconductor device and method for producing semiconductor device
CN112331632A (zh) * 2019-08-05 2021-02-05 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP4038173B2 (ja) 2008-01-23

Similar Documents

Publication Publication Date Title
JP4499577B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP6602480B2 (ja) 半導体装置
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP4260263B2 (ja) 半導体装置
JP2021121032A (ja) 半導体装置
JP5214936B2 (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JPH065401A (ja) チップ型抵抗素子及び半導体装置
JP4038173B2 (ja) 電力用半導体装置
JP2005167075A (ja) 半導体装置
JP2019057663A (ja) 半導体装置
JP2010287726A (ja) 半導体装置
JP3601529B2 (ja) 半導体装置
JP2004014599A (ja) 半導体装置およびその製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2008294219A (ja) 半導体装置及びその製造方法
JP4442609B2 (ja) 半導体装置およびその製造方法
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
JP2006196765A (ja) 半導体装置
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
JP2012004594A (ja) 半導体装置
JP5884625B2 (ja) 半導体デバイス
WO2021246204A1 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071102

R150 Certificate of patent or registration of utility model

Ref document number: 4038173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term