JP2014057005A - パワー半導体モジュール - Google Patents

Abstract

【課題】ポスト電極がはんだ等の電気的接合材で覆われた場合でもはんだとポスト電極との線膨張係数差による半導体チップへの影響を抑制することができる半導体モジュールを提供する。
【解決手段】半導体チップ１１を金属板１６を介して実装した絶縁基板１２と、一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極１８を有するプリント基板１４と、前記絶縁基板１２と前記プリント基板１４とを内部に封入する樹脂封止材２４とを備え、前記プリント基板のポスト電極と前記半導体チップとが電気的接合材１９で接合され、前記プリント基板１４の一方の面に対向して応力緩和領域２６を形成している。
【選択図】図１

Description

本発明は、パワー半導体素子を搭載したパワー半導体モジュールに関する。

電力変換装置、無停電電源装置、工作機械、産業用ロボット等では、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やパワーＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子を搭載したパワー半導体モジュールが使用されている。
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子（半導体チップ）と、半導体素子（半導体チップ）に対向して配置されたプリント基板と、このプリント基板の第１及び第２の主面に形成された金属箔の少なくとも一つと半導体素子（半導体チップ）の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置（半導体モジュール）が提案されている（例えば、特許文献１参照）。

この半導体装置は、図１０に示すように、半導体チップの主電極が複数のポスト電極により電気的に接続されるタイプの半導体モジュールである。半導体モジュール２０１は、ＤＣＢ基板２０２と、ＤＣＢ基板２０２に対向させたインプラントプリント基板２０３（以下、単にプリント基板と称す）とがアンダーフィル材，樹脂材，等２０４により封止されて一体的になった構造を有する。ＤＣＢ基板２０２上に、複数の半導体チップ２０５が実装されている。

さらに、この半導体モジュール２０１は、樹脂ケースによりパッケージングされ（図示せず）、例えば、汎用ＩＧＢＴモジュールとして機能する。ＤＣＢ基板２０２は、絶縁基板２０６と、絶縁基板２０６の下面にＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）法で形成された金属箔２０７と、絶縁基板２０６の上面に同じくＤＣＢ法で形成された複数の金属箔２０８を備えている。この金属箔２０８の上には、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層２０９を介して半導体チップ２０５が接合されている。

また、プリント基板２０３は例えば、樹脂層２１３を中心部に配置し、その上面と下面に金属箔２１４がパターン化されて形成され、これら金属箔２１４が保護層２１５で覆われて多層構造とされている。このプリント基板２０３には、複数のスルホール２１０が設けられており、このスルホール２１０内に上面及び下面の金属箔２１４間を電気的に接続する薄厚の筒状めっき層（図示しない）が設けられ、円筒状のポスト電極２１１が筒状めっきを介して注入（インプラント）されている。
さらに、半導体チップ２０５は、半田層２１２を介して各々のポスト電極２１１に接合されている。

特開２００９−６４８５２号公報

しかしながら、特許文献１に記載された従来例にあっては、次の未解決の課題がある。
すなわち、プリント基板２０３のポスト電極２１１は、はんだ２１２によって半導体チップ２０５に接合されている。その際、はんだ２１２の量が多いと、毛細管現象によりはんだ２１２がポスト電極２１１を這い上がり、極端な場合、ポスト電極２１１がはんだ２１２でほとんど覆われてしまう。図１１に概略図を示す。一般的にポスト電極２１１は銅からなり線膨張係数が１６．５×１０^−６（１／℃）であり、はんだ２１２は種類により異なるが２２．０〜２４．０×１０^−６（１／℃）程度である。その結果、半導体チップ２０５が通電により発熱したり周囲の温度が上がった際に、はんだ２１２とポスト電極２１１との線膨張係数差により、ポスト電極２１１には上下に引っ張られる方向に力が働く。図１２にその際の状態を示す。ポスト電極２１１が上下に引っ張られることにより、最終的には半導体チップ２０５に力が働き、最悪の場合、半導体チップ２０５が変形するダメージを与える。

そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、ポスト電極がはんだ等の電気的接合材で覆われた場合でもはんだとポスト電極との線膨張係数差による半導体チップへの影響を抑制することができる半導体モジュールを提供することを目的としている。

上記目的を達成するために、本発明に係る半導体モジュールの第１の態様は、半導体チップを金属板を介して実装した絶縁基板と、一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極を有するプリント基板と、前記絶縁基板と前記プリント基板とを内部に封入する樹脂封止材とを備えている。そして、前記プリント基板のポスト電極と前記半導体チップとが電気的接合材で接合され、前記プリント基板の一方の面に対向して応力緩和領域を形成している。

また、本発明に係る半導体モジュールの第２の態様は、応力緩和領域と該応力緩和領域のプリント基板とは反対側の樹脂封止材との等価ヤング率を７ＧＰａ以下に設定している。
ここで、応力緩和領域は、プリント基板の一方の面にレジストを介して変形可能な金属層を配置して構成されている。
また、応力緩和領域は、プリント基板の一方の面に対向する空間部と、該空間部内に充填された変形可能な樹脂材料とで構成されている。
さらに、応力緩和領域は、プリント基板の一方の面に対向する空間部と、該空間部内に充填された圧縮可能な絶縁性気体とで構成されている。
また、電気的接合材としては、はんだ又は金属系接合材で構成することが好ましい。

本発明によれば、はんだ、金属接合材等の電気的接合材によって半導体チップにポスト電極を接合する際に、電気的接合材の量が多く毛細管現象により電気的接合材がポスト電極を這い上がり、ポスト電極が電気的接合材でほとんど覆われてしまうような場合でも、半導体チップが通電により発熱したり周囲の温度が上がったりしたときに、電気的接合材とポスト電極との線膨張係数差によってポスト電極に働く力を応力緩和領域によりプリント基板の変形を可能として、半導体チップに与える応力を抑制することができる。

本発明の第１の実施形態を示す断面図である。 第１の実施形態のパワー半導体モジュールの等価回路を示す回路図である。 応力緩和領域の他の例を示す断面図である。 本発明の半導体チップ及びプリント基板のポスト電極の接合状態を示す拡大断面図である。 応力緩和領域を形成しないパワー半導体モジュールを示す断面図である。 ポスト電極長さと半導体チップに働く力との関係を示す特性線図である。 ポスト電極長さとパワーサイクル試験の耐量との関係を示す特性線図である。 図５の半導体チップの変形を示す断面図である。 ゲル状封止部材で覆ったパワー半導体モジュールの変形状態を示す断面図である。 従来例を示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線上の断面図である。 従来例の半導体チップ及びポスト電極の接合状態を示す拡大断面図である。 従来例のポスト電極とはんだとの線膨張係数差による半導体チップへの影響度を示す図である。

以下、本発明の実施の形態の一例について図面を参照して説明する。
図１は本発明の第１の実施形態を示す１ｉｎ１タイプのパワー半導体モジュールを示す断面図である。
この１ｉｎ１タイプのパワー半導体モジュール１０は、１つのパワー半導体モジュール内に１つのパワーデバイスを内装したものである。
パワー半導体モジュール１０は、パワー半導体素子を内蔵した半導体チップ１１を絶縁基板１２上に搭載して構成される半導体回路１３と、この半導体回路１３の上方で配線回路を構成するプリント基板１４とを備えている。ここで、プリント基板１４は中間層の樹脂等で構成された絶縁層１４ａと、この絶縁層１４ａの表裏両面に所定のパターンで形成された金属箔１４ｂ及び１４ｃとで３層構造とされている。

半導体回路１３は、半導体チップ１１が絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor，以下ＩＧＢＴと称す）またはパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やフリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）などのパワーデバイスにより構成されている。
なお、図示をわかりやすくするために、図１においては、一つの絶縁基板１２上に一つの半導体チップ１１のみを表示している。実際は、一つの絶縁基板１２のおもて面側の導体層上に、ＩＧＢＴなどのスイッチングデバイスとＦＷＤを配置して、図２の等価回路に示すように接続している。

また、半導体チップ１１は、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、ＳｉＣ基板上に形成したものでもよい。
絶縁基板１２は、伝熱性の良いアルミナ等のセラミックスを主成分として構成され、その表裏面には導体層を構成する銅箔１５ａ、１５ｂが貼り付けられている。絶縁基板１２のおもて面側の導体層（銅箔１５ａ）には、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。そして、絶縁基板１２のおもて面側の銅箔１５ａには、銅板１６を介して、半導体チップ１１がはんだ１７により電気的に接続され、実装されている。

図２に示す等価回路図から分かるように、絶縁基板１２の銅箔１５ａ、１５ｂおよび銅板１６には、スイッチングデバイス（以下、単にトランジスタという）Ｑ１とＦＷＤ（以下、ダイオードという）Ｄ１の逆並列接続回路が形成されている。
ここで、絶縁基板１２上に配置される半導体チップ（パワーデバイス）１１は、図２に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。

図１では、絶縁基板１２の銅箔１５ａ上で、トランジスタＱ１を構成する半導体チップ１１と、その背後にダイオードＤ１を構成する半導体チップ（図示せず）とが前後方向に配置された状態を示している。すなわち、トランジスタＱ１とダイオードＤ１は、絶縁基板１２上の銅箔１５ａ，１５ａとプリント基板１４とによって、逆並列に接続されている。そして、半導体チップ１１は、上面に所定距離離間して配置されたプリント基板１４に形成（固定）されたポスト電極１８に電気的接合部材としてのはんだ１９を介して電気的に接続されている。

ここで、プリント基板１４には、一方の面となる裏面に複数のポスト電極１８が下方に延長して配設され、他方の面となる表面に外部接続端子となるゲート端子２０が形成されている。
なお、図１のように半導体チップ１１を絶縁基板１２の銅箔１５ａ上で前後方向に配置せずに、左右方向に並べて配置することもできる。

ここでは、一方の半導体チップ１１の下面にはトランジスタＱ１のコレクタ電極が形成され、銅板１６を介してパワー半導体モジュール１０の外部入力用端子（コレクタ端子Ｃ）を構成する接続端子としてのピン状導電体（ピン端子）２１に接続されている。また、半導体チップ１１のおもて面には、トランジスタＱ１のエミッタ電極及びゲート電極が形成され、それぞれポスト電極１８を介してプリント基板１４に接続される。このうちトランジスタＱ１のエミッタ電極は、プリント基板１４を介してピン状導電体（ピン端子）２２と接続されている。

また、絶縁基板１２の裏面側の銅箔１５ｂには、図１に示すように、放熱部材となる方形板状の銅板２３が連結され、銅板２３の下面がパワー半導体モジュール１０の底面と面一か底面より僅かに突出している。
パワー半導体モジュール１０の各構成要素は、例えばアンダーフィル等の絶縁性を有する樹脂封止材２４よってモールド成型され、保護される。その結果、パワー半導体モジュール１０の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体２５として形成されている。

このとき、プリント基板１４の金属箔１４ｂに対向する位置に応力緩和領域２６が形成されている。この応力緩和領域２６としては、金属箔１４ｂ上にレジストを介してはんだ等の変形可能な金属材料２７を配置し、この応力緩和領域２６を樹脂封止材２４で覆うようにしている。
なお、応力緩和領域２６としては、変形可能な金属材料２７で構成する場合に限らず、図３（ａ）に示すように、プリント基板１４の金属箔１４ｂに対向して空間部３１を形成し、この空間部３１内にゲル状、ゴム状等の変形可能な樹脂材料３２を充填して応力緩和領域２６を形成するようにしてもよい。さらには、図３（ｂ）に示すように、空間部３１に絶縁性気体３３を充填するようにしてもよい。

ところで、図１に示す１ｉｎ１タイプのパワー半導体モジュール１０における半導体チップ１１とプリント基板１４に形成したポスト電極１８とがはんだ１９によって電気的に接合されている。
この場合、前述した従来例で説明したように、はんだ１９の量が多すぎる場合には、図４に示すように、はんだ１９が毛管現象によってポスト電極１８を這い上がり、極端な場合、ポスト電極１８がはんだ１９でほとんど覆われてしまう。

一般的にポスト電極１８は銅からなり線膨張係数が１６．５×１０^−６（１／℃）であり、はんだ１９は種類により異なるが２２．０〜２４．０×１０^−６（１／℃）程度であり、両者に線膨張力係数差を生じている。
その結果、半導体チップ１１が通電により発熱したり周囲の温度が上がったりした際に、はんだ１９とポスト電極１８との線膨張係数差により、ポスト電極１８には上下に引っ張られる方向に力が働く。

ポスト電極１８に働く力は、ポスト電極１８の長さＬｐ（図４参照）が長くはんだ１９の量が多いほど、相対的に大きくなる。その結果、半導体チップ１１に働く力も大きくなる。
本実施形態では、半導体チップ１１に働く力を応力緩和領域２６へ逃がすことにより、半導体チップ１１に作用する応力を抑制している。
このように、応力緩和領域２６を設ける理由は、まず、図５に示すように、プリント基板１４の上方側に応力緩和領域２６を形成していないものとしたときの応力解析シミュレーションを行い、このシミュレーション結果から理解される。この例では、樹脂封止材（例えばエポキシ樹脂）のヤング率Ｅｒは１０ＧＰａであり、プリント基板１４の上方の樹脂封止材の厚みは例えば６ｍｍである。

このシミュレーション結果は、図６に示すようになる。ポスト電極１８の長さＬｐを０．８ｍｍから減少させると、ポスト電極１８の長さＬｐが０．６ｍｍまでは半導体チップ１１に係るポスト電極直下の応力σは一定値を保つ。そして、ポスト電極１８の長さＬｐが０．６ｍｍ以下となると、半導体チップ１１にかかるポスト電極直下の応力σが低下する。

すなわち、ポスト電極１８の長さＬｐが０．４ｍｍでＬｐ＝０．６ｍｍであるときの応力σから１０％減少し、ポスト電極１８の長さＬｐが０．２ｍｍで応力がＬｐ＝０．６ｍｍであるときの応力σから３０％減少する。
また、図５に示す応力緩和領域２６が形成されていないパワー半導体モジュールのＴｊ＝１５０℃、運転１秒、休止９秒の条件を１サイクルとして実施したパワーサイクル試験の結果を図７に示す。ポスト電極１８の長さを０．６ｍｍから０．２ｍｍに短縮したことで耐量が２倍に向上している。

以上の応力解析及びパワーサイクル試験の結果から、パワー半導体モジュールの耐量を向上するためには、応力σを小さくすればよいことがわかる。半導体チップ１１に係る応力σを３０％低減させるためには、プリント基板１４上部の応力緩和領域２６とその上側の樹脂封止材２４の合成のヤング率Ｅｗを樹脂封止材のみのヤング率Ｅｒに対して３０％減の１０ＧＰａ×０．７＝７ＧＰａ以下に設定すればよいことになる。

すなわち、合成ヤング率ＥｗをＥｗ＜１０ＧＰａ×０．７＝７ＧＰａに設定することにより、ポスト電極１８の長さＬｐを０．２ｍｍに短縮した場合と同等の効果（耐量向上）を発揮することができる。
したがって、本実施形態では、応力緩和領域２６を形成してプリント基板１４の上側の合成ヤング率Ｅｗを樹脂封止材２４のみのヤング率Ｅｒから減少させることにより、ポスト電極１８の長さを例えば０．６ｍｍ以上に保ったままで、ポスト電極１８及びはんだ１９の線膨張係数差による半導体チップ１１への応力を低減することができる。
特に、合成ヤング率Ｅｗを樹脂封止材２４のみのヤング率Ｅｒから３０％低減させることにより、ポスト電極１８の長さを０．２ｍｍに短縮した場合と同等の効果を発揮することができる。

ちなみに、図５に示すように応力緩和領域２６を形成しないパワー半導体モジュールの場合には、ポスト電極１８の長さＬｐを０．６ｍｍに維持する場合には、プリント基板１４の上面が固い樹脂封止材２４で覆われているので、半導体チップ１１へ応力が掛かり、図８に示すように、半導体チップ１１が変形してしまう。この半導体チップ１１の変形を回避するためには、前述したようにポスト電極１８の長さＬｐを短縮する必要があり、プリント基板１４と半導体チップ１１及び絶縁基板１２とのクリアランスが狭くなり、樹脂封止材２４が入り込まないという新たな問題が生じる。

また、図９に示すように、プリント基板１４の上方側をゲル状封止材４１で封止した場合には、ポスト電極１８とはんだ１９との線膨張係数差が生じたときに、応力がゲル状封止材４１側に逃げることになり、半導体チップ１１への応力を低減することができるが、ポスト電極１８と半導体チップ１１とを接合するはんだ１９にクラックが生じことになり、電気的接続に支承をきたす。

しかしながら、本実施形態では、応力緩和領域２６を設けることで、硬い樹脂封止材２４を使用した場合でも、合成ヤング率Ｅｗを樹脂封止材２４のみのヤング率Ｅｒより低減させてプリント基板１４の変形を許容することができる。このため、ポスト電極１８とはんだ１９との間に線膨張係数差が生じることより、半導体チップ１１に応力が作用する場合であっても、応力を応力緩和領域２６に逃がして半導体チップ１１へ作用する応力を十分に抑制することができる。したがって、半導体チップ１１の損傷を確実に防止することができ、パワー半導体モジュール１０の信頼性を格段に向上させることができる。

なお、上記第１の実施形態においては、ポスト電極１８と半導体チップ１１の接合をはんだ１９で行っている場合について説明したが、はんだ１９の代わりに金属微粒子，導電性接着剤等の他の電気的接合部材を適用することができる。
また、上記実施形態においては、プリント基板１４の上面側の全面に応力緩和領域２６を形成する場合について説明したが、これに限定されるものではなく、プリント基板１４よりは狭い面積の応力緩和領域２６を形成するようにしてもよく、要はポスト電極１８の周囲に応力緩和領域２６を形成すればよいものである。

また、上記実施形態においては、本発明を１ｉｎ１タイプの半導体モジュールに適用した場合にいて説明したが、これに限定されるものではなく、半導体回路１３を２組内装する２ｉｎ１タイプのパワー半導体モジュールや半導体回路１３を３組以上内装するパワー半導体モジュールにも本発明を適用することができる。
なお、上述した実施の形態は、本発明を具体化した例を示すものであり、したがって本発明はこれらの実施の形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能である。例えば、絶縁基板１２に貼り付けられた銅箔１５ａ上に、銅板１６を介して、半導体チップ１１を実装する代わりに、絶縁基板１２に直接接合された銅板１６を介して、半導体チップ１１を実装してもよい。

１０…パワー半導体モジュール、１１…半導体チップ、１２…絶縁基板、１３…半導体回路、１４…プリント基板、１６…銅板、１７…はんだ、１８…ポスト電極、１９…はんだ、２０〜２２…ピン状導電体、２３…銅板、２４…樹脂封止材、２５…モールド成型体、２６…応力緩和領域、２７…はんだ、３１…空間部、３２…樹脂材料、３３…絶縁性気体

Claims (6)

1. 半導体チップを金属板を介して実装した絶縁基板と、
   一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極を有するプリント基板と、
   前記絶縁基板と前記プリント基板とを内部に封入する樹脂封止材とを備え、
   前記プリント基板のポスト電極と前記半導体チップとが電気的接合材で接合され、
   前記プリント基板の一方の面に対向して応力緩和領域を形成した
   ことを特徴とするパワー半導体モジュール。
2. 前記応力緩和領域と該応力緩和領域の前記プリント基板とは反対側の前記樹脂封止材との等価ヤング率を７ＧＰａ以下に設定したことを特徴とする請求項１に記載のパワー半導体モジュール。
3. 前記応力緩和領域は、プリント基板の一方の面にレジストを介して変形可能な金属層を配置して構成されていることを特徴とする請求項１又は２に記載のパワー半導体モジュール。
4. 前記応力緩和領域は、前記プリント基板の一方の面に対向する空間部と、該空間部内に充填された変形可能な樹脂材料とで構成されていることを特徴とする請求項１又は２に記載のパワー半導体モジュール。
5. 前記応力緩和領域は、前記プリント基板の一方の面に対向する空間部と、該空間部内に充填された圧縮可能な絶縁性気体とで構成されていることを特徴とする請求項１又は２に記載のパワー半導体モジュール。
6. 前記電気的接合材は、はんだ又は金属系接合材で構成されていることを特徴とする請求項１から５の何れか１項に記載のパワー半導体モジュール。

Images