JP2013172134A - 半導体モジュールの製造方法及び半導体モジュールの製造装置 - Google Patents

Abstract

【課題】半導体素子を有する回路基板とベースとの間の位置決め精度を向上させることができ、製造工程の期間を短縮することができ、製造歩留まりを向上させることができる半導体モジュールの製造方法及び半導体モジュールの製造装置を提供すること。
【解決手段】半導体モジュールの製造方法は、支持基板と支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板３０の電気特性を検査する検査工程と、検査工程において良品と判断された少なくとも１つの回路基板をベース２０に嵌め合わせる嵌め合わせ工程とを含む。ベース及び／又は支持基板が、少なくとも１つの回路基板をベースに嵌め合わせるための構造を有する。
【選択図】図２２

Description

本発明は、半導体モジュールの製造方法及び半導体モジュールの製造装置に関する。

半導体素子が搭載されたセラミックス基板と、当該セラミックス基板が取り付けられた金属ベースとを備える半導体モジュールが知られている（特許文献１参照）。

特開平６−８５１２６号公報

しかしながら、上述の半導体モジュールでは、半田等によりセラミックス基板を金属ベースに取り付ける際に、セラミックス基板が所望の位置からずれてしまうおそれがある。このため、セラミックス基板と金属ベースとの間の位置決め精度を向上させるのは容易でない。

また、半田等によりセラミックス基板を金属ベースに取り付ける場合、半田を加熱する加熱炉が必要となる。そのため、半導体モジュールの製造工程の期間が長くなると共に製造コストが増加してしまう。

さらに、半導体素子の電気特性は、通常、半導体モジュールが完成した後に測定されるので、半導体モジュールを製造してからでないと半導体素子の良否が分からない。このため、全体として半導体モジュールの製造歩留まりが低下してしまう。

本発明は、上記事情に鑑みて為されたものであり、半導体素子を有する回路基板とベースとの間の位置決め精度を向上させることができ、製造工程の期間を短縮することができ、製造歩留まりを向上させることができる半導体モジュールの製造方法及び半導体モジュールの製造装置を提供することを目的とする。

上述の課題を解決するため、本発明の一側面に係る半導体モジュールの製造方法は、支持基板と前記支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板の電気特性を検査する検査工程と、前記検査工程において良品と判断された前記少なくとも１つの回路基板をベースに嵌め合わせる嵌め合わせ工程と、を含み、前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する。

この半導体モジュールの製造方法では、回路基板をベースに嵌め合わせることによって、回路基板とベースとの間の位置決め精度を向上させることができる。また、回路基板をベースに嵌め合わせるだけで半導体モジュールを組み立てることができるので、半導体素子が搭載されたセラミックス基板を半田等により金属ベースに取り付ける場合に比べて、半導体モジュールの製造工程の期間を短縮することができる。さらに、不良品の回路基板を除去して、良品の回路基板を選択的にベースに嵌め合わせるので、不良品の回路基板に起因する半導体モジュールの不良を回避できる。よって、全体として半導体モジュールの製造歩留まりを向上させることができる。

一実施形態において、前記少なくとも１つの回路基板が複数の回路基板を備え、前記複数の回路基板のそれぞれが、前記支持基板と前記半導体素子とを有してもよい。

半導体素子を支持基板に搭載する際に、実装によるストレスによって不良品の半導体素子が発生する可能性がある。半導体素子を直接検査することは困難であるため、通常、支持基板に搭載した後に半導体素子を検査する。ここで、複数の半導体素子が単一の支持基板によって支持されていると、検査により１つでも不良品の半導体素子が見つかると、支持基板によって支持された全ての半導体素子が無駄になってしまう。一方、上記半導体モジュールでは、個々の回路基板を検査して良品の回路基板を選別し、選別された良品の回路基板を選択的にベースに嵌め合わせることができる。このため、複数の半導体素子が単一の支持基板によって支持される場合に比べて、半導体モジュールの製造歩留まりを向上させることができる。

また、複数の半導体素子が単一の支持基板によって支持される場合、不良品の半導体素子が見つかった場合に備えて、良品の半導体素子を新たに搭載するためのスペースを支持基板に設けることがある。この場合、支持基板のサイズは大きくなる。一方、上記半導体モジュールでは、そのようなスペースが必要ないので、半導体モジュールを小型化できる。

さらに、上記半導体モジュールでは、複数の半導体素子が単一の支持基板によって支持される場合に比べて、個々の回路基板のサイズを小さくすることができるので、回路基板が応力によって撓むことを抑制できる。

一実施形態において、前記支持基板が、絶縁基板と、前記絶縁基板の主面に設けられた電極パッドとを備え、前記電極パッドが前記半導体素子に電気的に接続されてもよい。この場合、例えばプローブを電極パッドに当てることによって半導体素子の電気特性を検査することができる。電極パッドを用いると、大電流を半導体素子に流すことができると共に、検査時に半導体素子に与えるストレスを低減することができる。

一実施形態において、前記半導体素子がワイドバンドギャップ半導体を含んでもよい。ワイドバンドギャップ半導体はシリコンに比べて高価である。そのため、ワイドバンドギャップ半導体では、シリコンに比べて半導体モジュールの製造歩留まりの向上効果が大きい。前記ワイドバンドギャップ半導体がＳｉＣ又はＧａＮであってもよい。

一実施形態において、半導体モジュールの製造方法は、前記検査工程の前に、前記少なくとも１つの回路基板を位置決めする位置決め工程を更に含んでもよい。この場合、より正確に回路基板の電気特性を検査することができる。

一実施形態において、前記検査工程が、前記少なくとも１つの回路基板の温度を調整する温度調整工程を含んでもよい。この場合、所望の温度における回路基板の電気特性を検査することができる。

一実施形態において、前記検査工程から前記嵌め合わせ工程まで、搬送ステージを用いて前記少なくとも１つの回路基板を搬送してもよい。この場合、検査工程から嵌め合わせ工程までを自動化することができる。

一実施形態において、前記搬送ステージが放熱材料を含んでもよい。この場合、回路基板の電気特性を検査する際に回路基板から発生する熱を外に逃がすことができる。

一実施形態において、前記ベースが、前記構造として溝又は凸部を有しており、前記搬送ステージが、前記ベースの溝又は凸部に接続可能であり、前記少なくとも１つの回路基板を嵌め合わせ可能な溝又は凸部を有してもよい。この場合、回路基板を搬送ステージの溝又は凸部に嵌め合わせて搬送することができる。また、搬送ステージの溝又は凸部をベースの溝又は凸部に接続させ、搬送ステージの溝又は凸部に沿って回路基板をスライドさせることにより、回路基板をベースに嵌め合わせることができる。このため、嵌め合わせ工程に要する時間を短縮することができるので、半導体モジュールの製造工程の期間を更に短縮することができる。

本発明の一側面に係る半導体モジュールの製造装置は、支持基板と前記支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板の電気特性を検査する検査装置と、前記検査装置によって良品と判断された前記少なくとも１つの回路基板をベースに嵌め合わせる嵌め合わせ装置と、を備え、前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する。

この半導体モジュールの製造装置では、半導体素子を有する回路基板とベースとの間の位置決め精度を向上させることができ、製造工程の期間を短縮することができ、製造歩留まりを向上させることができる。

本発明によれば、半導体素子を有する回路基板とベースとの間の位置決め精度を向上させることができ、製造工程の期間を短縮することができ、製造歩留まりを向上させることができる半導体モジュールの製造方法及び半導体モジュールの製造装置が提供され得る。

第１実施形態に係る半導体モジュールを模式的に示す平面図である。 図１のＩＩ−ＩＩ線に沿った半導体モジュールの断面図である。 図１のＩＩＩ−ＩＩＩ線に沿った半導体モジュールの断面図である。 図１の半導体モジュールの等価回路結線図である。 図１の半導体モジュールの端子の配置を模式的に示す図である。 図１の半導体モジュールを構成する回路基板を模式的に示す平面図である。 図６の回路基板の裏面を模式的に示す平面図である。 図６のＶＩＩＩ−ＶＩＩＩ線に沿った回路基板の断面図である。 第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。 図９のＸ−Ｘ線に沿った構造体の断面図である。 図９のＸＩ−ＸＩ線に沿った構造体の断面図である。 図９のＸＩＩ−ＸＩＩ線に沿った構造体の断面図である。 図９のＸＩＩＩ−ＸＩＩＩ線に沿った構造体の断面図である。 第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。 図１４のＸＶ−ＸＶ線に沿った構造体の断面図である。 図１４のＸＶＩ−ＸＶＩ線に沿った構造体の断面図である。 第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿った構造体の断面図である。 図１７のＸＩＸ−ＸＩＸ線に沿った構造体の断面図である。 図１７のＸＸ−ＸＸ線に沿った構造体の断面図である。 第１実施形態に係る半導体モジュールの蓋を模式的に示す平面図である。 第１実施形態に係る半導体モジュールの製造装置を模式的に示す図である。 第１実施形態に係る半導体モジュールの製造装置を模式的に示す図である。 嵌め合わせ装置の一例を模式的に示す図である。 検査装置の一例の一部を模式的に示す図である。 検査装置の一例の一部を模式的に示す図である。 検査装置の一例の一部を模式的に示す図である。 検査装置の一例の一部を模式的に示す図である。 第１実施形態に係る半導体モジュールの製造方法を示すフローチャートである。 第２実施形態に係る半導体モジュールを模式的に示す平面図である。 図３０のＸＸＸＩ−ＸＸＸＩ線に沿った半導体モジュールの断面図である。 図３０のＸＸＸＩＩ−ＸＸＸＩ線に沿った半導体モジュールの断面図である。 図３０の半導体モジュールの等価回路結線図である。 図３０の半導体モジュールを構成する回路基板を模式的に示す平面図である。 図３４の回路基板の裏面を模式的に示す平面図である。 図３４のＸＸＸＶＩ−ＸＸＸＶＩ線に沿った回路基板の断面図である。 第３実施形態に係る半導体モジュールを模式的に示す平面図である。 図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿った半導体モジュールの断面図である。 図３７のＸＸＸＩＸ−ＸＸＸＩＸ線に沿った半導体モジュールの断面図である。 第３実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す図である。 回路基板をベースに嵌め合わせるための構造の一例を示す図である。 第４実施形態に係る半導体モジュールを模式的に示す断面図である。 図４２の半導体モジュールを構成する回路基板を模式的に示す平面図である。 図４３のＸＸＸＸＩＶ−ＸＸＸＸＩＶ線に沿った回路基板の断面図である。 第５実施形態に係る半導体モジュールを模式的に示す断面図である。 第６実施形態に係る半導体モジュールを模式的に示す断面図である。 第７実施形態に係る半導体モジュールを模式的に示す断面図である。 第８実施形態に係る半導体モジュールを模式的に示す断面図である。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

（第１実施形態）
＜半導体モジュール＞
図１は、第１実施形態に係る半導体モジュールを模式的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った半導体モジュールの断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った半導体モジュールの断面図である。図１において蓋７０は便宜上表示されていない。

図１〜３に示される半導体モジュール１０は、ベース２０と、複数の回路基板３０（本実施形態では例えば６つ）とを備える。複数の回路基板３０は、ベース２０上にアレイ配置され得る。半導体モジュール１０は、単一の回路基板３０を備えてもよい。複数の回路基板３０のそれぞれは、支持基板３１と支持基板３１によって支持される半導体素子３２とを有する（図６〜図８参照）。

ベース２０は、例えばＣｕ、Ａｌ等の金属を含む金属ベースであり得る。ベース２０は、放熱板として機能し得る。ベース２０は、回路基板３０をベース２０に嵌め合わせるための構造として溝２２を有してもよい。溝２２は、ベース２０の互いに対向する端部１２０からベース２０の中央部２２０に向けて形成され得る。溝２２は凹部であってもよい。

支持基板３１は、絶縁基板３３と、絶縁基板３３の主面に設けられた電極パッド３６ａ，３６ｂ，３６ｃと、絶縁基板３３の主面とは反対側の面に設けられた金属層３４とを備え得る。絶縁基板３３は例えばＡｌＮ、Ａｌ_２Ｏ_３等のセラミックスを含む。電極パッド３６ａ，３６ｂ，３６ｃ及び金属層３４は、例えばＣｕを含む。金属層３４上には、ベース２０の溝２２に嵌め合わされる凸部３５が形成され得る。凸部３５は、一方向に延在し得る。凸部３５は、例えばＣｕ等の金属を含む。凸部３５の延在方向に垂直な断面形状は例えば矩形である。

半導体素子３２は、例えば半導体チップである。半導体素子３２は、ワイドバンドギャップ半導体を含む。この場合、シリコンに比べて半導体素子３２の発生する熱量は大きくなるが、ベース２０により放熱が適切に行われる。ワイドバンドギャップ半導体としては、例えばＳｉＣ又はＧａＮ等の化合物半導体が挙げられる。このような場合、半導体素子３２はパワー半導体素子として機能し得る。

半導体素子３２は、トランジスタ３２ａ及びダイオード３２ｂを備え得る。トランジスタ３２ａとしては、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等が挙げられる。トランジスタ３２ａは、半田３７ａを介して電極パッド３６ｃに電気的に接続されている。ダイオード３２ｂは、半田３７ｂを介して電極パッド３６ｃに電気的に接続されている。トランジスタ３２ａのゲートは、ワイヤ３８ａを介して電極パッド３６ａに電気的に接続されている。トランジスタ３２ａのソースは、ワイヤ３８ｂを介して電極パッド３６ｂに電気的に接続されている。ダイオード３２ｂは、ワイヤ３８ｃを介して電極パッド３６ｂに電気的に接続されている。

半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体４０を備えてもよい。絶縁支持体４０は、ベース２０の中央部２２０に取り付けられる。絶縁支持体４０は、回路基板３０の端部１３０（第１の端部）を把持する把持部４２を有する。絶縁支持体４０は、半導体素子３２と電気的に接続される端子８０〜９１を支持する。端子８０〜９１は、ベース２０上の回路基板３０の端部１３０に向けて絶縁支持体４０から突出している。

半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体５０ａ，５０ｂを備えてもよい。絶縁支持体５０ａ，５０ｂは、ベース２０の互いに対向する端部１２０にそれぞれ取り付けられる。絶縁支持体５０ａ，５０ｂのそれぞれは、ベース２０の端部１２０を把持する把持部５２と、回路基板３０の端部２３０（第２の端部）を把持する把持部５４とを有する。回路基板３０の端部２３０は、溝２２の延在方向に沿って端部１３０と反対側に位置する。絶縁支持体５０ａは、半導体素子３２と電気的に接続される端子９２〜９５を支持する。端子９２〜９５は、ベース２０上の回路基板３０の端部２３０に向けて絶縁支持体５０ａから突出している。絶縁支持体５０ｂは、半導体素子３２と電気的に接続される端子９６〜１０２を支持する。端子９６〜１０２は、ベース２０上の回路基板３０の端部２３０に向けて絶縁支持体５０ｂから突出している。

半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体６０を備えてもよい。絶縁支持体６０は、絶縁支持体４０，５０ａ，５０ｂを挟むように、ベース２０の互いに対向する側部３２０にそれぞれ取り付けられる。絶縁支持体６０は、ベース２０の互いに対向する側部３２０を把持する把持部６２と、回路基板３０の側部３３０を把持する把持部６４とを有する。絶縁支持体６０は、端子を支持していない。

絶縁支持体４０，５０ａ，５０ｂ，６０は例えば樹脂を含む。端子８０〜１０２は例えば金属ワイヤである。端子８０〜１０２は、半導体素子３２に直接接触（例えばスプリングコンタクト）してもよいし、ワイヤボンディング等により半導体素子３２に接続されてもよい。

端子８０は、第１の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８１は、第１の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８２は、第１の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第２の半導体素子３２の電極パッド３６ｃに接続される。端子８３は、第２の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。

端子８４は、第３の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８５は、第３の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８６は、第３の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第４の半導体素子３２の電極パッド３６ｃに接続される。端子８７は、第４の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。

端子８８は、第５の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８９は、第５の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子９０は、第５の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第６の半導体素子３２の電極パッド３６ｃに接続される。端子９１は、第６の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。

端子９２は、第１の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａを貫通して半導体モジュール１０の外部に突出する。端子９３は、第１の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａ中を通って第３の半導体素子３２の電極パッド３６ｃに接続される。端子９４は、第３の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａ中を通って第５の半導体素子３２の電極パッド３６ｃに接続される。端子９５は、第５の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａを貫通して半導体モジュール１０の外部に突出する。

端子９６は、第２の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子９７は、第２の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子９８は、第２の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂ中を通って第４の半導体素子３２の電極パッド３６ｂに接続される。端子９９は、第４の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子１００は、第４の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂ中を通って第６の半導体素子３２の電極パッド３６ｂに接続される。端子１０１は、第６の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子１０２は、第６の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。

半導体モジュール１０は、絶縁支持体４０，５０ａ，５０ｂ，６０上に配置されると共にベース２０に対向配置される蓋７０を更に備えてもよい。蓋７０には、端子８０，８１，８３，８４，８５，８７，８８，８９，９１，９２，９５，９６，９７，９９，１０１，１０２通る貫通孔が形成され得る。蓋７０は例えば樹脂を含む。

図４は、図１の半導体モジュールの等価回路結線図である。図５は、図１の半導体モジュールの端子の配置を模式的に示す図である。図４及び図５に示されるように、半導体モジュール１０は、Ｕ相、Ｖ相及びＷ相を有する３相インバータ用モジュールとして機能し得る。各回路基板３０において、トランジスタ３２ａはダイオード３２ｂと逆並列接続されている。

半導体モジュール１０では、回路基板３０をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間において高い位置決め精度が得られる。

半導体素子を支持基板に搭載する際に、実装（ダイシング、ダイボンディング、ワイヤボンディング等）によるストレスによって不良品の半導体素子が発生する可能性がある。半導体素子を直接検査することは困難であるため、通常、支持基板に搭載した後に半導体素子を検査する。ここで、複数の半導体素子が単一の支持基板によって支持されていると、検査により１つでも不良品の半導体素子が見つかると、支持基板によって支持された全ての半導体素子が無駄になってしまう。一方、半導体モジュール１０では、個々の回路基板３０を検査して良品の回路基板３０を選別し、選別された良品の回路基板３０を選択的にベース２０に嵌め合わせることができる。このため、複数の半導体素子が単一の支持基板によって支持される場合に比べて、半導体モジュール１０の製造歩留まりを向上させることができる。

また、複数の半導体素子が単一の支持基板によって支持される場合、不良品の半導体素子が見つかった場合に備えて、良品の半導体素子を新たに搭載するためのスペースを支持基板に設けることがある。この場合、支持基板のサイズは大きくなる。一方、半導体モジュール１０では、複数の回路基板３０のそれぞれが支持基板３１と半導体素子３２とを有している。そのため、良品の半導体素子を新たに搭載するためのスペースが必要ないので、半導体モジュール１０を小型化できる。さらに、半導体モジュール１０では、複数の半導体素子が単一の支持基板によって支持される場合に比べて、個々の回路基板３０のサイズを小さくすることができるので、回路基板３０が応力によって撓むことを抑制できる。

半導体モジュール１０が、端子８０〜９１を支持する絶縁支持体４０を備える場合、端子８０〜９１と絶縁支持体４０とが一体化しているので、半導体モジュール１０の組み立てが容易になる。

半導体モジュール１０が、溝２２を有するベース２０を備える場合、溝２２に沿って回路基板３０をスライドさせてベース２０に嵌め合わせることができるので、半導体モジュール１０の組み立てが容易になる。

＜半導体モジュールの製造方法＞
図６〜図２１を参照しながら、本実施形態に係る半導体モジュールの製造方法の一例として、図１〜３に示される半導体モジュール１０の製造方法について説明する。半導体モジュール１０は例えば以下のようにして製造される。

（回路基板の準備工程）
まず、図６〜図８に示されるように、回路基板３０を準備する。回路基板３０の凸部３５は、例えば以下にようにして形成される。まず、絶縁基板３３の主面とは反対側の面に設けられた金属層３４上に金属膜を形成する。次に、フォトリソグラフィー法を用いて当該金属膜をエッチングすることによって凸部３５を形成する。

回路基板３０は、必要に応じて電気試験等によって検査され得る。検査により、良品の回路基板３０が選別される。

（第１の絶縁支持体の取り付け工程）
次に、図９〜図１３に示されるように、ベース２０に絶縁支持体４０を取り付ける。絶縁支持体４０は、ベース２０の溝２２に端子８０〜９１が対向配置されるように取り付けられ得る。絶縁支持体４０は、樹脂中に端子８０〜９１を圧入し、樹脂を成型することにより形成される。また、ベース２０に絶縁支持体６０を取り付けてもよい。ベース２０の溝２２は、フォトリソグラフィー法を用いてベースをエッチングすることによって形成され得る。

（回路基板の嵌め合わせ工程）
次に、図１４〜図１６に示されるように、回路基板３０をベース２０に嵌め合わせる。回路基板３０の凸部３５が、ベース２０の溝２２に嵌め合わされ得る。例えば、凸部３５が溝２２に嵌め合わされた状態で、回路基板３０をベース２０の溝２２に沿ってベース２０の端部１２０から中央部２２０に向かってスライドさせることによって、端子８０〜９１とベース２０との間に、回路基板３０の第１の端部１３０を挿入する。これにより、半導体素子３２の電極パッド３６ａ，３６ｂ，３６ｃが端子８０〜９１と接触して電気的に接続され得る。

（第２の絶縁支持体の取り付け工程）
次に、図１７〜図２０に示されるように、ベース２０に絶縁支持体５０ａ，５０ｂを取り付ける。絶縁支持体５０ａ，５０ｂは、樹脂中に端子９２〜１０２を圧入し、樹脂を成型することにより形成される。これにより、回路基板３０の端部２３０がベース２０に固定され得る。また、半導体素子３２の電極パッド３６ａ，３６ｂ，３６ｃが端子９２〜１０２と接触して電気的に接続され得る。

（蓋の貼り付け工程）
次に、図２１に示されるように、蓋７０を絶縁支持体４０，５０ａ，５０ｂ，６０に貼り付ける。蓋７０によって、ベース２０及び絶縁支持体４０，５０ａ，５０ｂ，６０によって囲まれた空間が封止される。

なお、上記各工程の順序を入れ替えてもよいし、複数の工程を同時に行ってもよい。例えば、第１の絶縁支持体の取り付け工程の前に回路基板の嵌め合わせ工程を行ってもよい。また、第１の絶縁支持体の取り付け工程の後に回路基板の準備工程を行ってもよい。また、回路基板の嵌め合わせ工程と第２の絶縁支持体の取り付け工程とを同時に行ってもよい。

上記半導体モジュールの製造方法では、回路基板３０をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間において高い位置決め精度を有する半導体モジュール１０が得られる。

続いて、図２２〜図２８を参照しながら、本実施形態に係る半導体モジュールの製造装置の一例として、図１〜３に示される半導体モジュール１０の製造装置について説明する。

図２２及び図２３は、本実施形態に係る半導体モジュールの製造装置を模式的に示す図である。図２２及び図２３には、直交座標系ＸＹＺが示されている。図２２及び図２３に示される半導体モジュールの製造装置５００は、回路基板３０の電気特性を検査する検査装置５１０と、検査装置５１０によって良品と判断された回路基板３０をベース２０に嵌め合わせる嵌め合わせ装置５３０とを備える。

半導体モジュールの製造装置５００は、Ｘ軸方向に回路基板３０を搬送する搬送ステージ５５０を備え得る。搬送ステージ５５０は、例えばＸ軸方向に延びるベルトコンベアである。搬送ステージ５５０上には、複数の回路基板３０がＸ軸方向に沿って配列される。搬送ステージ５５０の幅方向（Ｙ軸方向）における両端部上には、Ｘ軸方向に延びると共に互いに対向する壁５７０がそれぞれ設けられている。一方の壁５７０は回路基板３０の端部１３０を位置決めするが、他方の壁５７０は回路基板３０の端部２３０と離間されている。これにより、回路基板３０の端部２３０が壁５７０と接触して欠けることが抑制される。

搬送ステージ５５０は放熱材料を含み得る。放熱材料としては、例えば、Ａｌ_２Ｏ_３、ＡｌＮ等のセラミックス、Ａｌ、Ｃｕ等の金属が挙げられる。これにより、回路基板３０の電気特性を検査する際に回路基板３０から発生する熱を外に逃がすことができる。例えば、搬送ステージ５５０全体が放熱材料からなってもよい。また、搬送ステージ５５０が、回路基板３０を支持する支持面を有しており、当該支持面が放熱材料からなってもよい。

搬送ステージ５５０は、溝５５２を有してもよい。搬送ステージ５５０の溝５５２は、ベース２０の溝２２に接続可能である。例えば、搬送ステージ５５０の溝５５２は、ベース２０を支持する支持台６６０の溝６６２を介してベース２０の溝２２に接続される。溝５５２、溝６６２及び溝２２の断面形状は同一である。搬送ステージ５５０の溝５５２は、回路基板３０を嵌め合わせ可能である。回路基板３０の凸部３５は、搬送ステージ５５０の溝５５２内をスライド可能である。

嵌め合わせ装置５３０は、軸部５３２と、軸部５３２の端部に接続されたパッド部５３４とを備える。軸部５３２は、駆動部５３８に接続され、駆動部５３８によりＹ軸方向に駆動される。パッド部５３４の下端には、図２４に示されるように、溝５５２内をスライド可能な凸部５３６が設けられている。図２４には、直交座標系ＸＹＺが示されている。パッド部５３４は、Ｙ軸方向に駆動することにより、良品と判断された回路基板３０を搬送ステージ５５０外に押し出す。搬送ステージ５５０の壁５７０には開口５７６が形成されており、この開口５７６を介してパッド部５３４が搬送ステージ５５０上に供給される。その結果、回路基板３０がスライドして支持台６６０上に押し出される。搬送ステージ５５０外に押し出された回路基板３０は、支持台６６０上を通ってベース２０に嵌め合わされる。

図２５〜２８は、検査装置の一例の一部を模式的に示す図である。図２５〜２８には、直交座標系ＸＹＺが示されている。図２５〜２８に示されるように、検査装置５１０は、電極パッド３６ａに電気的に接続されるゲート用プローブ５１２と、電極パッド３６ｂに電気的に接続されるソース用プローブ５１４と、電極パッド３６ｃに電気的に接続されるドレイン用プローブ５１６と、ゲート用プローブ５１２、ソース用プローブ５１４及びドレイン用プローブ５１６に電気的に接続された電源５１８とを備え得る。検査対象となる回路基板３０は、検査装置５１０の筐体５１１内に収容される。筐体５１１の蓋に形成された開口を通して、ゲート用プローブ５１２、ソース用プローブ５１４及びドレイン用プローブ５１６が下降し、それぞれ電極パッド３６ａ，３６ｂ，３６ｃに接触する。検査装置５１０は、センス端子として機能するソース用プローブ５１４ａ及びドレイン用プローブ５１６ａを備えてもよい。

半導体モジュールの製造装置５００は、検査装置５１０によって不良品と判断された回路基板３０を除去する不良品除去装置６００を備え得る。不良品除去装置６００は、軸部６０２と、軸部６０２の端部に接続されたパッド部６０４とを備える。パッド部６０４の下端には、図２４に示される凸部５３６と同様に、溝５５２内をスライド可能な凸部が設けられている。軸部６０２は、駆動部６３０に接続され、駆動部６３０によりＹ軸方向に駆動される。その結果、不良品と判断された回路基板３０をパッド部６０４が搬送ステージ５５０外に除去する。搬送ステージ５５０の壁５７０には開口５７４が形成されており、この開口５７４を介してパッド部６０４が搬送ステージ５５０上に供給される。その結果、回路基板３０がスライドしてステージ６５０上に押し出される。ステージ６５０は、搬送ステージ５５０の溝５５２に接続可能な溝６５２を有する。

検査装置５１０は、例えば四端子法を用いて、回路基板３０の半導体素子３２の電気特性（例えばトランジスタの動特性及び静特性）を検査する。検査により得られた電気特性データ及び回路基板３０の位置情報は、記憶部及び演算部を備えるコンピュータ６１０の記憶部に保存される。コンピュータ６１０の演算部は、検査により得られた電気特性データと所定の閾値とを比較し、その比較結果を用いて回路基板３０の良否を決定する。回路基板３０が不良品であると判断された場合、不良品の回路基板３０の位置情報を用いて、コンピュータ６１０は駆動部６３０に駆動命令を与える。その結果、パッド部６０４により、不良品の回路基板３０が選択的に除去される。

半導体モジュールの製造装置５００は、回路基板３０を検査する際に回路基板３０の温度を調整する温度調整機構５９０を備え得る。温度調整機構５９０は、例えば加熱装置又は冷却装置であり、搬送ステージ５５０を介して回路基板３０の温度を調整する。

半導体モジュールの製造装置５００は、回路基板３０を検査する前に回路基板３０を位置決めする位置決め装置を備え得る。位置決め装置は、例えば回路基板３０の端部２３０に接触する壁５７２である。壁５７２は、搬送ステージ５５０の幅方向における端部から回路基板３０の端部２３０に向かって突出する曲面を有する。壁５７２の両端は、壁５７０に接続されている。これにより、回路基板３０がＸ軸方向に搬送されるに連れて、回路基板３０の端部２３０が壁５７２の曲面に沿って移動する。その結果、壁５７０と壁５７２によって回路基板３０が挟まれ、自動的に位置決めされる。

半導体モジュールの製造装置５００は、Ｚ軸方向に配列された複数のベース２０を収納する筐体６７０を備え得る。筐体６７０内のベース２０は、Ｚ軸方向に沿って移動される。全ての回路基板３０がベース２０に嵌め合わされた後、ベース２０はＺ軸方向に持ち上げられ、回路基板３０が嵌め合わされていない新たなベース２０が搬送ステージ５５０の高さに持ち上げられる。これにより、ベース２０の回路基板３０への嵌め合わせが連続的に実施され得る。

続いて、図２９を参照しながら、本実施形態に係る半導体モジュールの製造方法の一例として、図１〜３に示される半導体モジュール１０の製造方法について説明する。図２９は、本実施形態に係る半導体モジュールの製造方法を示すフローチャートである。半導体モジュール１０は、例えば図２２及び図２３に示される半導体モジュールの製造装置５００を用いて以下のようにして製造される。

（回路基板の準備工程）
まず、図６〜図８及び図２９に示されるように、回路基板３０を準備する（工程Ｓ１）。

（回路基板の位置決め工程）
次に、図２９に示されるように、必要に応じて回路基板３０を位置決めする（工程Ｓ２）。例えば、図２２に示されるように、搬送ステージ５５０上に設けられた壁５７０と壁５７２の間に回路基板３０を挟むことによって回路基板３０を位置決めする。

（回路基板の検査工程）
次に、図２９に示されるように、回路基板３０の電気特性を検査する（工程Ｓ３）。例えば、図２３に示されるように、検査装置５１０を用いて回路基板３０の電気特性を検査する。

（回路基板の温度調整工程）
検査工程では、図２９に示されるように、必要に応じて回路基板３０の温度を調整する（工程Ｓ３ａ）。例えば、図２３に示されるように、温度調整機構５９０を用いて搬送ステージ５５０を介して回路基板３０の温度を調整する。

（不良品除去工程）
次に、図２９に示されるように、必要に応じて不良品の回路基板３０を除去する（工程Ｓ４）。例えば、図２２に示されるように、不良品除去装置６００を用いて、検査工程Ｓ３において不良品と判断された回路基板３０を除去する。

（嵌め合わせ工程）
次に、図２９に示されるように、検査工程Ｓ３において良品と判断された回路基板３０をベース２０に嵌め合わせる（工程Ｓ５）。例えば、図２２に示されるように、嵌め合わせ装置５３０を用いて回路基板３０をベース２０に嵌め合わせる。ベース２０には、図９〜図１３に示されるように、絶縁支持体４０が取り付けられてもよい。

（第２の絶縁支持体及び蓋の取り付け工程）
次に、図１７〜図２１に示されるように、必要に応じて、ベース２０に絶縁支持体５０ａ，５０ｂを取り付け、蓋７０を絶縁支持体４０，５０ａ，５０ｂ，６０に貼り付けてもよい。

なお、必要に応じて上記各工程の順序を入れ替えてもよいし、複数の工程を同時に行ってもよい。また、不良品の回路基板３０を除去する代わりに良品の回路基板３０を取り出してもよい。

上記半導体モジュールの製造方法及び半導体モジュールの製造装置５００では、回路基板３０をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間の位置決め精度を向上させることができる。また、回路基板３０をベース２０に嵌め合わせるだけで半導体モジュール１０を組み立てることができるので、半導体素子が搭載されたセラミックス基板を半田等により金属ベースに取り付ける場合に比べて、半導体モジュール１０の製造工程の期間を短縮することができる。また、半田を加熱する加熱炉も不要となる。さらに、不良品の回路基板３０を除去して、良品の回路基板３０を選択的にベース２０に嵌め合わせるので、不良品の回路基板３０に起因する半導体モジュール１０の不良を回避できる。よって、全体として半導体モジュール１０の製造歩留まりを向上させることができる。

支持基板３１は、絶縁基板３３と、絶縁基板３３の主面に設けられた電極パッド３６ａ，３６ｂ，３６ｃとを備え、電極パッド３６ａ，３６ｂ，３６ｃが半導体素子３２に電気的に接続されてもよい。この場合、例えばゲート用プローブ５１２、ソース用プローブ５１４及びドレイン用プローブ５１６を電極パッド３６ａ，３６ｂ，３６ｃにそれぞれ当てることによって半導体素子３２の電気特性を検査することができる。電極パッド３６ａ，３６ｂ，３６ｃを用いると、大電流を半導体素子３２に流すことができると共に、検査時に半導体素子３２に与えるストレスを低減することができる。例えば、回路基板３０に高電圧（例えば５００〜１０００Ｖ）を印加して、回路基板３０の静特性だけでなく動特性を検査することができる。

半導体素子３２は、例えばＳｉＣ又はＧａＮ等のワイドバンドギャップ半導体を含んでもよい。ワイドバンドギャップ半導体はシリコンに比べて高価である。そのため、ワイドバンドギャップ半導体では、シリコンに比べて半導体モジュール１０の製造歩留まりの向上効果が大きい。

上記半導体モジュールの製造方法が位置決め工程Ｓ２を含む場合、より正確に回路基板３０の電気特性を検査することができる。

検査工程Ｓ３が温度調整工程Ｓ３ａを含む場合、所望の温度における回路基板３０の電気特性を検査することができる。

検査工程Ｓ３から嵌め合わせ工程Ｓ５まで、搬送ステージ５５０を用いて回路基板３０を搬送すると、検査工程Ｓ３から嵌め合わせ工程Ｓ５までを自動化することができる。

搬送ステージ５５０が放熱材料を含む場合、回路基板３０の電気特性を検査する際に回路基板３０から発生する熱を外に逃がすことができる。

搬送ステージ５５０の溝５５２が、ベース２０の溝２２に接続可能であり、回路基板３０を嵌め合わせ可能である場合、回路基板３０を搬送ステージ５５０の溝５５２に嵌め合わせて搬送することができる。また、搬送ステージ５５０の溝５５２をベース２０の溝２２に接続させ、搬送ステージ５５０の溝５５２に沿って回路基板３０をスライドさせることにより、回路基板３０をベース２０に嵌め合わせることができる。このため、嵌め合わせ工程Ｓ５に要する時間を短縮することができるので、半導体モジュール１０の製造工程の期間を更に短縮することができる。溝２２及び溝５５２は、凸部に置換され得る。

（第２実施形態）
図３０は、第２実施形態に係る半導体モジュールを模式的に示す平面図である。図３１は、図３０のＸＸＸＩ−ＸＸＸＩ線に沿った半導体モジュールの断面図である。図３２は、図３０のＸＸＸＩＩ−ＸＸＸＩ線に沿った半導体モジュールの断面図である。図３０において蓋７０は便宜上表示されていない。

図３０〜３１に示される半導体モジュール１０ａは、回路基板３０に代えて回路基板３０ａを備えること以外は半導体モジュール１０と同じ構成を備える。回路基板３０ａは、支持基板１３１と支持基板１３１によって支持される半導体素子１３２とを有する（図３４〜図３６参照）。

支持基板１３１は、絶縁基板３３と、絶縁基板３３の主面に設けられた電極パッド１３６ａ，１３６ｂ，１３６ｃ，１３６ｄと、絶縁基板３３の主面とは反対側の面に設けられた金属層３４とを備え得る。

半導体素子１３２は、トランジスタ１３２ａ、ダイオード１３２ｂ及びダイオード１３２ｃを備え得る。トランジスタ１３２ａは、半田１３７ａを介して電極パッド１３６ｃに電気的に接続されている。ダイオード１３２ｂは、半田１３７ｂを介して電極パッド１３６ｃに電気的に接続されている。トランジスタ１３２ａのゲートは、ワイヤ１３８ａを介して電極パッド１３６ａに電気的に接続されている。ダイオード１３２ｃは、半田１３７ｃを介して電極パッド１３６ｄに電気的に接続されている。トランジスタ１３２ａのソースは、ワイヤ１３８ｂを介して電極パッド１３６ｂに電気的に接続されている。ダイオード１３２ｂは、ワイヤ１３８ｃを介して電極パッド１３６ｄに電気的に接続されている。ダイオード１３２ｃは、ワイヤ１３８ｄを介して電極パッド１３６ｂに電気的に接続されている。

図３３は、図３０の半導体モジュールの等価回路結線図である。半導体モジュール１０ａの端子の配置は、図５に示される半導体モジュール１０の端子の配置と同じである。図５及び図３３に示されるように、半導体モジュール１０ａは、Ｕ相、Ｖ相及びＷ相を有する３相インバータ用モジュールとして機能し得る。各回路基板３０において、トランジスタ１３２ａはＭＯＳＦＥＴであり、ダイオード１３２ｂはトランジスタ１３２ａに直列接続され、ダイオード１３２ｃはトランジスタ１３２ａ及びダイオード１３２ｂの両端に逆並列接続される。ダイオード１３２ｂはＭＯＳＦＥＴ中の寄生ダイオードの動作を抑制し得る。

半導体モジュール１０ａでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ａは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。

（第３実施形態）
図３７は、第３実施形態に係る半導体モジュールを模式的に示す平面図である。図３８は、図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿った半導体モジュールの断面図である。図３９は、図３７のＸＸＸＩＸ−ＸＸＸＩＸ線に沿った半導体モジュールの断面図である。図３７において蓋７０は便宜上表示されていない。

図３７〜３９に示される半導体モジュール１０ｂは、絶縁支持体５０ａ，５０ｂに代えて絶縁支持体１５０ａ，１５０ｂを備え、ベース２０に代えてベース２０ａを備え、固定部材としてのねじ２００を更に備えること以外は半導体モジュール１０と同じ構成を備える。

ベース２０ａは、ねじ孔２４を更に備えること以外はベース２０と同じ構成を備える。絶縁支持体１５０ａ，１５０ｂは、把持部５２を備えておらず、ねじ２００が貫通していること以外は絶縁支持体５０ａ，５０ｂと同じ構成を備える。

ねじ２００は、回路基板３０をベース２０ａに固定する。ねじ２００は、絶縁支持体１５０ａ，１５０ｂを介して、回路基板３０の端部２３０をベース２０ａに固定する。ねじ２００は、ベース２０のコーナーにおいて、絶縁支持体１５０ａ，１５０ｂを通ってベース２０ａのねじ孔２４に取り付けられている。

半導体モジュール１０ｂでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｂは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。本実施形態では、回路基板の嵌め合わせ工程と第２の絶縁支持体の取り付け工程とが同時に行われる。

まず、凸部３５が溝２２に嵌め合わされた状態で、回路基板３０をベース２０の溝２２に沿ってベース２０の端部１２０から中央部２２０に向かってスライドさせることによって、端子８０〜９１とベース２０との間に、回路基板３０の第１の端部１３０を挿入する。その後、図３２に示されるように、絶縁支持体１５０ａ，１５０ｂを圧力Ｐによってベース２０ａに押圧し、ねじ２００をねじ孔２４に取り付けることによって、回路基板３０の端部２３０をベース２０ａに固定する。これにより、端子８０〜９１を半導体素子３２と電気的に接続すると共に、回路基板３０をベース２０ａの溝２２に嵌め合わせる。

半導体モジュール１０ｂの製造方法では、回路基板３０の端部１３０を端子８０〜９１とベース２０ａとの間に挿入する際に、図３２に示されるように、端子８０〜９１が端部１３０を押圧することによって回路基板３０の端部２３０が浮き上がってしまっても、ねじ２００によって回路基板３０をベース２０ａの溝２２に嵌め合わせることができる。

溝２２は、図４１に示されるように、溝２２の延在方向に沿って深くなってもよい。溝２２は、溝２２の全体又は一部において、溝２２の延在方向に沿って徐々に深くなってもよいし、溝２２の延在方向に沿って階段状に深くなってもよい。溝２２は、端子８０〜９１に向かって深くなっている。この場合、端子８０〜９１と溝２２の底との間のスペースを広く維持することができるので、回路基板３０の端部１３０を斜めに挿入することができる。その結果、半導体モジュール１０ｂの組み立てが容易になる。また、ねじ２００によってベース２０ａに回路基板３０の端部２３０を固定する際に、てこの原理によって端子８０〜９１と半導体素子３２との間の電気的接続がより確実に得られる。

なお、固定部材として、ねじ２００に代えて例えば接着剤を用いてもよい。

（第４実施形態）
図４２は、第４実施形態に係る半導体モジュールを模式的に示す断面図である。図４２に示される半導体モジュール１０ｃは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｃは、回路基板３０ｂ及びベース２０ｂを備える。

回路基板３０ｂは、凹部３５ａ及び凸部３５を備えること以外は回路基板３０と同じ構成を備える（図４３〜図４４参照）。凹部３５ａ及び凸部３５は、回路基板３０ｂの主面の中心（例えば重心）を通ると共に主面に垂直な軸線Ａの両側に配置されている。回路基板３０ｂをベース２０ｂに嵌め合わせるための構造は、軸線Ａに対して非対称に形成されている。凹部３５ａは金属層３４をエッチングすることにより形成され得る。ベース２０ｂは、凸部３５に嵌め合わされる溝２２に加えて、凹部３５ａに嵌め合わされる凸部２２ａを有する。凸部２２ａは、ベースをエッチングすることにより形成され得る。

半導体モジュール１０ｃでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｃは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。さらに、半導体モジュール１０ｃでは、ベース２０ｂに対する回路基板３０ｂの向きが１つに決まるので、間違った向きで回路基板３０ｂをベース２０ｂに嵌め合わせることを抑制できる。その結果、半導体モジュール１０ｃの組み立てが容易になる。

（第５実施形態）
図４５は、第５実施形態に係る半導体モジュールを模式的に示す断面図である。図４５に示される半導体モジュール１０ｄは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｄは、回路基板３０ｃ及びベース２０ｃを備える。回路基板３０ｃは、金属層３４に形成された凹部３５ａを備える。ベース２０ｃは、凹部３５ａに対応する凸部２２ａを備える。

半導体モジュール１０ｄでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｄは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。

（第６実施形態）
図４６は、第６実施形態に係る半導体モジュールを模式的に示す断面図である。図４６に示される半導体モジュール１０ｅは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｅは、回路基板３０ｄ及びベース２０ｄを備える。回路基板３０ｄは、凸部３５及び凹部３５ａを備えていない。ベース２０ｄは、回路基板３０ｄ全体に対応する溝２２を備える。

半導体モジュール１０ｅでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｅは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。

（第７実施形態）
図４７は、第７実施形態に係る半導体モジュールを模式的に示す断面図である。図４７に示される半導体モジュール１０ｆは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｆは、回路基板３０ｅ及びベース２０ｅを備える。回路基板３０ｅでは、凸部３５の延在方向に垂直な断面形状が三角形になっている。このため、ベース２０ｅでは、溝２２の延在方向に垂直な断面形状も三角形になっている。

半導体モジュール１０ｆでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｆは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。

（第８実施形態）
図４８は、第８実施形態に係る半導体モジュールを模式的に示す断面図である。図４８に示される半導体モジュール１０ｇは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｇは、回路基板３０ｆ及びベース２０ｆを備える。回路基板３０ｆでは、凸部３５の延在方向に垂直な断面形状が半円になっている。このため、ベース２０ｆでは、溝２２の延在方向に垂直な断面形状も半円になっている。

半導体モジュール１０ｇでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｇは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記各実施形態に限定されない。第１〜第８実施形態に係る半導体モジュールの各構成は、互いに組み合わされてもよい。ベースが凹部を有し、支持基板が凹部に対応する凸部を有してもよい。ベースが凸部を有し、支持基板が凸部に対応する凹部を有してもよい。ベースが凹部を有し、支持基板が凹部にそのまま嵌め合わされてもよい。回路基板をベースに嵌め合わせるための構造は、任意の形状を有する凹部、溝、凸部、レール等であってもよい。

また、第２〜第８実施形態に係る半導体モジュールについても、半導体モジュールの製造装置５００と同様の装置を用いて製造可能である。

１０，１０ａ、１０ｂ、１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ…半導体モジュール、２０，２０ａ、２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ…ベース、２２…溝（回路基板をベースに嵌め合わせるための構造）、３０，３０ａ、３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ…回路基板、３１，１３１…支持基板、３２，１３２…半導体素子、３３…絶縁基板、３６ａ，３６ｂ，３６ｃ，１３６ａ，１３６ｂ，１３６ｃ，１３６ｄ…電極パッド、４０…絶縁支持体、８０〜９１…端子、１３０…回路基板の第１の端部、２００…ねじ（固定部材）、２３０…回路基板の第２の端部、５００…半導体モジュールの製造装置、５１０…検査装置、５３０…嵌め合わせ装置、５５０…搬送ステージ、５５２…搬送ステージの溝、Ａ…軸線。

Claims (11)

1. 支持基板と前記支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板の電気特性を検査する検査工程と、
   前記検査工程において良品と判断された前記少なくとも１つの回路基板をベースに嵌め合わせる嵌め合わせ工程と、
   を含み、
   前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する、半導体モジュールの製造方法。
2. 前記少なくとも１つの回路基板が複数の回路基板を備え、
   前記複数の回路基板のそれぞれが、前記支持基板と前記半導体素子とを有する、請求項１に記載の半導体モジュールの製造方法。
3. 前記支持基板が、絶縁基板と、前記絶縁基板の主面に設けられた電極パッドとを備え、
   前記電極パッドが前記半導体素子に電気的に接続されている、請求項１又は２に記載の半導体モジュールの製造方法。
4. 前記半導体素子がワイドバンドギャップ半導体を含む、請求項１〜３のいずれか一項に記載の半導体モジュールの製造方法。
5. 前記ワイドバンドギャップ半導体がＳｉＣ又はＧａＮである、請求項４に記載の半導体モジュールの製造方法。
6. 前記検査工程の前に、前記少なくとも１つの回路基板を位置決めする位置決め工程を更に含む、請求項１〜５のいずれか一項に記載の半導体モジュールの製造方法。
7. 前記検査工程が、前記少なくとも１つの回路基板の温度を調整する温度調整工程を含む、請求項１〜６のいずれか一項に記載の半導体モジュールの製造方法。
8. 前記検査工程から前記嵌め合わせ工程まで、搬送ステージを用いて前記少なくとも１つの回路基板を搬送する、請求項１〜７のいずれか一項に記載の半導体モジュールの製造方法。
9. 前記搬送ステージが放熱材料を含む、請求項８に記載の半導体モジュールの製造方法。
10. 前記ベースが、前記構造として溝又は凸部を有しており、
    前記搬送ステージが、前記ベースの溝又は凸部に接続可能であり、前記少なくとも１つの回路基板を嵌め合わせ可能な溝又は凸部を有する、請求項８又は９に記載の半導体モジュールの製造方法。
11. 支持基板と前記支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板の電気特性を検査する検査装置と、
    前記検査装置によって良品と判断された前記少なくとも１つの回路基板をベースに嵌め合わせる嵌め合わせ装置と、
    を備え、
    前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する、半導体モジュールの製造装置。

Images