JP5924213B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP5924213B2 JP5924213B2 JP2012212677A JP2012212677A JP5924213B2 JP 5924213 B2 JP5924213 B2 JP 5924213B2 JP 2012212677 A JP2012212677 A JP 2012212677A JP 2012212677 A JP2012212677 A JP 2012212677A JP 5924213 B2 JP5924213 B2 JP 5924213B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- base
- support substrate
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 237
- 239000000758 substrate Substances 0.000 claims description 144
- 238000000034 method Methods 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 8
- 230000002950 deficient Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Description
<半導体モジュール>
図1は、第1実施形態に係る半導体モジュールを模式的に示す平面図である。図2は、図1のII−II線に沿った半導体モジュールの断面図である。図3は、図1のIII−III線に沿った半導体モジュールの断面図である。図1において蓋70は便宜上表示されていない。
図6〜図21を参照しながら、本実施形態に係る半導体モジュールの製造方法の一例として、図1〜3に示される半導体モジュール10の製造方法について説明する。半導体モジュール10は例えば以下のようにして製造される。
まず、図6〜図8に示されるように、回路基板30を準備する。回路基板30の凸部35は、例えば以下にようにして形成される。まず、絶縁基板33の主面とは反対側の面に設けられた金属層34上に金属膜を形成する。次に、フォトリソグラフィー法を用いて当該金属膜をエッチングすることによって凸部35を形成する。
次に、図9〜図13に示されるように、ベース20に絶縁支持体40を取り付ける。絶縁支持体40は、ベース20の溝22に端子80〜91が対向配置されるように取り付けられ得る。絶縁支持体40は、樹脂中に端子80〜91を圧入し、樹脂を成型することにより形成される。また、ベース20に絶縁支持体60を取り付けてもよい。ベース20の溝22及び段差部21は、フォトリソグラフィー法を用いてベースをエッチングすることによって形成され得る。
次に、図14〜図16に示されるように、回路基板30をベース20に嵌め合わせる。回路基板30の凸部35が、ベース20の溝22に嵌め合わされ得る。例えば、凸部35が溝22に嵌め合わされた状態で、回路基板30をベース20の溝22に沿ってベース20の端部120から中央部220に向かってスライドさせることによって、端子80〜91とベース20との間に、回路基板30の第1の端部130を挿入する。これにより、半導体素子32の電極パッド36a,36b,36cが端子80〜91と接触して電気的に接続され得る。段差部21を形成する溝に沿って回路基板30をスライドさせてもよい。
次に、図17〜図20に示されるように、ベース20に絶縁支持体50a,50bを取り付ける。絶縁支持体50a,50bは、樹脂中に端子92〜102を圧入し、樹脂を成型することにより形成される。これにより、回路基板30の端部230がベース20に固定され得る。また、半導体素子32の電極パッド36a,36b,36cが端子92〜102と接触して電気的に接続され得る。
次に、図21に示されるように、蓋70を絶縁支持体40,50a,50b,60に貼り付ける。蓋70によって、ベース20及び絶縁支持体40,50a,50b,60によって囲まれた空間が封止される。
図22は、第2実施形態に係る半導体モジュールを模式的に示す平面図である。図23は、図22のXXIII−XXIII線に沿った半導体モジュールの断面図である。図24は、図22のXXIV−XXIV線に沿った半導体モジュールの断面図である。図22において蓋70は便宜上表示されていない。
図27は、第3実施形態に係る半導体モジュールを模式的に示す断面図である。図27に示される半導体モジュール10cは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10cは、回路基板30b及びベース20bを備える。
図30は、第4実施形態に係る半導体モジュールを模式的に示す断面図である。図30に示される半導体モジュール10dは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10dは、回路基板30c及びベース20cを備える。回路基板30cは、金属層34に形成された凹部35aを備える。ベース20cは、凹部35aに対応する凸部22aを備える。
図31は、第5実施形態に係る半導体モジュールを模式的に示す断面図である。図31に示される半導体モジュール10eは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10eは、回路基板30d及びベース20dを備える。回路基板30dは、凸部35及び凹部35aを備えていない。ベース20dは、支持基板31全体に対応する溝22を備える。
図32は、第6実施形態に係る半導体モジュールを模式的に示す断面図である。図32に示される半導体モジュール10fは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10fは、回路基板30e及びベース20eを備える。回路基板30eでは、凸部35の延在方向に垂直な断面形状が三角形になっている。このため、ベース20eでは、溝22の延在方向に垂直な断面形状も三角形になっている。
図33は、第7実施形態に係る半導体モジュールを模式的に示す断面図である。図33に示される半導体モジュール10gは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10gは、回路基板30f及びベース20fを備える。回路基板30fでは、凸部35の延在方向に垂直な断面形状が半円になっている。このため、ベース20fでは、溝22の延在方向に垂直な断面形状も半円になっている。
図34は、第8実施形態に係る半導体モジュールを模式的に示す断面図である。図34に示される半導体モジュール10hは、凸部により形成された段差部21を有するベース20hを備えること以外は半導体モジュール10と同じ構成を備える。
図35は、第9実施形態に係る半導体モジュールを模式的に示す断面図である。図35に示される半導体モジュール10iは、多段により形成された段差部21を有するベース20iを備えること以外は半導体モジュール10と同じ構成を備える。
図36は、第10実施形態に係る半導体モジュールを模式的に示す断面図である。図36に示される半導体モジュール10jは、段差部21の高さが異なるベース20jを備えること以外は半導体モジュール10と同じ構成を備える。ベース20jでは、段差部21の高さが支持基板31の厚み以上である。半導体モジュール10jでは、隣接する回路基板30における支持基板31が、支持基板31の厚み方向から見て互いに重なり合っていない。
図37は、第11実施形態に係る半導体モジュールを模式的に示す断面図である。図37に示される半導体モジュール10kは、段差部21の高さが異なり、段差部21に庇部21aが形成されたベース20kを備えること以外は半導体モジュール10と同じ構成を備える。ベース20kでは、段差部21の高さが支持基板31の厚み以上である。回路基板30の端部は庇部21a上に配置されている。隣接する回路基板30における支持基板31は、支持基板31の厚み方向から見て互いに重なり合っている。
図38は、第12実施形態に係る半導体モジュールを模式的に示す断面図である。図38に示される半導体モジュール10lは、段差部21の高さが異なり、段差部21に庇部21aが形成されたベース20lを備えること以外は半導体モジュール10hと同じ構成を備える。ベース20lでは、段差部21の高さが支持基板31の厚み以上である。回路基板30の端部は庇部21a上に配置されている。隣接する回路基板30における支持基板31は、支持基板31の厚み方向から見て互いに重なり合っている。
図39は、第13実施形態に係る半導体モジュールを模式的に示す断面図である。図39に示される半導体モジュール10mは、段差部21を有していないベース20mを備え、隣接する回路基板30における絶縁基板33の厚みが互いに異なっていること以外は半導体モジュール10と同じ構成を備える。この場合、絶縁基板33の厚みを調整することにより、支持基板31の厚み方向における支持基板31の主面31aの位置が容易に調整され得る。
図40は、第14実施形態に係る半導体モジュールを模式的に示す断面図である。図40に示される半導体モジュール10nは、絶縁基板33の端部33eが、支持基板31の厚み方向から見て電極パッド36aから外側に向かって突出していないこと以外は半導体モジュール10と同じ構成を備える。
Claims (8)
- ベースと、
複数の回路基板と、
を備える半導体モジュールであって、
前記複数の回路基板のそれぞれが、支持基板と、前記支持基板の主面上に設けられると共に前記支持基板の前記主面に電気的に接続された半導体素子とを有し、
前記ベース及び/又は前記支持基板が、前記支持基板を前記ベースに嵌め合わせるための構造を有し、
隣接する前記支持基板の前記主面が、前記支持基板の厚み方向において互いに異なる位置に配置されている、半導体モジュール。 - 前記ベースが、前記構造として凹部又は凸部を有する、請求項1に記載の半導体モジュール。
- 前記ベースが、隣接する前記複数の回路基板の間に設けられた段差部を有する、請求項1又は2に記載の半導体モジュール。
- 隣接する前記複数の回路基板における前記支持基板が、前記支持基板の厚み方向から見て少なくとも部分的に互いに重なり合っている、請求項1〜3のいずれか一項に記載の半導体モジュール。
- 前記支持基板が、絶縁基板と、前記絶縁基板の主面上に設けられた電極パッドと、を有し、
前記絶縁基板の端部が、前記支持基板の厚み方向から見て前記電極パッドから外側に向かって突出している、請求項1〜4のいずれか一項に記載の半導体モジュール。 - 前記支持基板が、絶縁基板と、前記絶縁基板の主面上に設けられた電極パッドと、を有し、
隣接する前記複数の回路基板における前記絶縁基板の厚みが、互いに異なっている、請求項1〜5のいずれか一項に記載の半導体モジュール。 - 前記半導体素子がワイドバンドギャップ半導体を含む、請求項1〜6のいずれか一項に記載の半導体モジュール。
- 前記ワイドバンドギャップ半導体がSiC又はGaNである、請求項7に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212677A JP5924213B2 (ja) | 2012-09-26 | 2012-09-26 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212677A JP5924213B2 (ja) | 2012-09-26 | 2012-09-26 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014067900A JP2014067900A (ja) | 2014-04-17 |
JP5924213B2 true JP5924213B2 (ja) | 2016-05-25 |
Family
ID=50743996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212677A Active JP5924213B2 (ja) | 2012-09-26 | 2012-09-26 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5924213B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5110364A (ja) * | 1974-07-16 | 1976-01-27 | Nippon Telegraph & Telephone | Konseishusekikairono jitsusokozo |
JP2009188327A (ja) * | 2008-02-08 | 2009-08-20 | Toyota Motor Corp | パワーモジュールとその製造方法 |
JP2011228508A (ja) * | 2010-04-21 | 2011-11-10 | Toyota Motor Corp | パワーモジュール |
-
2012
- 2012-09-26 JP JP2012212677A patent/JP5924213B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014067900A (ja) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11011443B2 (en) | Power semiconductor device including a spacer | |
WO2014061211A1 (ja) | 半導体装置 | |
JP5716637B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
US9196577B2 (en) | Semiconductor packaging arrangement | |
WO2014103133A1 (ja) | 半導体装置 | |
JP2009533871A (ja) | 高電力密度装置用、特にigbtおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ | |
JP7352753B2 (ja) | 半導体モジュール | |
US20120241934A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
WO2020241238A1 (ja) | 半導体装置 | |
JP7352763B1 (ja) | 半導体モジュール | |
JP7382534B1 (ja) | 半導体モジュール | |
US9666557B2 (en) | Small footprint semiconductor package | |
US20170194296A1 (en) | Semiconductor module | |
US7229855B2 (en) | Process for assembling a double-sided circuit component | |
WO2020208739A1 (ja) | 半導体装置 | |
CN107611111B (zh) | 半导体模块、电力转换装置 | |
JP7427927B2 (ja) | 半導体装置 | |
US20130256920A1 (en) | Semiconductor device | |
US20070290303A1 (en) | Dual leadframe semiconductor device package | |
JP5924213B2 (ja) | 半導体モジュール | |
US20110163432A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2020241239A1 (ja) | 半導体装置 | |
JP7392308B2 (ja) | 半導体装置 | |
JP2012253118A (ja) | 半導体装置 | |
US20220102299A1 (en) | Package with pad having open notch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5924213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |