JP6065089B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP6065089B2 JP6065089B2 JP2015217637A JP2015217637A JP6065089B2 JP 6065089 B2 JP6065089 B2 JP 6065089B2 JP 2015217637 A JP2015217637 A JP 2015217637A JP 2015217637 A JP2015217637 A JP 2015217637A JP 6065089 B2 JP6065089 B2 JP 6065089B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor module
- base
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 308
- 239000000758 substrate Substances 0.000 claims description 61
- 238000004519 manufacturing process Methods 0.000 description 66
- 238000000034 method Methods 0.000 description 54
- 230000002950 deficient Effects 0.000 description 37
- 238000007689 inspection Methods 0.000 description 35
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 239000000523 sample Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
<半導体モジュール>
図1は、第1実施形態に係る半導体モジュールを模式的に示す平面図である。図2は、図1のII−II線に沿った半導体モジュールの断面図である。図3は、図1のIII−III線に沿った半導体モジュールの断面図である。図1において蓋70は便宜上表示されていない。
図6〜図21を参照しながら、本実施形態に係る半導体モジュールの製造方法の一例として、図1〜3に示される半導体モジュール10の製造方法について説明する。半導体モジュール10は例えば以下のようにして製造される。
まず、図6〜図8に示されるように、回路基板30を準備する。回路基板30の凸部35は、例えば以下にようにして形成される。まず、絶縁基板33の主面とは反対側の面に設けられた金属層34上に金属膜を形成する。次に、フォトリソグラフィー法を用いて当該金属膜をエッチングすることによって凸部35を形成する。
次に、図9〜図13に示されるように、ベース20に絶縁支持体40を取り付ける。絶縁支持体40は、ベース20の溝22に端子80〜91が対向配置されるように取り付けられ得る。絶縁支持体40は、樹脂中に端子80〜91を圧入し、樹脂を成型することにより形成される。また、ベース20に絶縁支持体60を取り付けてもよい。ベース20の溝22は、フォトリソグラフィー法を用いてベースをエッチングすることによって形成され得る。
次に、図14〜図16に示されるように、回路基板30をベース20に嵌め合わせる。回路基板30の凸部35が、ベース20の溝22に嵌め合わされ得る。例えば、凸部35が溝22に嵌め合わされた状態で、回路基板30をベース20の溝22に沿ってベース20の端部120から中央部220に向かってスライドさせることによって、端子80〜91とベース20との間に、回路基板30の第1の端部130を挿入する。これにより、半導体素子32の電極パッド36a,36b,36cが端子80〜91と接触して電気的に接続され得る。
次に、図17〜図20に示されるように、ベース20に絶縁支持体50a,50bを取り付ける。絶縁支持体50a,50bは、樹脂中に端子92〜102を圧入し、樹脂を成型することにより形成される。これにより、回路基板30の端部230がベース20に固定され得る。また、半導体素子32の電極パッド36a,36b,36cが端子92〜102と接触して電気的に接続され得る。
次に、図21に示されるように、蓋70を絶縁支持体40,50a,50b,60に貼り付ける。蓋70によって、ベース20及び絶縁支持体40,50a,50b,60によって囲まれた空間が封止される。
まず、図6〜図8及び図29に示されるように、回路基板30を準備する(工程S1)。
次に、図29に示されるように、必要に応じて回路基板30を位置決めする(工程S2)。例えば、図22に示されるように、搬送ステージ550上に設けられた壁570と壁572の間に回路基板30を挟むことによって回路基板30を位置決めする。
次に、図29に示されるように、回路基板30の電気特性を検査する(工程S3)。例えば、図23に示されるように、検査装置510を用いて回路基板30の電気特性を検査する。
検査工程では、図29に示されるように、必要に応じて回路基板30の温度を調整する(工程S3a)。例えば、図23に示されるように、温度調整機構590を用いて搬送ステージ550を介して回路基板30の温度を調整する。
次に、図29に示されるように、必要に応じて不良品の回路基板30を除去する(工程S4)。例えば、図22に示されるように、不良品除去装置600を用いて、検査工程S3において不良品と判断された回路基板30を除去する。
次に、図29に示されるように、検査工程S3において良品と判断された回路基板30をベース20に嵌め合わせる(工程S5)。例えば、図22に示されるように、嵌め合わせ装置530を用いて回路基板30をベース20に嵌め合わせる。ベース20には、図9〜図13に示されるように、絶縁支持体40が取り付けられてもよい。
次に、図17〜図21に示されるように、必要に応じて、ベース20に絶縁支持体50a,50bを取り付け、蓋70を絶縁支持体40,50a,50b,60に貼り付けてもよい。
図30は、第2実施形態に係る半導体モジュールを模式的に示す平面図である。図31は、図30のXXXI−XXXI線に沿った半導体モジュールの断面図である。図32は、図30のXXXII−XXXI線に沿った半導体モジュールの断面図である。図30において蓋70は便宜上表示されていない。
図37は、第3実施形態に係る半導体モジュールを模式的に示す平面図である。図38は、図37のXXXVIII−XXXVIII線に沿った半導体モジュールの断面図である。図39は、図37のXXXIX−XXXIX線に沿った半導体モジュールの断面図である。図37において蓋70は便宜上表示されていない。
図42は、第4実施形態に係る半導体モジュールを模式的に示す断面図である。図42に示される半導体モジュール10cは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10cは、回路基板30b及びベース20bを備える。
図45は、第5実施形態に係る半導体モジュールを模式的に示す断面図である。図45に示される半導体モジュール10dは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10dは、回路基板30c及びベース20cを備える。回路基板30cは、金属層34に形成された凹部35aを備える。ベース20cは、凹部35aに対応する凸部22aを備える。
図46は、第6実施形態に係る半導体モジュールを模式的に示す断面図である。図46に示される半導体モジュール10eは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10eは、回路基板30d及びベース20dを備える。回路基板30dは、凸部35及び凹部35aを備えていない。ベース20dは、回路基板30d全体に対応する溝22を備える。
図47は、第7実施形態に係る半導体モジュールを模式的に示す断面図である。図47に示される半導体モジュール10fは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10fは、回路基板30e及びベース20eを備える。回路基板30eでは、凸部35の延在方向に垂直な断面形状が三角形になっている。このため、ベース20eでは、溝22の延在方向に垂直な断面形状も三角形になっている。
図48は、第8実施形態に係る半導体モジュールを模式的に示す断面図である。図48に示される半導体モジュール10gは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール10と同じ構成を備える。半導体モジュール10gは、回路基板30f及びベース20fを備える。回路基板30fでは、凸部35の延在方向に垂直な断面形状が半円になっている。このため、ベース20fでは、溝22の延在方向に垂直な断面形状も半円になっている。
Claims (3)
- ベースと、
少なくとも1つの回路基板と、
前記ベースに取り付けられる絶縁支持体と、
を備え、
前記少なくとも1つの回路基板が、支持基板と前記支持基板によって支持されSiC又はGaNを含む半導体素子とを有し、
前記ベース及び/又は前記支持基板が、前記少なくとも1つの回路基板を前記ベースに嵌め合わせるための構造を有し、
前記絶縁支持体が、前記少なくとも1つの回路基板の端部を把持する把持部を有し、
前記ベースが、前記構造として溝又は凸部を有しており、
前記溝又は凸部が、前記ベースの端部から中央部に向かって設けられており、
前記少なくとも1つの回路基板が、前記溝又は凸部に沿ってスライド可能に前記ベースに取り付けられている、半導体モジュール。 - 前記少なくとも1つの回路基板が複数の回路基板からなり、
前記複数の回路基板のそれぞれが、前記支持基板と前記半導体素子とを有する、請求項1に記載の半導体モジュール。 - 前記支持基板が、絶縁基板と、前記絶縁基板の主面に設けられた電極パッドとを備え、
前記電極パッドが前記半導体素子に電気的に接続されている、請求項1又は2に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015217637A JP6065089B2 (ja) | 2015-11-05 | 2015-11-05 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015217637A JP6065089B2 (ja) | 2015-11-05 | 2015-11-05 | 半導体モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012037185A Division JP5880127B2 (ja) | 2012-02-23 | 2012-02-23 | 半導体モジュールの製造方法及び半導体モジュールの製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016036048A JP2016036048A (ja) | 2016-03-17 |
JP6065089B2 true JP6065089B2 (ja) | 2017-01-25 |
Family
ID=55523703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015217637A Active JP6065089B2 (ja) | 2015-11-05 | 2015-11-05 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6065089B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442843A (en) * | 1987-08-10 | 1989-02-15 | Fuji Electric Co Ltd | Semiconductor device |
JPH02135761A (ja) * | 1988-11-16 | 1990-05-24 | Mitsubishi Electric Corp | 半導体装置 |
JPH11214612A (ja) * | 1998-01-26 | 1999-08-06 | Hitachi Ltd | パワー半導体モジュール |
JP3919398B2 (ja) * | 1999-10-27 | 2007-05-23 | 三菱電機株式会社 | 半導体モジュール |
JP3972550B2 (ja) * | 2000-01-21 | 2007-09-05 | 三菱電機株式会社 | 電力用半導体装置 |
-
2015
- 2015-11-05 JP JP2015217637A patent/JP6065089B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016036048A (ja) | 2016-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5851878B2 (ja) | 半導体モジュールの製造方法 | |
JP5716637B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
US20170221853A1 (en) | Electrode terminal, semiconductor device, and power conversion apparatus | |
US20120241934A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
JP7352753B2 (ja) | 半導体モジュール | |
KR101354894B1 (ko) | 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈 | |
JP2004138405A (ja) | 半導体装置測定用プローブ | |
JP2013211407A (ja) | 半導体モジュール | |
JP2013053898A (ja) | 半導体試験治具及びその製造方法 | |
US11955414B2 (en) | Semiconductor module | |
US20230402421A1 (en) | Semiconductor module | |
CN117043941A (zh) | 具有多个顶侧连接的双侧芯片堆叠组合件 | |
JP5880127B2 (ja) | 半導体モジュールの製造方法及び半導体モジュールの製造装置 | |
JP6065089B2 (ja) | 半導体モジュール | |
US20170133301A1 (en) | Recessed lead leadframe packages | |
US20230245956A1 (en) | Semiconductor module | |
JPH11111650A (ja) | 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具 | |
JP5538697B2 (ja) | 半導体装置のテスト方法 | |
JP4994148B2 (ja) | 半導体装置の製造方法 | |
JP2005277434A (ja) | 半導体装置 | |
WO2006038257A1 (ja) | 半導体装置の製造方法 | |
WO2021182016A1 (ja) | 半導体装置 | |
JP5924213B2 (ja) | 半導体モジュール | |
JP2022152312A (ja) | 半導体装置 | |
JP4409528B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6065089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |