JP2001015646A - Ｉｃパッケージの基板 - Google Patents

Ｉｃパッケージの基板

Info

Publication number
JP2001015646A
JP2001015646A JP11186064A JP18606499A JP2001015646A JP 2001015646 A JP2001015646 A JP 2001015646A JP 11186064 A JP11186064 A JP 11186064A JP 18606499 A JP18606499 A JP 18606499A JP 2001015646 A JP2001015646 A JP 2001015646A
Authority
JP
Japan
Prior art keywords
substrate
holding frame
package
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11186064A
Other languages
English (en)
Inventor
Shuichi Sawamoto
修一 澤本
Toshimitsu Maki
俊光 巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP11186064A priority Critical patent/JP2001015646A/ja
Publication of JP2001015646A publication Critical patent/JP2001015646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来のチップサイズパッケージ（ＣＳＰ），
ボールグリッドアレイ（ＢＧＡ）などのＩＣパッケージ
では、厚みが０．２ｍｍを下回るような基板は組立中の
反りが大きくなり、ライン中での搬送などに支障が有っ
た。 【解決手段】 ＩＣパッケージの基板１の周囲に、ＩＣ
チップ搭載位置２を囲むように保持枠３を基板１と同材
料で形成してなる。基板１としては、ガラスエポキシ、
紙エポキシ、ＢＴ（ビスマレイドトリアジンモノマー）
レジン、ポリイミドフィルム等を使用でき、厚みを０．
２ｍｍ以下にできる。保持枠３は樹脂封止工程でスペー
サとして使うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄型化可能で、か
つ反りが抑制されるＩＣパッケージの基板に関する。
【０００２】
【従来の技術】近年、ＩＣパッケージ全体の小型化に伴
い、外部端子をパッケージの底面に配列し、パッケージ
を限りなくＩＣチップのサイズに近づけるチップサイズ
パッケージ（ＣＳＰ），ボールグリッドアレイ（ＢＧ
Ａ）が検討されている。ＢＧＡは端子間ピッチが0.8mm
以上のもので、ＣＳＰは0.8mmより小さいものである。
図６には、ＩＣチップ搭載位置５１が示された基板５０
の平面図（Ａ）と、ＩＣチップ搭載位置５１にＩＣチッ
プ５２が搭載された状態での断面図（Ｂ）を示す。ＩＣ
チップ５２は樹脂５３で封止されている。
【０００３】
【発明が解決しようとする課題】ところで、従来のチッ
プサイズパッケージ（ＣＳＰ），ボールグリッドアレイ
（ＢＧＡ）などのパッケージでは、ガラスエポキシ、紙
エポキシ、ＢＴ（ビスマレイドトリアジンモノマー）レ
ジン、ポリイミドフィルム等様々な基板を利用するが、
基板厚みが０．２ｍｍを下回るような場合には組立中の
反りが大きくなり、ライン中での搬送などに支障が有っ
た。
【０００４】本発明は、上記実情に鑑みてなされたもの
であり、薄型化が図られても、厚みの反りを抑制し、搬
送などに支障をきたさないＩＣパッケージの基板の提供
を目的とする。
【０００５】
【課題を解決するための手段】本発明に係るＩＣパッケ
ージの基板は、ＩＣチップを所定の位置に搭載するため
のＩＣパッケージの基板において、上記ＩＣチップの搭
載位置の周囲に保持枠を形成してなる。このため、上記
基板は薄型化されても保持枠により反りが抑えられる
【０００６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１〜図５を参照しながら説明する。
【０００７】先ず、図１には、ＩＣパッケージの基板１
の周囲に、ＩＣチップ搭載位置２を囲むように保持枠３
を形成した具体例を示す。図１の（ａ）はＩＣパッケー
ジの基板１の平面図であり、図１の（ｂ）はＩＣチップ
搭載位置２にＩＣチップ４を搭載し、樹脂７で封止した
状態における図１の（ａ）のＡＡ’での断面図である。
【０００８】基板１としては、ガラスエポキシ、紙エポ
キシ、ＢＴ（ビスマレイドトリアジンモノマー）レジ
ン、ポリイミドフィルム等を使用でき、厚みを０．２ｍ
ｍ以下にできる。保持枠３は、図２に示すように、基板
１に同種の材料によって形成する。
【０００９】このため、基板１の反りを小さくでき、Ｉ
Ｃ単体の反りも抑えられるため、外形寸法のバラツキを
小さくできる。また、基板実装時の信頼性も向上する。
【００１０】また、この保持枠３は樹脂７の封止工程
（ポッティング、真空印刷等）において、樹脂７を所望
の領域にのみ確実に充填するためのスペーサとして使用
できる。図３及び図４において、保持枠３の上に、保持
枠３の内側、すなわち樹脂７を塗布する所望の領域と同
じ大きさの開口を設けたマスク９を被せ、スキージ９を
矢印Ｒの方向に移動して、開口部に樹脂７を充填する。
このとき、基板１には保持枠３が同種の材料を重ねて付
加されているので、樹脂７を確実に密閉した状態で充填
でき、樹脂もれを防ぐことができる。また、マスク９自
体にスペーサを形成する必要がない。
【００１１】また、保持枠３は基板１と同材料であるの
で、パッケージダイシング工程において同時に切削でき
る。つまり、図５に示すように、破線で示すダイシング
位置を切削するときに、保持枠３も一緒に切削すること
ができる。
【００１２】
【発明の効果】本発明によれば、薄型化を図りながら
も、組み立て中の反りを抑制し、搬送などに支障をきた
さないＩＣパッケージの基板を提供できる。また、基板
反りが小さいのでＩＣ単体の反りも抑えられる。また、
外形寸法のバラツキも小さくできる。また、基板実装時
の信頼性も向上する。また、樹脂の封止工程において樹
脂もれを防ぐためのスペーサとして使うことができる。
【図面の簡単な説明】
【図１】本発明の第１の具体例の平面図及び断面図であ
る。
【図２】保持枠と基板との外観を示す図である。
【図３】保持枠をスペーサとして用いる樹脂封止工程を
示す図である。
【図４】上記図３に示した樹脂封止工程を示す断面図で
ある。
【図５】ダイシング工程を示す図である。
【図６】従来のＩＣパッケージの基板の平面図及び断面
図である。
【符号の説明】
１ 基板 ２ ＩＣチップ搭載位置 ３ 保持枠 ４ ＩＣチップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップを所定の位置に搭載するため
    のＩＣパッケージの基板において、 上記ＩＣチップの搭載位置の周囲に保持枠を形成してな
    ることを特徴とするＩＣパッケージの基板。
  2. 【請求項２】 上記保持枠を上記基板と同材料で形成し
    てなることを特徴とする請求項１記載のＩＣパッケージ
    の基板。
  3. 【請求項３】 上記保持枠を樹脂封止工程のスペーサと
    して用いることを特徴とする請求項１記載のＩＣパッケ
    ージの基板。
JP11186064A 1999-06-30 1999-06-30 Ｉｃパッケージの基板 Pending JP2001015646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11186064A JP2001015646A (ja) 1999-06-30 1999-06-30 Ｉｃパッケージの基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11186064A JP2001015646A (ja) 1999-06-30 1999-06-30 Ｉｃパッケージの基板

Publications (1)

Publication Number Publication Date
JP2001015646A true JP2001015646A (ja) 2001-01-19

Family

ID=16181769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11186064A Pending JP2001015646A (ja) 1999-06-30 1999-06-30 Ｉｃパッケージの基板

Country Status (1)

Country Link
JP (1) JP2001015646A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007320222A (ja) * 2006-06-02 2007-12-13 Apic Yamada Corp 樹脂モールド装置
US10847473B2 (en) 2017-10-24 2020-11-24 Samsung Electronics Co., Ltd. Printed circuit boards with anti-warping molding portions and related semiconductor packages and methods of fabricating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007320222A (ja) * 2006-06-02 2007-12-13 Apic Yamada Corp 樹脂モールド装置
US10847473B2 (en) 2017-10-24 2020-11-24 Samsung Electronics Co., Ltd. Printed circuit boards with anti-warping molding portions and related semiconductor packages and methods of fabricating

Similar Documents

Publication Publication Date Title
US6982488B2 (en) Semiconductor package and method for fabricating the same
US7566962B2 (en) Semiconductor package structure and method for manufacturing the same
US6514795B1 (en) Packaged stacked semiconductor die and method of preparing same
US20020105067A1 (en) Semiconductor chip package
JP2001015638A (ja) Ｉｃパッケージの基板
US20020074690A1 (en) Method of encapsulating a substrate-based package assembly without causing mold flash
JP2001015646A (ja) Ｉｃパッケージの基板
US20040113286A1 (en) Image sensor package without a frame layer
JP2017183448A (ja) 半導体装置の製造方法
US20040212067A1 (en) Multi-chips stacked package
KR20010061886A (ko) 적층 칩 패키지
JP2897479B2 (ja) リードフレーム
JPH06268088A (ja) 半導体装置
JP3303825B2 (ja) 半導体装置の製造方法
JPH1167850A (ja) テープキャリアパッケージの製造方法
US20230386954A1 (en) Wafer level chip scale package with sidewall protection
US7183631B2 (en) Package structure module of bump posited type lead frame
KR100421777B1 (ko) 반도체패키지
JPH11354664A (ja) 半導体装置
KR100369387B1 (ko) 반도체패키지 및 그 제조방법
KR200212345Y1 (ko) 반도체패키지의 가요성회로기판 구조_
KR100520602B1 (ko) 반도체칩의 스택킹 구조
KR100365053B1 (ko) 반도체패키지 및 그 제조 방법
JPH05175278A (ja) 半導体装置
JPH04154153A (ja) 半導体装置