JP3514649B2 - フリップチップ接続構造および接続方法 - Google Patents
フリップチップ接続構造および接続方法Info
- Publication number
- JP3514649B2 JP3514649B2 JP01842899A JP1842899A JP3514649B2 JP 3514649 B2 JP3514649 B2 JP 3514649B2 JP 01842899 A JP01842899 A JP 01842899A JP 1842899 A JP1842899 A JP 1842899A JP 3514649 B2 JP3514649 B2 JP 3514649B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- flip
- chip connection
- adhesive
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 164
- 239000000853 adhesive Substances 0.000 claims description 135
- 230000001070 adhesive effect Effects 0.000 claims description 134
- 239000010410 layer Substances 0.000 claims description 40
- 239000012790 adhesive layer Substances 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000000843 powder Substances 0.000 claims description 6
- 239000004005 microsphere Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 26
- 239000011347 resin Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 239000011888 foil Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000007788 liquid Substances 0.000 description 11
- 239000011230 binding agent Substances 0.000 description 10
- 229920001187 thermosetting polymer Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 6
- 229910015363 Au—Sn Inorganic materials 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229920005992 thermoplastic resin Polymers 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000005868 electrolysis reaction Methods 0.000 description 3
- 239000008187 granular material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
続構造および接続方法に関するものであり、特に、半導
体装置等の電子部品を回路基板上の配線パターンに実装
するフリップチップ接続構造および接続方法に関するも
のである。
用いた半導体装置を回路基板上に直接実装するフリップ
チップ接続構造および接続方法を示す断面図である。
機構を有するボンディングツール70を用いて、側面が
平滑な半導体装置10の裏面を真空吸着して固定し、半
導体装置10の電極12と、回路基板20の電極21と
の位置合わせを行なう。このとき、回路基板20の実装
領域には、導電粒子32を含む樹脂31からなる異方性
導電接着剤30を予め塗布しておく。
置10を吸着させたボンディングツール70を降下し、
半導体装置10に形成された突起電極12と、対応する
回路基板20の電極21との間に異方性導電接着剤30
中の導電粒子32を介在させることにより、電気的な接
続を行なう。同時に、ボンディングツール70を加熱し
て異方性導電接着剤30を硬化し、機械的な接続と封止
とを行なう。このとき、異方性導電接着剤30は、実装
領域の周辺部に押し拡げられて半導体装置10の側面に
濡れ拡がり、フィレット33を形成し、機械的強度を強
固にする。
フリップチップ接続構造および接続方法では、異方性導
電接着剤30が、実装領域の周辺部に押し拡げられて半
導体装置の側面に濡れ拡がり、フィレットを形成する
が、側面の平滑な半導体装置10では、接続工程におい
て、異方性導電接着剤30が半導体装置10の側面を這
い上がりやすい。
00μmの薄型の半導体装置10の場合にも、半導体装
置10の側面で、フィレット33の上端が止まらないこ
とが多い。
に、該接着剤30を押し拡げながら半導体装置10の電
極12と基板20の電極21とを当接する作業において
は、該接着剤30の流れ方向を制御することは非常に困
難であり、半導体装置10全周にわたって該接着剤30
が均一に流出するように半導体装置10を押圧すること
は極めて難しく、偏って多量の接着剤30が流出するこ
とが多い。
に、異方性導電接着剤30が半導体装置10の側面を這
い上がり、半導体装置10を裏面から加熱加圧するボン
ディングツール70に付着して、硬化することがあっ
た。
したり、ツールヘッドが接着剤30によって汚染され
て、平坦度が悪化する等の問題を生じていた。
は、半導体装置能動面や裏面のチッピング防止のため、
ベベルカット法とステップカット法とを採り入れたダイ
シング方法を提案している。この方法では、半導体装置
の側面が、半導体装置能動面に対して垂直な面だけでな
く、多段形状をも有する半導体装置を得ることができ
る。しかしながら、該手法では、段差が僅かしかない。
そのため、これらの半導体装置を用いて異方性導電接着
剤でフリップチップ接続を行なった場合、接続工程にお
いて異方性導電接着剤は、実装領域の周辺部に押し拡げ
られて半導体装置の側面に濡れ拡がり、フィレットを形
成する。この際、フィレットの高さ方向の濡れ拡がりを
抑制する安定した効果は発揮できない。特に、液状の異
方性導電接着剤等では、微量塗布の再現性が低く、ディ
スペンス時の気泡の巻込みは回避できない。そのため、
適量よりも多めに塗布して異方性導電接着剤の不足を防
止する。このとき、僅かな段差では、過剰な異方性導電
接着剤を溜める容量が不足する。そのため、上述の問題
点を解決することはできない。
の異方性導電フィルムを用いたフリップチップ実装にお
いては、本硬化の前にボンディングツールと半導体装置
との間に、接着剤が付着し難いテトラフルオロエチレン
フィルム等を供給して介在させ、接着剤の本硬化後、介
在フィルムを除去し、ボンディングツールへの接着剤付
着を防止するフリップチップ接続方法がよく知られてい
る。しかしながら、液状の異方性導電接着剤の場合、介
在フィルムに付着する接着剤が増加するために、容易に
剥がすことができず、さらに、薄型のICを接続する場
合、介在フィルムを剥がす際に半導体装置を破損するた
め、生産歩留まりを著しく低下させる等の問題が生じて
いた。
リップチップ接続構造は、半導体装置を、導電性部材を
介して回路基板上の配線部分と電気的に接続し、接着剤
を用いて回路基板に固着する、フリップチップ接続構造
であって、半導体装置の側面に、厚さ方向に沿って多段
形状を設けたことを特徴とする。
構造は、請求項1の発明の構成において、多段形状は、
接着剤が塗布される半導体装置の能動面の周縁に沿って
形成された窪み部を有することを特徴とする。
構造は、請求項1の発明の構成において、多段形状は、
接着剤が付着される半導体装置の裏面の周縁に沿って形
成された窪み部を有することを特徴とする。
構造は、請求項1の発明の構成において、多段形状は、
半導体装置主面方向の段付き幅が30μm以上であるこ
とを特徴とする。
構造は、半導体装置を、導電性部材を介して回路基板上
の配線部分と電気的に接続し、接着剤を用いて回路基板
に固着する、フリップチップ接続構造であって、半導体
装置の裏面に、半導体装置の裏面よりも大きな寸法を有
する接続部材が接続されたことを特徴とする。
構造は、半導体装置を、導電性部材を介して回路基板上
の配線部分と電気的に接続し、接着剤を用いて回路基板
に固着する、フリップチップ接続構造であって、半導体
装置の裏面に、半導体装置の裏面よりも小さな寸法を有
する接続部材が接続されたことを特徴とする。
構造は、請求項5または請求項6の発明の構成におい
て、半導体装置と接続部材との段付き幅が、30μm以
上であることを特徴とする。
方法は、半導体装置を接着剤を用いて回路基板にフリッ
プチップ接続を行なう方法であって、ボンディングツー
ルヘッドと半導体装置との間に、留置部材を配設するス
テップと、留置部材を介して接着剤の加熱硬化を行なう
ステップとを備え、接着剤の硬化後も留置部材を留置す
ることを特徴とする。
方法は、半導体装置を接着剤を用いて回路基板にフリッ
プチップ接続を行なう方法であって、ボンディングツー
ルヘッドと半導体装置との間に、多層構造からなる部材
を配設するステップと、多層構造からなる部材を介して
接着剤の加熱硬化を行なうステップと、接着剤の硬化後
に部材の少なくとも一部を除去するステップとを備える
ことを特徴とする。
続方法は、請求項9の発明の構成において、ボンディン
グツールヘッドと半導体装置との間に多層構造からなる
部材を配置する前に、半導体装置を回路基板に仮留めす
るステップをさらに備えることを特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材の少なくとも1層の機械的強度が、接着剤の
硬化物および半導体装置の機械的強度よりも弱いことを
特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材の少なくとも1層が、脱着可能な粘着材層で
あることを特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材の、隣接する少なくとも2層間の層間接続強
度が、接着剤の硬化物および半導体装置の機械的強度よ
りも弱いことを特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の半導体装置に
接する層と、半導体装置の裏面との間で剥離することに
より、部材の少なくとも一部を除去することを特徴とす
る。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の半導体装置に
接する層を破壊することにより、部材の少なくとも一部
を除去することを特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の隣接する少な
くとも2層間で剥離することにより、部材の少なくとも
一部を除去することを特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材を除去するステップは、部材の少なくとも1
層を破壊することにより、部材の少なくとも一部を除去
することを特徴とする。
続方法は、請求項9の発明の構成において、多層構造か
らなる部材の半導体装置に接する面に、粉体、微小球
体、または粒状体を配設したことを特徴とする。
の実施の形態1に係る異方性導電接着剤を用いたフリッ
プチップ接続構造を示す断面図である。
構造は、矩形の半導体装置110の側面に、半導体装置
110の能動面の周縁に沿って窪み部が形成されてい
る。窪み部は、一例として段付き幅が30μmの段差1
1であり、半導体装置110の側面に形成される異方性
導電接着剤30のフィレット33は、段差11によりせ
き止められている。このとき、回路基板20上に形成し
た電極21と、半導体装置110の電極上に形成した突
起電極12との間には、異方性導電接着剤30中の導電
粒子32が介在して電気的な接続が行なわれ、同時に異
方性導電接着剤30中の樹脂バインダ31が硬化して、
機械的接続と封止とを行なっている。
面に、段差11を形成する方法を説明するための断面図
である。
付けられたウエハ40からダイシングして半導体装置1
10を得る際に、まず、ブレード60により、ウエハ4
0の厚さよりも浅いところまで切込み、ウエハ40に溝
11aを形成する。
0よりも薄いブレード61を用いて、溝11a上からさ
らにシート50にまで及ぶ溝11bを形成する。この工
程をXY2方向について行なうことにより、ダイシング
工程を完了する。このようにして、ウエハ40から切り
分けられた半導体装置110の側面は、段差11を有し
ている。
プ接続方法を示す断面図である。まず、図3(A)を参
照して、図2のシート50をエキスパンドして半導体装
置110を取出し、半導体装置110の能動面の電極上
に、ワイヤボンダを使用してAuワイヤを用いてボール
バンピング法により、Auバンプからなる突起電極12
を形成する。
2が形成された半導体装置110をボンディングツール
70に真空吸着して、レベリングステージ80の上に押
さえつけて、突起電極12のレベリングを行なう。
突起電極形成も可能である。次に、図3(C)を参照し
て、樹脂バインダ31中にNi導電粒子32を分散させ
てなる液状の異方性導電接着剤30を予め塗布した回路
基板20と、ボンディングツール70に真空吸着された
半導体装置110の能動面とを向かい合わせた状態、つ
まりフェイスダウン姿態で、半導体装置110と回路基
板20との位置合わせを行なう。
グツール70を降下させ、半導体装置110の能動面で
異方性導電接着剤30を押し拡げながら突起電極12と
基板電極20とを当接せしめる。半導体装置110から
はみ出した異方性導電接着剤30は、半導体装置110
の側面の段差11でせき止まる。そして、段差11のと
ころまででフィレット33が形成される。続いて、ボン
ディングツール70を加熱加圧し、異方性導電接着剤3
0中の樹脂バインダ31を硬化させて、接続工程を完了
する。
110の裏面に配置するボンディングツール70にまで
異方性導電接着剤30が及ぶことはなく、付着すること
がないため、前述した問題は起こらない。
管現象により、半導体装置110の段差11のエッジが
延びる方向、つまり、水平方向に段差エッジに沿って異
方性導電接着剤30が漏れ拡がる。そのため、塗布もし
くは這い上がりに偏りがあっても、ボリュームの偏りが
ほとんどない状態でフィレットが形成される。その結
果、安定した実装構造を実現できるため、信頼性上の品
質のばらつきを小さく抑えることができる。
て限定されるものではなく、図4に示すように、半導体
装置210の側面の段差11を2つ以上設けてもよい。
この場合、接着剤30の不均一な流れによる不具合を、
より高い信頼度で防止することができる。
0の側面に凸部を設けたり、図6に示すように、半導体
装置410の側面に凹部を設けたりしてもよい。これら
は、接着剤30の混入を阻止する部分と溜まる部分と
を、交互に設けることにより安定性を高めたものであ
る。
体装置110の裏面側の面積を大きくして段差11を形
成しているが、図7に示すように、能動面側を大きくす
ることもできる。この場合、段差のエッジ部で、エッジ
が延びる水平方向に異方性導電接着剤30が拡がる。ま
た、段付きの水平方向の平坦部に、異方性導電接着剤3
0が溜まる。そのため、接着剤30は垂直方向には拡が
り難く、同様にボンディングツールへの付着を防止する
ことができる。
電フィルムでもよく、さらに、電気的接続を単に電極同
士の圧接やはんだ接続、Au−Sn、Au−Al、Au
−Au接続で行なうこともできる。この場合、異方性導
電接着剤30の代わりに、液状の熱硬化性樹脂やフィル
ム状の熱硬化性樹脂、熱可塑性樹脂を挟んだ状態でフリ
ップチップ接続を行ない、同様の効果が得られる。
形態2に係る異方性導電接着剤を用いたフリップチップ
接続構造を示す断面図である。
構造では、矩形の半導体装置10の裏面に、半導体装置
10の裏面面積よりも大きな寸法を有する阻止部材11
4を接着剤で張り付けて段差11を設けている。本実施
の形態では、部材114は銅板からなるが、他の材質で
あっても差し支えない。この実施の形態2においては、
半導体装置10の側面に形成される異方性導電接着剤3
0のフィレット33は、段差11でせき止まる。このと
き、回路基板20上に形成した電極21と、半導体装置
10の電極上に形成した突起電極12との間には、異方
性導電接着剤30中の導電粒子32が介在して、電気的
な接続が行なわれる。また、同時に、異方性導電接着剤
30中の樹脂バインダ31が硬化して、機械的接続と封
止とを行なっている。
よって限定されるものではなく、図9または図10に示
すように、半導体装置10の裏面に段差11を有するよ
うに、材料214、414を張り合わせてもよい。ま
た、図11または図12に示すように、2枚以上の平板
314a、314b、514a、514bからなる材料
314、315を接続して、2つ以上の段差を設けても
よい。さらに、図8に示す実施の形態2では、半導体装
置10の裏面に半導体装置10の裏面面積よりも大きな
面積を有する銅板114を接着して形成しているが、図
13に示すように、半導体装置10の裏面面積よりも小
さな銅板614を接着して得た半導体装置10を用いる
こともできる。この場合、段差のエッジ部でエッジが延
びる水平方向に、毛細管現象により異方性導電接着剤3
0が拡がって、段差平坦部に異方性導電接着剤30が溜
まるため、垂直方向には拡がり難く、同様にボンディン
グツールへの付着を防止することができる。
料は銅板に限らず、その他の金属、合金、有機材料、無
機材料を用いた場合でも、同様の効果が得られる。ま
た、異方性導電接着剤30は、異方性導電フィルムでも
よく、さらに電気的接続を単に電極同士の圧接やはんだ
接続、Au−Sn、Au−Al、Au−Au接続で行な
うこともできる。この場合、異方性導電接着剤30の代
わりに、液状の熱硬化性樹脂やフィルム状の熱硬化性樹
脂、熱可塑性樹脂等を挟んだ状態でフリップチップ接続
を行ない、同様の効果が得られる。
の形態3に係る異方性導電接着剤を用いたフリップチッ
プ接続方法を示す断面図である。
ップ接続方法では、まず、矩形の半導体装置10の裏面
に貫通孔191を有するポリイミドフィルム190を介
在させた状態で、加熱加圧機構を有するボンディングツ
ール70によって、半導体装置10が真空吸着されてい
る。
0には、樹脂バインダ31中にNi導電粒子32を分散
させてなる液状の異方性導電接着剤30を、予め塗布し
てある。
半導体装置10の能動面を、回路基板20と向かい合わ
せた状態、すなわちフェイスダウン姿態で、半導体装置
10と回路基板20との位置合わせを行なう。
Auワイヤを用いたボールバンピング法によって形成し
たAuバンプが、突起電極12として形成されている。
必要に応じて、突起電極12の先端の平坦化を行なって
もよい。なお、電解および無電解めっき法等による突起
電極の形成も可能である。
ィングツール70を降下し、半導体装置10の能動面で
異方性導電接着剤30を押し拡げながら、突起電極12
と基板電極21とを当接せしめる。
接着剤30は、半導体装置10の側面に濡れ拡がり、介
在部材のポリイミドフィルム190によってせき止ま
り、フィレット33が形成される。
熱加圧し、異方性導電接着剤30中の樹脂バインダ31
を硬化させて、接続工程を完了する。
なフリップチップ接続構造が得られる。
性導電接着剤30は及ばず、したがって、付着すること
はないため、ボンディングツール70を破損させること
もない。
90を剥がす工程を伴わないため、接続部の不良や半導
体装置の破損の発生も防止することができる。
限定されるものではなく、介在部材190は、ポリイミ
ドフィルムの他にテトラフルオロエチレンフィルムや金
属ホイルでもよく、特に金属ホイルの場合は電磁的な遮
蔽効果や放熱効果も期待できる。
有する介在部材190を用いて、半導体装置10と同時
にボンディングツール70に真空吸着したが、予め半導
体装置裏面に介在部材を接着しておけば貫通孔は必要な
い。
電フィルムでもよく、さらに電気的接続を単に電極同士
の圧接やはんだ接続、Au−Sn、Au−Al、Au−
Au接続等で行なうこともできる。この場合、異方性導
電接着剤30の代わりに、液状の熱硬化性樹脂やフィル
ム状の熱硬化性樹脂、熱可塑性樹脂等を挟んだ状態でフ
リップチップ接続を行ない、同様の効果が得られる。
の形態4に係る異方性導電接着剤を用いたフリップチッ
プ接続方法を示す断面図である。
は、脱着可能な粘着材層24と銅板23とからなる介在
部材22を、粘着材層24の粘着力を利用して矩形の半
導体装置10の裏面に張り付けた状態で、加熱加圧機構
を有するボンディングツール70によって介在部材22
のついた半導体装置10が真空吸着されている。
0には、樹脂バインダ31中にNi導電粒子32を分散
させてなる液状の異方性導電接着剤30を、予め塗布し
てある。
半導体装置10の能動面を、回路基板20と向かい合わ
せた状態、すなわちフェイスダウン姿態で、半導体装置
10と回路基板20との位置合わせを行なう。
Auワイヤを用いたボールバンピング法によって形成し
たAuバンプが、突起電極12として形成してある。必
要に応じて、突起電極12の先端の平坦化を行なっても
よい。なお、電解および無電解めっき法等による突起電
極形成も可能である。
ィングツール70を降下させ、半導体装置10の能動面
で異方性導電接着剤30を押し拡げながら突起電極12
と基板電極21とを当接せしめる。
接着剤30は、半導体装置10の側面に濡れ拡がり、介
在部材22によってせき止まり、フィレット33が形成
される。
加圧して、異方性導電接着剤30中の樹脂バインダ31
を硬化させ、接続工程を完了する。
材22を、粘着材層24と異方性導電接着剤30との界
面で剥離しながら、また半導体装置10の裏面では、粘
着材層24と半導体装置10の裏面との界面で剥離しな
がら、介在部材22を除去する。
なフリップチップ接続構造が得られる。
おいて、構成部材のうちで機械的強度の最も弱い粘着材
層24の破壊に要する作用力、もしくは脱着可能な粘着
材層24の剥離に要する作用力は微弱であるため、異方
性導電接着剤30や半導体装置10を破壊するものでは
ない。したがって、フリップチップ接続後に容易に介在
部材を剥がすことができるため、接続部の不良や半導体
装置の破損を防止することができる。
ル70に異方性導電接着剤30は及ばず、付着すること
がないため、ボンディングツール70を破損させること
もない。
2を除去するため、実装の高さを非常に低く抑えること
ができる。特に、薄型の半導体装置を用いてICカード
を作製する場合には、異方性導電接着剤が半導体装置裏
面で盛り上がる高さが、実装後の半導体装置の高さより
も高くなることがある。すなわち、異方性導電接着剤が
半導体装置側面で盛り上がる高さ、界面レジンの注入工
程での半導体装置の裏面に盛り上がる高さ等が問題にな
るが、本実施の形態によれば、半導体装置からはみ出た
異方性導電接着剤は、半導体装置の実装高さよりも高く
盛り上がることはない。
よって限定されるものではなく、介在部材22は、複数
層を有し、その各層の中で少なくとも1層が異方性導電
接着剤30および半導体装置10の機械的強度よりも弱
ければよい。この場合、介在部材22の除去を行なう際
にその層が破壊されて、異方性導電接着剤30および半
導体装置10の破損を防止することができ、目的を達成
することができる。
電フィルムでもよく、さらに電気的接続を単に電極同士
の圧接やはんだ接続、Au−Sn、Au−Al、Au−
Au接続で行なうこともできる。この場合、異方性導電
接着剤30の代わりに、液状の熱硬化性樹脂やフィルム
状の熱硬化性樹脂、熱可塑性樹脂等を挟んだ状態でフリ
ップチップ接続を行ない、同様の効果を得ることができ
る。
の形態5に係る異方性導電接着剤を用いたフリップチッ
プ接続方法を示す断面図である。
プ接続方法では、まず、位置合わせ機構を有するツール
71に、半導体装置10を真空吸着する。
分散させてなる液状の異方性導電接着剤30を、ボンデ
ィングステージ80上の回路基板20に予め塗布する。
0の能動面を向かい合わせた状態、つまりフェイスダウ
ン姿態で、半導体装置10と回路基板20との位置合わ
せを行なう。
ワイヤボンダを使用してAuワイヤを用いたボールバン
ピング法によって形成したAuバンプが、突起電極12
として形成されている。必要に応じて、突起電極12の
先端の平坦化を行なってもよい。なお、電解および無電
解めっき法等による突起電極形成も可能である。
71を降下させ、半導体装置10の能動面で異方性導電
接着剤30を押し拡げながら、突起電極12と基板電極
21とを当接せしめる。
接着剤30は、半導体装置10の周辺部に排出される。
この段階では加熱を行なわないため、半導体装置10の
周辺部に排出された異方性導電接着剤30の粘度は高
く、半導体装置10の側面に這い上がることはない。
0の硬化処理を行なっていないため、異方性導電接着剤
30の粘性により半導体装置10は仮固定される。
化工程において、多層構造からなる介在部材25が、リ
ール・ツー・リール方式で連続して供給される。本方式
で供給される多層構造からなる介在部材25は、半導体
装置10の裏面寸法より大きい寸法のアルミニウム箔2
8が、粘着材層27を介してテトラフルオロエチレンベ
ースフィルム26に連続的に貼り付けられた構造であ
る。
するボンディングツール70によって半導体装置10の
裏面側から加熱加圧を行ない、異方性導電接着剤30中
の樹脂バインダ31を硬化させる。このとき、半導体装
置10の周辺部に排出されていた異方性導電接着剤30
は、硬化前に低粘度化して半導体装置10の側面を這い
上がってアルミニウム箔28の部分でせき止まり、その
後フィレット33を形成して硬化する。
ィングツール70とテトラフルオロエチレンベースフィ
ルム26とを上昇させる。このとき、アルミニウム箔2
8は、異方性導電接着剤30とフィレット33の部分で
接着されているため、接続強度が最も弱い部分、つまり
粘着材層27とアルミニウム箔28との界面で剥離を起
こして、アルミニウム箔28を半導体装置10の裏面に
残したまま接続工程が完了する。
ム箔28と粘着材層27との界面での剥離に要する作用
力は微弱なもので、その作用は異方性導電接着剤30や
半導体装置10を破壊するものではなく、フリップチッ
プ接続工程後に容易に介在部材を剥がすことができるた
め、接続部の不良や半導体装置の破損を防止することが
できる。
半導体装置10と当接する部位を構成する材料として
は、アルミニウム等の金属箔に限定されるものではな
く、たとえば樹脂、シリコン、金属等からなる粉体もし
くは微細な球体または粒状体であっても差し支えない。
多層構造部材の半導体装置と当接する部位を構成する材
料の寸法および形状を、半導体装置に合わせて事前に成
形する必要はない。
合、剥離時の応力は粉体、微小球体、粒状体の個々に作
用するため、極めて小さい力で引き剥がすことができ
る。
箔の端部が垂れ下がり短絡等の事故を起こす可能性がな
い。
ル70に異方性導電接着剤30が付着することがなく、
ボンディングツール70を破損させることもない。
エチレンベースフィルム26および粘着材層27は、破
損や汚染されることはなく、繰返し使用することができ
るため、コスト低減の効果もある。
除去を行なう手法に関して、上述した実施の形態5に限
定されるものではない。たとえば、部材25は複数層を
有し、各層のうち少なくとも1層が異方性導電接着剤3
0および半導体装置10の機械的強度よりも弱い場合、
もしくは層間の接着強度が弱ければ、その層での破壊や
剥離が行なわれ、異方性導電接着剤30および半導体装
置10の破損を防止することができる。
の例としては、有機フィルムや金属箔のベース基材の片
面に粘着材層を構成した2層構造の部材であって、粘着
材層が半導体装置裏面と当接する方式の場合、半導体装
置と粘着材層との間の接着力が微弱な接着部では剥離を
起こし、フィレットと粘着材層との間の接続部では粘着
材層の破壊や剥離を起こし、目的を達成することができ
る。
と樹脂硬化工程で2種のツール70、71を使用してい
るが、上述した有機フィルムや金属箔のベース基材の片
面に粘着材層を有した介在部材を用いた場合、図17に
示すように、粘着材層27の粘着力を利用して半導体装
置10を固定し、位置合わせや樹脂硬化等の一連の工程
を1種類のボンディングツール70で行なうことができ
る。
のうち半導体装置10が配置される部分に、ボンディン
グツール70の真空吸着孔と同等の貫通孔29を設けれ
ば、介在部材25を介してボンディングツール70で連
続的に半導体装置10を固定して、図18の状態でフリ
ップチップ接続を行なうことができ、生産性の向上が期
待できる。
電フィルムでもよく、さらに電気的接続を単に電極同士
の圧接やはんだ接続、Au−Sn、Au−Al、Au−
Au接続で行なうこともできる。この場合、異方性導電
接着剤30の代わりに、液状の熱硬化性樹脂やフィルム
状の熱硬化性樹脂、熱可塑性樹脂を挟んだ状態でフリッ
プチップ接続を行ない、同様の効果が得られる。
フリップチップ接続工程において半導体装置の側面に形
成した段差のエッジ部で、エッジが延びる水平方向に接
着剤が拡がるため、垂直方向には拡がり難く、ボンディ
ングツールへの付着を防止することができる。その結
果、ボンディングツールの破損や、ツールヘッドの汚染
による平坦度の悪化等の問題に対して防止する効果を発
揮し、生産性を向上させる。
ておくだけの容量が不足していたが、半導体装置主面方
向の段付き幅を30μm以上にとることで、せき止めた
ときの容量や段差部で溜められる容量を十分に確保する
ことができ、接着剤塗布量のマージンを大きくできる効
果を発揮する。
剤が拡がるため、半導体装置の側面にボリュームの偏り
がほとんどない状態でフィレットが形成されて、安定し
た実装構造を実現でき、信頼性上の品質のばらつきを小
さく抑える効果がある。
00μm程度の薄型の半導体装置の場合、介在部材と半
導体装置側面で形成される段付き部に余分な接着剤を溜
めることができるため、フィレット上端を、留置部材も
しくは多層構造からなる介在部材によって止めることが
できる。
介在部材と半導体装置側面で形成される段付き部に余分
な接着剤を溜めることができるため、フィレット上端
を、留置部材もしくは多層構造からなる介在部材によっ
て止めることができる。その結果、ボンディングツール
の破損や、ツールヘッドの汚染による平坦度の悪化等の
問題が解決される。
増加しても容易に剥がすことができ、薄型ICの接続に
おいて、介在フィルムを剥がす際に半導体装置を破損す
ることがないため、生産歩留まりの低下を防ぐことがで
きる。
示す断面図である。
ダイシング工程の一例を示す断面図である。
示す断面図である。
を示す断面図である。
他の例を示す断面図である。
他の例を示す断面図である。
他の例を示す断面図である。
他の例を示す断面図である。
他の例を示す断面図である。
に他の例を示す断面図である。
に他の例を示す断面図である。
に他の例を示す断面図である。
に他の例を示す断面図である。
例を示す断面図である。
に他の例を示す断面図である。
に他の例を示す断面図である。
て、半導体装置と介在部材とを固定する方法の一例を示
す断面図である。
て、半導体装置と介在部材とを固定する方法の他の例を
示す断面図である。
法を示す断面図である。
法における問題点を説明するための断面図である。
体装置 11 段差 12 突起電極 20 回路基板 21 基板配線 22 介在部材 23 銅板層 24 粘着材層 25 介在部材 26 テトラフルオロエチレンベースフィルム 27 粘着材層 28 アルミニウム箔 29 貫通孔 30 異方性導電接着剤 31 樹脂 32 導電粒子 33 フィレット 40 ウエハ 50 シート 60、61 ダイシングブレード 70 ボンディングツール 71 仮留め用ツール 80 ボンディングステージ 114、214、314、414、514、614 部
材 190 介在部材 191 貫通孔 なお、各図中、同一符号は同一または相当部分を示す。
Claims (12)
- 【請求項1】 半導体装置を、導電性部材を介して回路
基板上の配線部分と電気的に接続し、接着剤を用いて回
路基板に固着する、フリップチップ接続構造であって、 前記半導体装置の裏面に、前記半導体装置の裏面よりも
小さな寸法を有する接続部材が接続されたことを特徴と
する、フリップチップ接続構造。 - 【請求項2】 前記半導体装置と前記接続部材との段付
き幅が、30μm以上であることを特徴とする、請求項
1記載のフリップチップ接続構造。 - 【請求項3】 半導体装置を接着剤を用いて回路基板に
フリップチップ接続を行なう方法であって、 ボンディングツールヘッドと前記半導体装置との間に、
多層構造からなる部材を配設するステップと、 前記多層構造からなる部材を介して、前記接着剤の加熱
硬化を行なうステップと、 前記接着剤の硬化後に前記部材の少なくとも一部を除去
するステップとを備えることを特徴とする、フリップチ
ップ接続方法。 - 【請求項4】 前記ボンディングツールヘッドと前記半
導体装置との間に多層構造からなる部材を配設する前
に、前記半導体装置を前記回路基板に仮留めするステッ
プをさらに備えることを特徴とする、請求項3記載のフ
リップチップ接続方法。 - 【請求項5】 前記多層構造からなる部材の少なくとも
1層の機械的強度が、前記接着剤の硬化物および前記半
導体装置の機械的強度よりも弱いことを特徴とする、請
求項3記載のフリップチップ接続方法。 - 【請求項6】 前記多層構造からなる部材の少なくとも
1層が、脱着可能な粘着材層であることを特徴とする、
請求項3記載のフリップチップ接続方法。 - 【請求項7】 前記多層構造からなる部材の、隣接する
少なくとも2層間の層間接続強度が、前記接着剤の硬化
物および前記半導体装置の機械的強度よりも弱いことを
特徴とする、請求項3記載のフリップチップ接続方法。 - 【請求項8】 前記多層構造からなる部材を除去するス
テップは、前記部材の前記半導体装置に接する層と、前
記半導体装置の裏面との間で剥離することにより、前記
部材の少なくとも一部を除去することを特徴とする、請
求項3記載のフリップチップ接続方法。 - 【請求項9】 前記多層構造からなる部材を除去するス
テップは、前記部材の前記半導体装置に接する層を破壊
することにより、前記部材の少なくとも一部を除去する
ことを特徴とする、請求項3記載のフリップチップ接続
方法。 - 【請求項10】 前記多層構造からなる部材を除去する
ステップは、前記部材の隣接する少なくとも2層間で剥
離することにより、前記部材の少なくとも一部を除去す
ることを特徴とする、請求項3記載のフリップチップ接
続方法。 - 【請求項11】 前記多層構造からなる部材を除去する
ステップは、前記部材の少なくとも1層を破壊すること
により、前記部材の少なくとも一部を除去することを特
徴とする、請求項3記載のフリップチップ接続方法。 - 【請求項12】 前記多層構造からなる部材の前記半導
体装置に接する面に、粉体、微小球体、または粒状体を
配設したことを特徴とする、請求項3記載のフリップチ
ップ接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01842899A JP3514649B2 (ja) | 1999-01-27 | 1999-01-27 | フリップチップ接続構造および接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01842899A JP3514649B2 (ja) | 1999-01-27 | 1999-01-27 | フリップチップ接続構造および接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000216193A JP2000216193A (ja) | 2000-08-04 |
JP3514649B2 true JP3514649B2 (ja) | 2004-03-31 |
Family
ID=11971388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01842899A Expired - Fee Related JP3514649B2 (ja) | 1999-01-27 | 1999-01-27 | フリップチップ接続構造および接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3514649B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10019443A1 (de) * | 2000-04-19 | 2001-10-31 | Texas Instruments Deutschland | Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger |
JP4260617B2 (ja) * | 2003-12-24 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2006073843A (ja) * | 2004-09-03 | 2006-03-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2011146453A (ja) * | 2010-01-13 | 2011-07-28 | Renesas Electronics Corp | 電子部品、半導体装置、及び半導体装置の製造方法 |
JP2013191721A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2014011289A (ja) * | 2012-06-29 | 2014-01-20 | Ibiden Co Ltd | 電子部品及び電子部品の製造方法 |
US10403669B2 (en) | 2015-06-15 | 2019-09-03 | Sony Corporation | Semiconductor device and electronic device having a chip size package (CSP) stack |
JP7497989B2 (ja) * | 2020-02-14 | 2024-06-11 | 株式会社ディスコ | 半導体チップの製造方法、及び、半導体チップ |
CN118197937A (zh) * | 2024-05-17 | 2024-06-14 | 成都汉芯国科集成技术有限公司 | 一种pmu芯片采用的fc倒装焊接工艺 |
-
1999
- 1999-01-27 JP JP01842899A patent/JP3514649B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000216193A (ja) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
US7554205B2 (en) | Flip-chip type semiconductor device | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
US6501525B2 (en) | Method for interconnecting a flat panel display having a non-transparent substrate and devices formed | |
JP4992904B2 (ja) | 半導体装置の製造方法 | |
JP3622435B2 (ja) | 半導体装置とその製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
JP2001060758A (ja) | 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
JPH0927516A (ja) | 電子部品の接続構造 | |
JP3514649B2 (ja) | フリップチップ接続構造および接続方法 | |
JP2007067175A (ja) | 半導体装置の製造方法 | |
JP4129837B2 (ja) | 実装構造体の製造方法 | |
JP3162068B2 (ja) | 半導体チップの実装方法 | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
WO2003003798A1 (en) | Joining method using anisotropic conductive adhesive | |
US20110115099A1 (en) | Flip-chip underfill | |
JP2007294575A (ja) | 半導体装置の製造方法 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5851952B2 (ja) | 半導体装置の製造方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
US6716671B2 (en) | Methods of making microelectronic assemblies using compressed resilient layer | |
JP2004039756A (ja) | 半導体装置の製造方法、製造装置、および半導体装置 | |
JP2001127105A (ja) | 半導体装置の製造方法及びボンディング用加圧治具 | |
JP2005217295A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |