CN113964046A - 芯片-衬底复合半导体器件 - Google Patents

芯片-衬底复合半导体器件 Download PDF

Info

Publication number
CN113964046A
CN113964046A CN202110812480.1A CN202110812480A CN113964046A CN 113964046 A CN113964046 A CN 113964046A CN 202110812480 A CN202110812480 A CN 202110812480A CN 113964046 A CN113964046 A CN 113964046A
Authority
CN
China
Prior art keywords
inorganic substrate
dielectric inorganic
wafer
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110812480.1A
Other languages
English (en)
Inventor
C·法赫曼
B·A·格兰泽
A·里格勒尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113964046A publication Critical patent/CN113964046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造半导体器件的方法包括在电介质无机衬底晶片中形成多个金属结构图案。金属结构容纳在电介质无机衬底晶片的凹陷中，并且至少部分地通过电介质无机衬底连接。该方法还包括提供包括正面和背面的半导体晶片，其中，多个电极设置在半导体晶片的正面上。将半导体晶片的正面接合到电介质无机衬底晶片，以形成复合晶片，其中，多个金属结构图案连接到多个电极。将复合晶片分离为复合芯片。

Description

芯片-衬底复合半导体器件
技术领域
本公开一般地涉及半导体器件的领域，并且特别地，涉及封装半导体芯片的领域。
背景技术
半导体器件制造商一直在努力提高他们的产品的性能，同时降低他们的制造成本。半导体器件制造中的成本和器件性能敏感区域是封装半导体芯片。封装尤其涉及形成从芯片电极(管芯焊盘)到封装端子的电互连。互连技术应当提供半导体器件的高的电性能和热性能以及可靠性。其他方面的目的在于成本有效的制造工艺和考虑到产品通用性和封装可安装性的消费者利益。
发明内容
根据本公开的一个方面，一种制造半导体器件的方法包括在电介质无机衬底晶片中形成多个金属结构图案。金属结构容纳在电介质无机衬底晶片的凹陷中，并且至少部分地通过电介质无机衬底晶片连接。该方法还包括提供包括正面和背面的半导体晶片，其中，多个电极设置在半导体晶片的正面上。将半导体晶片的正面接合到电介质无机衬底晶片，以形成复合晶片，其中，多个金属结构图案连接到多个电极。将复合晶片分离为复合芯片。
根据本公开的另一方面，一种半导体器件包括包括正面和背面的半导体芯片，其中，电极设置在半导体芯片的正面上。半导体器件还包括：包括金属结构图案的电介质无机衬底，金属结构容纳在电介质无机衬底的凹陷中，并且至少部分地通过电介质无机衬底连接。半导体芯片的正面附接到电介质无机衬底，并且电极连接到金属结构图案。
附图说明
附图中的元件不一定相对于彼此成比例。类似的附图标记指定对应的类似部件。各种所示实施例的特征可以组合，除非它们彼此排斥，和/或如果未描述为必需的话，可以选择性地省略。实施例在附图中描绘，并且在以下描述中示例性地详细描述。
图1是根据本公开制造半导体器件的示例性方法的流程图。
图2A是根据本公开的包括半导体芯片和电介质无机衬底的示例性半导体器件的示意截面图。
图2B是从半导体芯片的观察方向看到的电介质无机衬底上的示意局部顶视图。
图3A-图3L是示出了根据本公开制造示例性半导体器件的示例性阶段的示意截面图。
图4是根据本公开的另一示例性半导体器件的示意截面图。
具体实施方式
如本说明书中所使用的，术语“电连接”或“连接”或类似术语不意在意味着元件直接接触在一起；可以在“电连接”或“连接”的元件之间分别提供中间元件。然而，根据本公开，上述和类似术语可以可选地还具有元件直接接触在一起的特定含义，即，在“电连接”或“连接”的元件之间分别不提供中间元件。
此外，关于形成或位于表面“之上”或“之下”的部件、元件或材料层的词语“之上”或“之下”在本文中可以用于意味着部件、元件或材料层直接位于(例如，放置、形成、布置、沉积等)所暗示的表面“上”或直接位于所暗示的表面“下”，例如，与所暗示的表面直接接触。然而，关于形成或位于表面“之上”或“之下”的部件、元件或材料层所使用的词语“之上”或“之下”在本文中可以用于意味着部件、元件或材料层间接位于(例如，放置、形成、布置、沉积等)所暗示的表面“上”或层间接位于所暗示的表面“下”，其中一个或多个附加的部件、元件或层布置在所暗示的表面与部件、元件或材料层之间。
参考图1，在S1处，在电介质无机衬底晶片中形成多个金属结构图案。金属结构容纳在电介质无机衬底晶片的凹陷中，并且至少部分地通过电介质无机衬底晶片连接。
在S2处，提供包括正面和背面的半导体晶片。半导体晶片可以例如是处理的晶片，其中已经形成集成器件。半导体晶片可以例如是完全前段制程(FOEL)处理的半导体晶片。多个电极(管芯焊盘)设置在半导体晶片的正面上。
半导体晶片可以例如由任何半导体材料制成，例如，Si、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等。
在S3处，将半导体晶片的正面接合到电介质无机衬底晶片，以形成复合晶片。将多个金属结构图案连接到多个电极。
在S4处，然后将复合晶片分离为复合芯片。如下文将进一步更详细地描述的，复合芯片可以可选地嵌入在包封剂中。
图2A示出了示例性半导体器件200的示意截面图。半导体器件200可以例如对应于在图1中的S4处通过将复合晶片分离为复合芯片而产生的复合芯片。
半导体器件200包括半导体芯片210。半导体芯片210具有正面210A和背面210B。至少一个电极(管芯焊盘)220设置在半导体芯片210的正面210A上。
电介质无机衬底250附接到半导体芯片210的正面210A。电介质无机衬底250包括金属结构260图案。金属结构260容纳在电介质无机衬底250的凹陷中。金属结构260的至少一部分(例如，如示例性图2A中所示的全部金属结构260)通过电介质无机衬底250连接。也就是说，在这种情况下，电介质无机衬底250中的凹陷可以形成穿过电介质无机衬底250的通孔。电极220连接到金属结构260图案。
电介质无机衬底250可以是玻璃衬底或半导体衬底。如果金属结构260需要彼此电绝缘，则可以使用玻璃或本征半导体衬底材料或具有带有绝缘侧壁的凹陷的半导体衬底。例如，可以通过将绝缘层(例如，氧化硅层或氮化硅层)施加到凹陷的侧壁来形成具有绝缘侧壁的凹陷。
电介质无机衬底250可以具有厚度TS，厚度TS可以等于或大于或小于25μm或50μm或100μm或200μm。取决于电介质无机衬底250的厚度TS，金属结构260的长度可以例如比TS大几μm。也就是说，金属结构260可以在电介质无机衬底250的顶表面250A之上和/或底表面250B之上突出小的距离(例如，几μm)。
金属结构260图案可以例如是规则阵列。金属结构260图案的间距P可以例如等于或大于或小于15μm或17.5μm或20μm或22.5μm或25μm或27.5μm或30μm。相邻金属结构260之间的距离D可以例如等于或大于或小于10μm或5μm或4μm或3μm或2μm。每个金属结构260的(一个或多个)横向尺寸可以例如等于或大于或小于12.5μm或15μm或17.5μm或20μm或22.5μm或25μm或27.5μm。
在一个具体示例中，每个金属结构260的(一个或多个)横向尺寸可以是约20μm，并且间距P可以在22μm与25μm之间。
金属结构260图案可以覆盖电极220的整个面积或其至少相当大的部分(例如，等于或大于70％或80％或90％或95％)。例如，电极220可以是功率晶体管的负载电极(例如，源极电极或漏极电极)，并且整个负载电极面积或其相当大的部分可以被金属结构260图案覆盖。
半导体芯片210可以包括集成电路，例如(一个或多个)晶体管，特别是(一个或多个)功率晶体管。例如，电极220可以形成功率集成电路的(正面)负载电极。半导体芯片210还可以配备有背面电极230。背面电极230也可以形成半导体芯片210中实施的功率集成电路的负载电极。(正面)电极220可以覆盖半导体芯片210的面积的相当大的部分，例如，等于或大于半导体芯片210的正面210A的面积的50％或60％或70％或80％或90％。类似地，背面电极230可以覆盖半导体芯片210的面积的相当大的部分，例如，等于或大于半导体芯片210的背面210B的面积的50％或60％或70％或80％或90％。例如，如图2A中所例示的，背面电极230可以覆盖半导体芯片210的背面210B的整个面积。
半导体芯片210可以具有等于或小于100μm或50μm或30μm的厚度TC。如现有技术中已知的，对于相同的集成器件(例如，功率器件)，半导体芯片210的厚度TC越小，可以获得的器件性能越高。因此，特别地，在半导体器件200中可能期望使用TC的较小值(即，薄的半导体芯片210)。
在一些实施例中，TC等于或小于TS。也就是说，由电介质无机衬底250形成的电互连可以例如与半导体芯片210一样厚或者比半导体芯片210厚。
图2B示出了从半导体芯片210的观察方向看到的电介质无机衬底250上的局部顶视图。从图2B可以明显看出，金属结构260可以以密集充填阵列的形成布置在电介质无机衬底250中。换句话说，电介质无机衬底250可以形成金属结构260图案或金属结构260阵列的矩阵。金属结构260的金属在电介质无机衬底250中的体积百分比可以较高，例如，等于或大于例如60％或70％或80％。
借助于电介质无机衬底250，半导体器件200可以具有先进的散热性质。半导体器件200中的散热尤其依赖于半导体芯片210与半导体芯片210(或包括半导体芯片210的封装)安装到的应用板之间的电互连。电互连提供了导热性以从封装移除热量，并且提供了热容量以吸收热量，以便保护半导体芯片210免于暂时过热。
可以在导热性或热容量方面优化电介质无机衬底250中的金属结构260图案。金属结构260越密集地充填在电介质无机衬底250中，电介质无机衬底250的导热性和热容量越好。此外，增加电介质无机衬底250的厚度TS增加了其热容量，因为更多的金属保持在电介质无机衬底250中以可用于瞬时热吸收。
返回图2B，金属结构260可以例如具有多边形(正方形、六边形等)或圆形截面。图2B中示例性地示出了正方形截面形状。六边形截面形状可能是有益的，因为在电介质无机衬底250中提供了特别高的金属的面积充填密度。
每个金属结构260可以具有轴对称的截面形状。此外，每个金属结构260沿着其穿过电介质无机衬底250的延伸方向可以具有基本恒定的截面形状。
此外，图案不需要被设计为规则阵列。相反，图案可以由多个不同的图案或(例如，规则)阵列构成。这些不同的图案(即，子图案)或阵列可以例如在金属结构260的间距P、距离D和/或截面形状方面彼此区分。
图3A-图3L示出了制造根据本公开的半导体器件(例如，如图2A、图2B中所示的半导体器件200)的示例性阶段。
参考图3A，提供电介质无机衬底晶片350。电介质无机衬底晶片350可以例如具有400到700μm的厚度。电介质无机衬底晶片350可以例如是玻璃晶片或半导体晶片。图3A-图3L仅示出了电介质无机衬底晶片350的一部分，其包括例如一个半导体芯片210，参见图3L。
图3B示出了电介质无机衬底晶片350的顶表面350A中的凹陷320的形成。凹陷320可以通过蚀刻形成。凹陷320的尺寸(横向尺寸、深度)可以对应于上文针对金属结构260所述的尺寸。也就是说，作为示例，凹陷320可以具有例如20μm的横向尺寸和例如50μm的深度。
根据图3B，电介质无机衬底晶片350(每个芯片)可以包括凹陷320的第一图案PAT1和凹陷320的第二图案PAT2。如图3B的右手侧所示，其示出了电介质无机衬底晶片350的芯片部分上的顶视图，PAT1的面积可以例如显著大于PAT2的面积。此外，如前所述，PAT1和PAT2中的凹陷320的参数(P、D、形状等)可以彼此不同或者可以相同。例如，PAT1可以对应于半导体芯片210的负载电极(例如，晶体管的源极电极或漏极电极)，而PAT2可以对应于半导体芯片210的控制电极(例如，晶体管的栅极电极)。
在一个实施例中，仅第一图案PAT1被形成为凹陷的图案，而第二图案PAT2由另一类型的通过连接代替，例如，用作用于例如半导体芯片210的控制电极的通过连接的单个孔。
形成在电介质无机衬底晶片350中的一些凹陷320可以具有小于电介质无机衬底晶片350的目标厚度(即，图2A的TS)的深度，而其他凹陷320具有大于电介质无机衬底晶片350的目标厚度的深度。
参考图3C，衬垫312可以可选地沉积在电介质无机衬底晶片350的顶表面350A之上。衬垫312可以例如是导电晶种层。
参考图3D，保护层314可以施加在电介质无机衬底晶片350的顶表面之上，以及施加在例如衬垫312之上。可以使用自对准工艺来施加保护层314。也就是说，保护层314可以仅施加在电介质无机衬底晶片350的顶表面350A的非凹陷部分之上。保护层314可以例如通过轧制和/或印刷工艺来施加，并且可以例如在电介质无机衬底晶片350的顶表面350A的非凹陷部分处完全覆盖衬垫312。
应当注意，图3C和图3D中所示的衬垫312沉积和/或保护层314沉积的工艺是可选的工艺，因为如下文所述，也可以实行金属电镀，而不沉积衬垫312和/或保护层314。
参考图3F，电镀金属以填充凹陷320。结果，形成金属结构260。金属结构260可以完全地填充凹陷320。
金属结构260可以在电介质无机衬底晶片350的顶表面350A之上突出小的距离。可以通过电化学沉积(ECD)来实行金属电镀。例如，铜或铜合金可以用作电镀金属，但是也可以使用本领域已知适于封装互连的其他金属。
参考图3G，例如，通过蚀刻来移除保护层314(如果有的话)和衬垫312(如果有的话)。
参考图3H，接合材料360可以施加在电介质无机衬底晶片350上。接合材料360可以施加在电介质无机衬底晶片350的与半导体晶片310(参见图3I)的无效面积对应的面积上。例如，可以以切口图案，即沿着电介质无机衬底晶片350和半导体晶片310的指定切割线施加接合材料360。
接合材料360可以包括或者是玻璃胶或树脂或任何其他适于将电介质无机衬底晶片350永久接合到半导体晶片310(参见图3I)的材料。
参考图3I，半导体晶片310的正面与电介质无机衬底晶片350组合以形成复合晶片380。在该工艺期间，多个金属结构260图案与半导体晶片310上的多个电极220相对地放置。再次，应当注意，图3I仅示出了电介质无机衬底晶片350和半导体晶片310的局部视图，其基本上对应于半导体晶片310中的一个半导体芯片210。因此，金属结构260的第一图案PAT1和金属结构260的第二图案PAT2可以形成对应于半导体晶片310的单个半导体芯片210的两个电极220的子图案。
可以通过使用穿过电介质无机衬底晶片350的光学对准(例如，所谓的穿过玻璃对准或穿过半导体对准)来实行如图3I中所示的组合半导体晶片310和电介质无机衬底晶片350的工艺。也就是说，通过穿过电介质无机衬底晶片350观察以识别半导体晶片310相对于电介质无机衬底晶片350的位置的位置，可以实行光学对准工艺，以便以适当的对准组合半导体晶片310和电介质无机衬底晶片350。
接合材料360也可以已经施加到到半导体晶片310而不是电介质无机衬底晶片350。
图3J示出了将半导体晶片310接合到电介质无机衬底晶片350的工艺，其中，半导体晶片310的正面210A面对电介质无机衬底晶片350。该工艺可以同时将电介质无机衬底晶片350上的多个金属结构260图案连接到半导体晶片310上的多个电极220。可以通过向复合晶片380施加热量和压力来实行该工艺。
借助于该工艺，接合材料360将半导体晶片310牢固地固定到电介质无机衬底晶片350。此外，通过这个或另一工艺，金属结构260可以牢固地电和机械地连接到电极220。连接可以是无焊料的，即，没有焊料材料可以用于在电极220与金属结构260之间建立电、机械和热连接。作为示例，可以通过在电极220的金属与金属结构260的金属之间形成共晶相来创建连接。
参考图3K和图3L，从与顶表面350A相对的底表面350B(参见图3J)减薄电介质无机衬底晶片350，以暴露凹陷320中的金属结构260的至少一部分或全部的金属。
更具体地，例如，可以在多阶段工艺中实行减薄。例如，如图3K中所示，减薄可以包括将电介质无机衬底晶片350向下研磨到仅稍微大于凹陷320的深度的厚度。例如，研磨可以在凹陷320的底部之上等于或小于20μm或15μm或10μm的距离处停止。
然后，通过将电介质无机衬底晶片350向下蚀刻到厚度TS(参见图2A)，可以暴露金属结构260或它们的至少一部分。可以通过湿法或干法化学蚀刻来实行蚀刻。蚀刻可以继续，直到金属结构260(或它们中的至少一些)在减薄的电介质无机衬底晶片350的底表面之上突出小的距离，例如，几μm。减薄的电介质无机衬底晶片350的底表面可以对应于电介质无机衬底250的底表面250B，如图2A所示。
在下文中，可以在图3L中所示的复合晶片380上实行芯片封装的多个标准后段制程(BEOL)工艺。在此上下文中，沿着切割线L将复合晶片380分离为复合芯片390。将复合晶片380分离为复合芯片390可以通过任何合适的切割方法来实行，例如机械锯切、激光切割和/或蚀刻。
图4示出了包括复合芯片(例如，图3L中所示的复合芯片390)的半导体器件400。半导体器件400类似于半导体器件200，并且参考以上描述以避免重复。如图4中所示，半导体器件400还可以包括可选的背面金属化层430。背面金属化层430可以对应于图2A的背面电极230。应当注意，背面金属化层430可能已经在晶片级上形成(即，在将复合晶片380分离为复合芯片390之前)或者可以在芯片分离之后形成。
也就是说，背面金属化层430可以作为结构化层施加在半导体晶片310的背面310B上。该结构可以是芯片级结构，即，半导体晶片310的无效区域或切口区域可以保持不被背面金属化层430覆盖。这允许避免在复合芯片390分离期间切穿背面金属化层430，并且可以进一步允许以期望的方式对背面电极230进行成形。例如，可以形成背面电极230的轮廓与复合芯片390的边缘之间的圆周框状的未覆盖面积(未示出)。
在此示例中，半导体器件400包括三个封装端子，即，背面电极230(例如，由背面金属化层430结构化)、第一正面电极420_1和第二正面电极420_2。第一正面电极420_1和第二正面电极420_2或这些正面电极420_1、420_2的至少一个(例如，负载电极420_1)可以根据以上描述被实施为金属结构260图案。
正面电极420_1和/或420_2可以被配置为直接焊接到应用板(未示出)。换句话说，从复合晶片380切割的复合芯片390可以可选地已经表示完全封装的半导体器件400。在这种情况下，通过与“嵌入式晶片级封装”的常规技术类比，本文描述的工艺和半导体器件400可以被称为“复合晶片级封装”。
半导体芯片390还可以嵌入在包封剂(未示出)中。包封剂可以在复合晶片380被分离为复合芯片390之前或之后被施加，即，根据常规嵌入式晶片级封装技术被施加在(复合)晶片级上，或通过使用常规芯片封装模制技术被施加在(复合)芯片级上。
本文描述的工艺的另一有益方面可以在于，由于电介质无机衬底晶片350可以用于承担标准玻璃载体晶片的作用，因此可以省略用于处理和加工半导体晶片310的标准玻璃载体晶片。更具体地，在标准晶片处理和/或加工中，有时使用玻璃载体晶片作为工具，以在处理和工期期间(例如，在研磨期间)稳定半导体晶片。这种标准玻璃载体晶片是临时晶片，其通常在晶片切割之前被卸下。电介质无机衬底晶片350可以代替这种标准玻璃载体晶片，即，可以不使用这种标准玻璃载体晶片的情况下来实行本文描述的工艺。电介质无机衬底晶片350与这种标准玻璃载体晶片的区别尤其在于，包括多个金属结构260图案以及永久接合到半导体晶片310。
此外，图4示出了半导体器件400被提供有边缘终端(切割的接合材料360)。边缘终端可以覆盖半导体芯片210，直到其最后的有源单元。边缘终端可以提供完全圆周的和例如气密的保护，以防止环境攻击，例如湿气或其他可能化学地影响复合芯片390的物质。如果半导体器件400嵌入在包封剂(未示出)中，则包封剂可以覆盖边缘终端(切割的接合材料360)或使边缘端接暴露。
以下示例涉及本公开的其他方面：
示例1是制造半导体器件的方法，该方法包括：在电介质无机衬底晶片中形成多个金属结构图案，其中，金属结构容纳在电介质无机衬底晶片的凹陷中，并且至少部分地通过电介质无机衬底晶片连接；提供包括正面和背面的半导体晶片，其中，多个电极设置在半导体晶片的正面上；将半导体晶片的正面接合到电介质无机衬底晶片，以形成复合晶片，其中，多个金属结构图案连接到多个电极；以及将复合晶片分离为复合芯片。
在示例2中，根据示例1的主题可以可选地包括，其中，在电介质无机衬底晶片中形成多个金属结构图案包括：在电介质无机衬底晶片的第一表面中形成凹陷；进行金属电镀，以用金属填充凹陷；从与第一表面相对的第二表面减薄电介质无机衬底晶片，以暴露凹陷的至少一部分的金属。
在示例3中，根据示例2的主题可以可选地包括，其中，减薄包括：将电介质无机衬底晶片向下研磨至稍大于凹陷的深度的厚度；以及蚀刻电介质无机衬底晶片，以暴露金属。
在示例4中，根据任何前述示例的主题可以可选地包括，其中，将半导体晶片的正面接合到电介质无机衬底晶片包括：在半导体晶片与电介质无机衬底晶片之间施加接合材料的切口图案；以及施加热量和压力以将半导体晶片接合到电介质无机衬底晶片，由此将多个电极连接到多个金属结构图案。
在示例5中，根据任何前述示例的主题可以可选地包括，其中，金属结构图案内的电介质无机衬底晶片中的金属的体积百分比等于或大于60％或70％或80％。
示例6是半导体器件，半导体器件可以包括：包括正面和背面的半导体芯片，其中，电极设置在半导体芯片的正面上；包括金属结构图案的电介质无机衬底，金属结构容纳在电介质无机衬底的凹陷中，并且至少部分地通过电介质无机衬底连接；其中半导体芯片的正面附接到电介质无机衬底，电极连接到金属结构图案。
在示例7中，根据示例6的主题可以可选地包括，其中，电介质无机衬底是玻璃衬底或半导体衬底。
在示例8中，根据示例6或7的主题可以可选地包括，其中，相邻金属结构彼此间隔开等于或小于10μm或5μm或4μm或3μm的距离。
在示例9中，根据示例6至8中任一项的主题可以可选地包括，其中，通过电介质无机衬底连接的金属结构的长度等于或大于25μm或50μm或100μm或200μm。
在示例10中，根据示例6至9中任一项的主题可以可选地包括，其中，金属结构是电镀金属柱。
在示例11中，根据示例6至10中任一项的主题可以可选地包括，其中，图案是规则阵列。
在示例12中，根据示例6至11中任一项的主题可以可选地包括，其中，半导体芯片和电介质无机衬底具有对准的切割边缘。
在示例13中，根据示例6至12中任一项的主题可以可选地包括，其中，金属结构图案内的电介质无机衬底中的金属的体积百分比等于或大于60％或70％或80％。
在示例14中，根据示例6至13中任一项的主题可以可选地包括，其中，半导体芯片和电介质无机衬底在其边缘区域处紧密地密封在一起。
在示例15中，根据示例6至14中任一项的主题可以可选包括，其中，电极通过无焊料连接而连接到金属结构图案。
在示例16中，根据示例6至15中任一项的主题可以可选地包括，其中，电介质无机衬底被配置为焊接到应用板，其中，金属结构图案在半导体芯片的电极与应用板上的焊料接头之间形成电连接和热连接。
在示例17中，示例6至16中任一项的主题可以可选地包括，其中，半导体芯片是功率半导体芯片。
尽管本文已经示出和描述了特定实施例，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，各种替代和/或等同实施方式可以替换所示出和描述的特定实施例。本申请旨在覆盖本文讨论的特定实施例的任何修改或变化。因此，本发明仅由权利要求及其等同物来限制。

Claims (17)

1.一种制造半导体器件的方法，包括：
在电介质无机衬底晶片中形成多个金属结构图案，其中，所述金属结构容纳在所述电介质无机衬底晶片的凹陷中，并且至少部分地通过所述电介质无机衬底晶片连接；
提供包括正面和背面的半导体晶片，其中，多个电极设置在所述半导体晶片的所述正面上；
将所述半导体晶片的所述正面接合到所述电介质无机衬底晶片，以形成复合晶片，其中，所述多个金属结构图案连接到所述多个电极；以及
将所述复合晶片分离为复合芯片。
2.根据权利要求1所述的方法，其中，在所述电介质无机衬底晶片中形成多个金属结构图案包括：
在所述电介质无机衬底晶片的第一表面中形成凹陷；
进行金属电镀，以用金属填充所述凹陷；
从与所述第一表面相对的第二表面减薄所述电介质无机衬底晶片，以暴露所述凹陷的至少一部分的所述金属。
3.根据权利要求2所述的方法，其中，减薄包括：
将所述电介质无机衬底晶片向下研磨至稍大于所述凹陷的深度的厚度；以及
蚀刻所述电介质无机衬底晶片，以暴露所述金属。
4.根据前述权利要求中任一项所述的方法，其中，将所述半导体晶片的所述正面接合到所述电介质无机衬底晶片包括：
在所述半导体晶片与所述电介质无机衬底晶片之间施加接合材料的切口图案；以及
施加热量和压力以将所述半导体晶片接合到所述电介质无机衬底晶片，由此将所述多个电极连接到所述多个金属结构图案。
5.根据前述权利要求中任一项所述的方法，其中，金属结构图案内的所述电介质无机衬底晶片中的金属的体积百分比等于或大于60％或70％或80％。
6.一种半导体器件，包括：
包括正面和背面的半导体芯片，其中，电极设置在所述半导体芯片的所述正面上；
包括金属结构图案的电介质无机衬底，所述金属结构容纳在所述电介质无机衬底的凹陷中，并且至少部分地通过所述电介质无机衬底连接；其中
所述半导体芯片的所述正面附接到所述电介质无机衬底，并且所述电极连接到所述金属结构图案。
7.根据权利要求6所述的半导体器件，其中，所述电介质无机衬底是玻璃衬底或半导体衬底。
8.根据权利要求6或7所述的半导体器件，其中，相邻金属结构彼此间隔开等于或小于10μm或5μm或4μm或3μm的距离。
9.根据权利要求6至8中任一项所述的半导体器件，其中，通过所述电介质无机衬底连接的所述金属结构的长度等于或大于25μm或50μm或100μm或200μm。
10.根据权利要求6至9中任一项所述的半导体器件，其中，所述金属结构是电镀金属柱。
11.根据权利要求6至10中任一项所述的半导体器件，其中，所述图案是规则阵列。
12.根据权利要求6至11中任一项所述的半导体器件，其中，所述半导体芯片和所述电介质无机衬底具有对准的切割边缘。
13.根据权利要求6至12中任一项所述的半导体器件，其中，所述金属结构图案内的所述电介质无机衬底中的金属的体积百分比等于或大于60％或70％或80％。
14.根据权利要求6至13中任一项所述的半导体器件，其中，所述半导体芯片和所述电介质无机衬底在其边缘区域处紧密地密封在一起。
15.根据权利要求6至14中任一项所述的半导体器件，其中，所述电极通过无焊料连接而连接到所述金属结构图案。
16.根据权利要求6至15中任一项所述的半导体器件，其中，所述电介质无机衬底被配置为焊接到应用板，其中，所述金属结构图案在所述半导体芯片的所述电极与所述应用板上的焊料接头之间形成电连接和热连接。
17.根据权利要求6至16中任一项所述的半导体器件，其中，所述半导体芯片是功率半导体芯片。
CN202110812480.1A 2020-07-21 2021-07-19 芯片-衬底复合半导体器件 Pending CN113964046A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20186986.4A EP3944290A1 (en) 2020-07-21 2020-07-21 Chip-substrate composite semiconductor device
EP20186986.4 2020-07-21

Publications (1)

Publication Number Publication Date
CN113964046A true CN113964046A (zh) 2022-01-21

Family

ID=71741600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110812480.1A Pending CN113964046A (zh) 2020-07-21 2021-07-19 芯片-衬底复合半导体器件

Country Status (3)

Country Link
US (1) US20220028699A1 (zh)
EP (1) EP3944290A1 (zh)
CN (1) CN113964046A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4216268A1 (en) * 2022-01-21 2023-07-26 Infineon Technologies Austria AG Chip-substrate composite semiconductor device

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7939941B2 (en) * 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
US8486823B2 (en) * 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via
US8288872B2 (en) * 2008-08-05 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout
US8624360B2 (en) * 2008-11-13 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling channels in 3DIC stacks
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8691664B2 (en) * 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8390009B2 (en) * 2010-02-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode (LED) package systems
JP5398689B2 (ja) * 2010-02-22 2014-01-29 日本電波工業株式会社 圧電デバイス及びその製造方法
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US8519538B2 (en) * 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8928159B2 (en) * 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8168474B1 (en) * 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
US9177893B2 (en) * 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
US8900994B2 (en) * 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8604491B2 (en) * 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
US9105628B1 (en) * 2012-03-29 2015-08-11 Valery Dubin Through substrate via (TSuV) structures and method of making the same
US9368475B2 (en) * 2013-05-23 2016-06-14 Industrial Technology Research Institute Semiconductor device and manufacturing method thereof
US9184139B2 (en) * 2013-12-17 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of reducing warpage using a silicon to encapsulant ratio
WO2016044179A2 (en) * 2014-09-15 2016-03-24 Invensas Corporation Electronic structures strengthened by porous and non-porous layers, and methods of fabrication
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
US9443799B2 (en) * 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9748106B2 (en) * 2016-01-21 2017-08-29 Micron Technology, Inc. Method for fabricating semiconductor package
US9818729B1 (en) * 2016-06-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and method
EP4216271A1 (en) * 2022-01-21 2023-07-26 Infineon Technologies Austria AG Semiconductor package including a chip-substrate composite semiconductor device

Also Published As

Publication number Publication date
US20220028699A1 (en) 2022-01-27
EP3944290A1 (en) 2022-01-26

Similar Documents

Publication Publication Date Title
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
JP5944359B2 (ja) ガラス基板を有する半導体デバイスの製造方法
US9177893B2 (en) Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
US9853079B2 (en) Method of forming a stress released image sensor package structure
CN102931094A (zh) 具有增大焊接接触面的晶圆级封装结构及制备方法
US9165792B2 (en) Integrated circuit, a chip package and a method for manufacturing an integrated circuit
US9263335B2 (en) Discrete semiconductor device package and manufacturing method
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
CN113964046A (zh) 芯片-衬底复合半导体器件
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
US6281096B1 (en) Chip scale packaging process
US9570419B2 (en) Method of thinning and packaging a semiconductor chip
CN108807197B (zh) 具有侧壁金属化部的芯片封装
US20230097173A1 (en) Type of bumpless and wireless semiconductor device
US20230245992A1 (en) Integrated circuit chip package that does not utilize a leadframe
US8633581B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination