JPH0831864A - 陽極接合法を用いて製造した電子部品及び電子部品の製造方法 - Google Patents

陽極接合法を用いて製造した電子部品及び電子部品の製造方法

Info

Publication number
JPH0831864A
JPH0831864A JP6160350A JP16035094A JPH0831864A JP H0831864 A JPH0831864 A JP H0831864A JP 6160350 A JP6160350 A JP 6160350A JP 16035094 A JP16035094 A JP 16035094A JP H0831864 A JPH0831864 A JP H0831864A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
insulating coating
anodic bonding
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6160350A
Other languages
English (en)
Other versions
JP3383081B2 (ja
Inventor
Ryoji Takahashi
良治 高橋
Toshiaki Shinohara
利彰 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16035094A priority Critical patent/JP3383081B2/ja
Priority to US08/499,906 priority patent/US5900671A/en
Priority to DE19549750A priority patent/DE19549750B4/de
Priority to DE19525388A priority patent/DE19525388B4/de
Priority to DE19549563A priority patent/DE19549563B4/de
Publication of JPH0831864A publication Critical patent/JPH0831864A/ja
Priority to US09/249,071 priority patent/US6087201A/en
Priority to US09/249,089 priority patent/US6181009B1/en
Priority to US09/249,311 priority patent/US6268647B1/en
Priority to US09/249,090 priority patent/US6133069A/en
Priority to US09/666,101 priority patent/US6310395B1/en
Application granted granted Critical
Publication of JP3383081B2 publication Critical patent/JP3383081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 電気的にも機械的に結合が強度で、しかも複
数の電極のそれぞれにインナーリードを一括したボンデ
イングすることができる半導体装置及びその製造方法を
得ることを目的とする。 【構成】 半導体チップ１の表面に、加熱すると導電性
になる絶縁被膜２ａを電極２を避けて被覆すると共に、
リードフレーム４からのインナーリード４ａの先端を電
極２の上面を覆うように延設させた後、インナーリード
先端４ａと絶縁被膜２ａを陽極接合することで，電極２
とインナーリード４ａとを圧接して電気的に接合する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は陽極接合法を用いて製
造した電子部品及び電子部品の製造方法に関するもので
あり、特に、半導体チップの各電極のそれぞれに外部引
出用配線を同時圧接して接続する際に、半導体チップ表
面の電極部を囲む絶縁層と外部引出用配線の導体表面と
を陽極接合することで外部引出用配線と電極部と電気的
に接続するようにしたものである。
【０００２】
【従来の技術】図３９は従来の超音波熱圧着式ワイヤボ
ンド方式で半導体チップ１の表面に設けられた電極２と
図示しないリードフレームから延長されたインナーリー
ド４とを金線５で電気的に接続した状態を示す斜視図で
ある。図４０は半導体チップ１の表面に設けられた電極
２に金線５の一端を超音波熱圧着を行っている時の様子
をモデル化した図である。
【０００３】図４０において、４１はダイパッドであっ
て半導体チップ１を支える台板、６は半導体チップ１を
ダイパッド４１に固定するためのダイボンド材を示す。
ダイボンド材６及びダイパッド４１の目的は、金線５の
先端のボール５１を電極２に超音波熱圧着する時に５２
に示すボールボンディング形状になるようなキャピラリ
ー７の押圧力を支持すると共に、チップ１を支える。
【０００４】超音波熱圧着式ワイヤボンド方式において
は、キャピラリー７の中を貫通した金線５の先端がキャ
ピラリー７の先端より出た状態で高圧放電により金線５
の先端にボール５１が形成される。その後、ボール５１
は半導体チップ１上に設けられた電極２に押圧されて超
音波振動、及び熱が印加されることで、ボール５１は同
図の５２に示す様に電極２に超音波熱圧着される。そし
て、キャピラリー７はインナーリード４の先端部の位置
まで移動した後、キャピラリー７を下降させてインナー
リード４の先端部と金線５とを接続する。
【０００５】図４１の（ａ），（ｂ）及び図４２は、従
来の超音波熱圧着ワイヤボンディング方式で電極２とイ
ンナーリード４の先端を金線５で接続する時のリードフ
レームの構造を示す図であり、図４１の（ａ）におい
て、フレーム枠３は図示しない８個のダイパッド４１と
インナーリード４が３６個宛を一体に構成したものを示
す。
【０００６】図４１の（ｂ）は同図（ａ）の“ア”部分
を拡大した図を示す。同図において、３はフレーム枠、
４は３６個のインナーリードの内の代表の１個を示す。
４１はダイパッド、４２はダイパッド４１をフレーム枠
３と支持する目的で設けた吊りリードを示す。４４は外
部リードとなる部分を示す。
【０００７】図４２は３６個のインナーリード４、ダイ
パッド４１、及び吊りリード４２の詳細を示す図であ
る。同図において一点鎖線で示す長方形はモールド樹脂
で外装される位置を示す。図４３は上記で説明した従来
の超音波熱圧着ワイヤボンド方式で、電極２とインナー
リード４を金線５で接続した後、フレーム枠３をモール
ド樹脂８で外装モールドして完成した半導体装置の断面
図を示す。同図において、５３は図４０で説明した金線
５とインナーリード４とを超音波熱圧着した後の接続部
分を示す。
【０００８】図４４は金線５をチップ１上の電極（図示
しない）とインナーリード４とに圧着した部分を拡大し
た図を示す。図４５は半導体チップ１の表面に設けられ
た電極２にボール５１を超音波熱圧着して完了した時の
ボール５１の変形の様子を示す詳細図である。同図にお
いて、電極２をアルミ電極とすると、超音波熱圧着が完
了した時点で金線５及びボール変形部５２は金線素材そ
のものであるが、５４の部分で金とアルミの合金層が形
成される。２ｉは電極２を避けて半導体チップ１上に付
着された電気的絶縁性パッシベーション膜（以下、電気
的絶縁膜と記載する）を示す。
【０００９】図４６は金線５のボール変形部５２がキャ
ピラリー７によって電極２に押圧されて接続が完了した
状態を示す。図４７は金線５の他端がキャピラリー７に
よってインナーリード４にステッチボンドされて、その
変形部分５３がインナーリード４の先端部分に押圧され
た状態を示す。図４７において、変形部分５３とインナ
ーリード４がステッチボンドされると、ステッチ側はリ
ードフレーム材料によって異なるが、鉄フレームの時に
は銀メッキされるので、金と銀の合金層が生じるため、
図４５のように金の合金層５４が生じるが、本図では合
金層５４を省略している。
【００１０】図４８の（ａ）〜（ｅ）は従来の超音波熱
圧着ワイヤボンドにより半導体チップ１上の電極とイン
ナーリード４とを金線５で接続をする工程を説明したも
のである。図４８（ａ）において、熱の供給はヒートブ
ロック９よりダイパッド４１を通してチップ１に熱伝導
により伝えられる。キャピラリー７の先端より導出され
た金線５の先端は高圧電源トーチ１０によりボールに成
型される。
【００１１】同図（ｂ）はキャピラリー７を電極２（本
図では省略）に下降させ、成型されたボール５１を電極
２に超音波振動と押圧力とで圧着した状態を示す。同図
（ｃ）は図４５に示すようにボール５１の超音波熱圧着
が完了した後に、金線５の他端をインナーリード４と接
続させるために、金線５を通したキャピラリー７をイン
ナーリード４へ移動させる状態を示す。同図（ｄ）は金
線５の他端をインナーリード４にステッチボンドをした
状態を示す。同図（ｅ）は図４７に示す状態で金線５の
他端をステッチボンドによりインナーリード４に圧着を
した後に、キャピラリー７が金線５をクランプ１１で握
んだ状態で引き上げ、金線５をステッチボンド部分で切
断した状態を示す。
【００１２】図４９は超音波熱圧着によって電極２とイ
ンナーリード４との間を金線５によって接続した後の半
導体チップ１を上面より見た平面図を示す。図５０は半
導体チップ１上に電極２が１９個配置された図を示し、
２ｉは半導体チップ１の表面に電極２を除く全域に亘っ
て付着された電気的絶縁膜を示す。
【００１３】電気的絶縁膜２ｉと電極２の境界は図５１
に示すように、電極２はＣ寸法×Ｅ寸法に示す面積で構
成され、また電気的絶縁膜２ｉは電極２の面積を上回る
寸法Ｂ寸法×Ｄ寸法で開口して電極２を電気的絶縁膜２
ｉより露呈させている。半導体チップ１の断層面の構成
は、図４５に示すように電極２の外周に電気的絶縁膜２
ｉが重なっている。図５１に示すように、電極２の面積
は金線５の電気的及び機械的結合度を高めるためボール
５１が超音波熱圧着された時のボール変形部５２の外周
面積より大きくなければならない。
【００１４】又、ワイヤボンド装置の精度により図５１
に示す各電極２の中心間の寸法Ａはボール変形部５２の
外周寸法等を考慮して決められなければならない。一般
に超音波熱圧着をする限りにおいては、同図に示す回路
配線２１の幅に比較し、ワイヤボンドするための電極２
は幅を大きくしなければならない。また、従来のワイヤ
ボンド方法であると図５２に示すようにＩ寸法、Ｊ寸
法、Ｋ寸法、Ｌ寸法を注意し、ワイヤボンダーの精度、
性能を加味した半導体装置の設計をしなければならな
い。
【００１５】図５３は図５２の平面図で示される金線５
が電極２とインナーリード４に亘ってワイヤリングされ
た軸線上で切断した時の断面図を示す。金線５の半導体
チップ１の角部に対する寸法が充分とれているかはＩ寸
法をチェックすることで確認する。ダイパッド４１の角
部と金線５との隙間は、Ｊ寸法とダイパッド４１及びイ
ンナーリード４の関係から確認する。また、ステッチボ
ンド５３部分に充分な寸法が確保されているかはＫ寸法
で確認する必要がある。
【００１６】図５４の（ａ）はチップ１の中央部に配置
した電極２とインナーリード４とを超音波熱圧着ワイヤ
ボンド方式を用いて金線５で接続して完成した半導体装
置（集積回路）の内部構造を示す斜視図である。同図の
（ｂ）は同図（ａ）のイーイ線部分で切断した場合の断
面図である。図５５の（ａ）は従来行われているＴＡＢ
パッケージの断面図を示す。同図において２１は電極バ
ンプであり、電極バンプ２１は熱圧着でテープキャリア
電極リード（以下、電極リードと記載する）４ｂに予め
形成されている。同図の（ｂ）は電極バンプ２１と電極
との接続部分を拡大して示す拡大図である。ＴＡＢ方式
においては、半導体チップ１の電極と電極リード４ａと
の接続は電極バンプ２１を介して行うことで電極と電極
リード４ａとの電気的接合がなされる。
【００１７】図５６は特公昭５３−２８７４７号公報に
示された、シリコンでなる半導体材料を電気絶縁材に陽
極接合する方法を例示した図を示す。図５６において、
１ａは半導体材料であり、この半導体材料１ａは電源Ａ
によって通電され放熱している抵抗加熱条片６７に載置
されている。１ｂは半導体材料１ａの表面に付着され、
加熱するとわずかに導電性となる絶縁被膜であるガラス
膜（例えば、ホウ酸と珪酸を成分としたホウ珪酸ガラ
ス）。６８は絶縁被膜１ｂを介して半導体材料１ａに重
ね合わせられた接合対象となる電気的絶縁材料、６５は
電気的絶縁材料６８を半導体材料１ａの表面に軽く押圧
させる圧力接続片である。尚、６０は半導体材料１ａよ
り電気的絶縁材料６８に正電流を流すための直流電源で
ある。直流電源６０の正極端子６３は抵抗加熱条片６７
に負極端子は圧力接続片６５に接続されている。
【００１８】次に、陽極接合方法について説明する。抵
抗加熱条片６７を通して半導体材料１ａを、絶縁被膜１
ｂがわずかに導電性を帯びるまで加熱（約４００°〜７
００°この加熱温度は絶縁被膜材によって異なる）す
る。その結果、半導体材料１ａから電気的絶縁材料６８
にわずかな正電流（例えば数μＡ／ｍｍ2）を約１分通
電することにより、半導体材料１ａと電気的絶縁板６８
との境界面に陽極成長酸化物接合部が形成されて半導体
材料１ａと電気的絶縁材料６８が陽極接合される。
【００１９】この時、電気的絶縁材料６８は加熱温度ま
たは印加電流のどちらによっても融解しない。加熱は単
に絶縁被膜１ｂを導電性にする作用をなすだけである。
半導体材料１ａと電気的絶縁材料６８の接合は、半導体
材料１ａから電気的絶縁材料６８に正の電流を通じるだ
けで成し得る。
【００２０】図５７は同じく特公昭５３−２８７４７号
公報に示された、シリコンでなる２個の半導体材料１
ｃ，１ｄを電気絶縁材料材６８に陽極接合によって合す
る方法を例示した図を示す。この方法においては、接合
面に絶縁被膜１ｂを付着した２個の半導体材料１ｃ，１
ｄを電気的絶縁材料６８に載置した後、この電気的絶縁
材料６８を抵抗加熱条片に載置している。尚、各半導体
材料１ｃ，１ｄは正電流を流すための直流電源６１，６
２を個々に有し、各直流電源６１，６２に正極端子は対
応する半導体材料１ｃ，１ｄに接続され、各負極端子は
抵抗加熱条片６７に共通接続されている。
【００２１】次に、陽極接合方法について説明する。抵
抗加熱条片６７より電気的絶縁材料６８を通して半導体
材料１ｃ，１ｄを、絶縁被膜１ｂがわずかに導電性を帯
びるまで加熱する。その結果、半導体材料１ｃ，１ｄか
ら電気的絶縁材料６８にわずかな正電流（例えば数μＡ
／ｍｍ2）を約１分通電することにより、半導体材料１
ｃ，１ｄと電気的絶縁板６８との境界面に陽極成長酸化
物接合部が形成されて半導体材料１ａ，１ｄと電気的絶
縁材料６８が陽極接合される。
【００２２】他の公報に開示された陽極電極接合方法の
一般利用例として、特公平１−１８５２４２号公報及び
特公平４−１６４８４１号公報に、シリコンウエハの裏
面のシリコン表面を導電体表面とし、この導電体表面と
ガラスウエハの表面との間を接続する方法について示さ
れている。特公昭５３−２８７４７号公報は半導体とし
てシリコンと石英との接合、シリコンとホウ酸と珪酸を
成分とした膨張率の小さい耐熱ガラスであるホウ珪酸ガ
ラスとの接合、ゲルマニューム半導体とホウ珪酸ガラス
との接合、及びシリコンとサファイヤ絶縁材等とを接合
する例を示している。
【００２３】また特殊な応用例として特公昭６３−１１
７２３３号公報に、容量型圧力センサにおいてシリコン
ウエハとシリコン支持体ウエハを陽極接合する方法が示
されている。特公昭５３−２８７４７号公報等において
陽極接合法の原理が示されているので、陽極接合の詳細
の説明は省略する。
【００２４】図５８は従来の積層多層絶縁基板の平面図
を示す。図５９はその縦構造を示す断面斜視図を示す。
図５８において、７０は積層多層絶縁基板、７１は絶縁
板、７６は絶縁板７１上にパターンニングされた配線で
ある。また、図５９において、７１〜７５は積層された
５枚の絶縁板、７６〜８１および黒く塗り潰された部分
は各絶縁板７１〜７５上にパターンニングされた配線で
ある。各絶縁７１〜７５を積層して積層多層絶縁基板７
０を作成するには絶縁基板７１〜７５に設けたスルーホ
ールにリード線を通して積層される各絶縁基板７１〜７
５の配線と導通をとっていた。、
【００２５】従来技術における接合方法で最初にワイヤ
ボンド法を説明し、次いでＴＡＢによるバンプ接合法を
説明し、最後に陽極接合方法を述べたが、陽極接合法は
チップ表面を絶縁被膜で覆う場合や、圧力センサにおい
ての応力緩和のために用いる台座とひずみゲージを形成
するシリコンを接合する場合に用いることが知られてい
る。
【００２６】従来一般に用いられている陽極接合法は、
ガラス絶縁板と接合するシリコン自体ある程度の剛性を
有するもので、ガラス絶縁板もシリコンと同程度の剛性
を有するものを接合するのに用いられている。
【００２７】以上の説明で、ワイヤボンド法は、１．ボ
ール形成 ２．超音波熱圧着に於ける加熱、押圧力印
加、超音波振動供給 ３．キャピラリー移動 ４．ステ
ッチ部の超音波熱圧着 ５．金線切断の５工程をインナ
ーリード１本宛行わなければならない。
【００２８】ＴＡＢによるバンプ接合においても、１．
加熱圧着 ２．移動の工程をチップ上に設けられた電極
接合数だけ繰り返す必要がある。一括ボンディングは現
在実用化されていない。
【００２９】いずれもこれらの接合方法は電気的接続を
すべき電極と電極、即ち金属導体と金属導体同志を超音
波熱圧着、若しくは熱圧着で接合する。そのため、電気
的接続を行う接合部分の機械的強度、例えば剪断強度は
接合部の状態で決まってしまう。
【００３０】また、超音波熱圧着若しくは熱圧着した部
分は、金属接触摩擦熱と強性的印加荷重で組織的に破壊
を起こし再結合をして合金層を構成したものになってい
る。そのため接合面積を大きくしなければ安全な強度が
確保できない。例えば金線の直径φ＝２５μｍのものは
接合部接着面の直径φ＝１００μｍと金線径の４倍の直
径で、面積は１６倍となっている。
【００３１】
【発明が解決しようとする課題】従来の半導体装置にお
ける電極とインナーリードとの接続方法には以下のよう
な問題点があった。 （イ）従来のインナーリードと電極との接続を金線の様
な非常に剛性の弱い部材を介して行う方法では、電気的
接続を行う金線の両端部分で機械的な強度を確保しなけ
ればならい。そのため、機械的な強度を確保するために
接続部分の寸法を電気的接続に必要な寸法以上に余分に
確保することが必要となる。その結果、集積回路（Ｉ
Ｃ）の高密度化目的に反しチップ上の電極の寸法を大き
くしなければならずＩＣチップの小形化を阻害すること
になる。
【００３２】（ロ）また、従来のインナーリードと電極
との接続を金線の様な非常に剛性の弱い部材を介して行
う方法では、電気的接続を行う金線の両端部分及び金線
自体を外的負荷から保護する目的や半導体チップ自体等
を外部環境から保護する目的で半導体チップ及びインナ
ーリードをモールドすることは必定であり、そのため半
導体装置の外形寸法は所定の大きさにならざる得ないと
いう問題点があった。
【００３３】（ハ）最近のＩＣの高集積化により、外部
に信号を取り出す電極の数が多くなっている。しかし、
従来のワイヤボンド法やＴＡＢによるバンプ接続法で
は、機械的接合強度をある程度確保するためには電極の
寸法を所定の寸法に決めなければならい。その結果とし
てチップの全体の寸法が電極の数に左右されＩＣチップ
の小形化を阻害することになる。
【００３４】（ニ）インナーリードを封止部の外部に延
設して形成た接続ピンの数が１０００ピン以上の多ピン
になると、電極１本、１本に接合作業を施すワイヤボン
ド接合法であると接続精度にばらつきが生じても、電極
への接合が正常に行われているかどうかの検証が困難に
なる。
【００３５】（ホ）特に超音波熱圧着若しくは熱圧着に
より接合部に作られる合金層の機械的強度の正確な値の
把握は困難なことから高い安全率を見込んで接合部の設
計をしなければならない。そのため、組立工程中に生じ
る振動、自重、その他の外力を考慮して充分余裕のある
設計をしなければならず設計的制限を受けることにな
る。
【００３６】（ヘ）従来の電極接続方法では、接続動作
を電極の数ｎに対応してｎ回若しくは２倍の２ｎ回繰り
返す必要があった。そのため、多ピン構成の半導体装置
になればなる程、接続に要する時間が増える。
【００３７】この発明は上記のような問題点を解消する
ためになされたもので、インナーリードと電極との電気
的な接続およびインナーリードと電極周囲の絶縁膜との
機械的結合が強固で、しかも複数の電極のそれぞれにイ
ンナーリードを陽極接合法を用いて一括してボンデイン
グすることができる電子部品及び電子部品の製造方法を
得ることを目的とする。
【００３８】
【課題を解決するための手段】請求項１の発明に係る陽
極接合法を用いて製造した電子部品は、電流入出力用の
導体と、電気的に接続される電極を有した回路素子とを
備え、前記電極の周囲に加熱をすると導電性になる絶縁
被膜を付着した後に、前記導体を前記電極に接触させて
前記絶縁被膜上に重ね合わせてこの絶縁被膜と前記導体
とを陽極接合し、前記導体と前記電極とを電気的に接続
させたものである。
【００３９】請求項２の発明に係る陽極接合法を用いて
製造した電子部品は、半導体チップの表面に加熱をする
と導電性になる絶縁被膜を前記半導体チップ表面上に設
けられた電極を避けて付着し、この電極を覆うようにリ
ードフレームから延設されたインナーリードの先端を前
記絶縁被膜に重ねた状態でこの絶縁被膜と前記インナー
リードの先端を陽極接合すると共に、このインナーリー
ドと電極とを電気的に接続したものである。
【００４０】請求項３の発明に係る陽極接合法を用いて
製造した電子部品は、請求項２に記載の半導体チップの
表面に設けられた絶縁性パッシベーション膜の上に金属
被膜を付着したものである。
【００４１】請求項４の発明に係る陽極接合法を用いて
製造した電子部品は、請求項２に記載の半導体チップ上
の電極の表面を、前記半導体チップの表面に付着された
加熱すると導電性になる絶縁被膜の最上面より高くした
ものである。
【００４２】請求項５の発明に係る陽極接合法を用いて
製造した電子部品は、請求項４に記載の電極の先端形状
を凸面形状としたものである。
【００４３】請求項６の発明に係る陽極接合法を用いて
製造した電子部品は、請求項２に記載の半導体チップ上
の電極の表面を、前記半導体チップの表面に付着された
加熱すると導電性になる絶縁被膜の最上面より低くなる
ように構成したものである。
【００４４】請求項７の発明に係る陽極接合法を用いて
製造した電子部品は、請求項５に記載の加熱すると導電
性になる絶縁被膜の表面より低い面に設けた電極に、前
記絶縁被膜の表面より一部が突出する弾性率の小さい導
電性物質を載置したものである。
【００４５】請求項８の発明に係る陽極接合法を用いて
製造した電子部品は、請求項７に記載の導電性物質に水
銀を用いたものである。
【００４６】請求項９の発明に係る陽極接合法を用いて
製造した電子部品は、請求項２に記載の半導体チップ上
に陽極接合されたインナーリードの表面の一部に加熱す
ると導電性になる絶縁被膜を付着して回路基板の配線導
体に載置し、前記絶縁被膜と配線導体とを陽極接合した
ものである。
【００４７】請求項１０の発明に係る陽極接合法を用い
て製造した電子部品は、請求項２に記載の半導体チップ
上に陽極接合されたインナーリードの末端を前記半導体
チップのエッジ沿って屈折させてアウトリードに成型し
たものである。
【００４８】請求項１１の発明に係る陽極接合法を用い
て製造した電子部品は、半導体チップの表面に加熱する
と導電性になる絶縁被膜を前記半導体チップ表面上に設
けられた電極を避けて付着すると共に、前記電極と電気
的に接合する配線導体以外に前記絶縁被膜と接触する導
体片をパターンニングにした回路基板に前記半導体チッ
プを実装し、前記絶縁被膜と導体片とを陽極接合させる
ことで前記電極と配線導体を電気的接合したものであ
る。
【００４９】請求項１２の発明に係る陽極接合法を用い
て製造した電子部品は、第１の回路基板にパターニング
された配線導体より絶縁されてパターニングされた導体
片に加熱すると導電性になる絶縁被膜を付着し、前記配
線導体と電気的接続をとる配線導体とこの配線導体より
絶縁された導体片がパターニングされた第２の回路基板
を前記第１の回路基板に積層して前記絶縁被膜と導体片
とを陽極接合させ、積層回路基板を形成するものであ
る。
【００５０】請求項１３の発明に係る陽極接合法を用い
て製造した電子部品は、半導体装置のアウトリードの配
線導体接触部の一部に加熱すると導電性になる絶縁被膜
を付着して回路基板の配線導体に配置し、この絶縁被膜
と配線導体とを陽極接合させることでは半導体装置を回
路基板に実装させものである。
【００５１】請求項１４の発明に係る陽極接合法を用い
て製造した電子部品は、インナーリードの先端に突起部
を設けると共にこの突起部の周囲に加熱すると導電性に
なる絶縁被膜を付着し、前記半導体チップ上の電極の周
囲に金属皮膜を所定の厚みで付着して前記電極に達する
凹部を形成してこの凹部に前記突起部を係合させて前記
インナーリードと前記電極とを接触させて前記絶縁被膜
と前記金属皮膜とを陽極接合したものである。
【００５２】請求項１５の発明に係る陽極接合法を用い
て製造した電子部品は、インナーリードの先端に付着さ
れ加熱すると導電性になる絶縁被膜にインナーリードに
達する開口部を設けて凹部を形成し、この凹部に前記半
導体チップ表面の金属皮膜より突出して設けられた凸状
の電極を係合させて前記インナーリードと前記電極とを
接触させた状態で前記絶縁被膜と前記金属皮膜とを陽極
接合したものである。
【００５３】請求項１６の発明に係る陽極接合法を用い
て製造した電子部品は、半導体チップの裏面に加熱する
と導電性になる絶縁被膜を付着してリードフレームのダ
イパッドに載置した後、前記絶縁被膜とダイパッドとを
陽極接合して前記リードフレームパッドを前記半導体チ
ップに固定したものである。
【００５４】請求項１７の発明に係る電子部品の製造方
法は、半導体チップの表面に、電極を除く全表面に加熱
すると導電性になる絶縁被膜を付着した後に各インナー
リードの先端部分を対応する電極の上面に位置合わせ
し、陽極接合法で前記各インナーリードと前記絶縁被膜
とを接合する過程で前記各電極とインナーリードとを同
時に電気的に接続するようにしたものである。
【００５５】請求項１８の発明に係る電子部品の製造方
法は、半導体ウエハを複数に分割分離して形成した各半
導体チップの表面に、電極を除く全表面に付着され加熱
をすると導電性になる絶縁被膜とインナーリードとを陽
極接合法で接合する際に、弾性率の小さい導電性物質を
前記絶縁被膜層に設けた凹部に嵌合して電極に挿入した
後、陽極接合により前記絶縁被膜と前記インナーリード
とを陽極接合する過程で前記導電性物質を前記電極に圧
接させながら前記インナーリードと前記電極とを電気的
に接続するようにしたものである。
【００５６】請求項１９の発明に係る電子部品の製造方
法は、半導体チップの電極部に設けたバンプの周辺に加
熱すると導電性になる絶縁被膜を付着し、前記電極部の
バンプをＴＡＢ自動実装用のフレキシブルテープにエッ
チングにより形成されたインナーリードに載置した後に
前記絶縁被膜とインナーリードとを陽極接合し、前記電
極を前記バンプを介してインナーリードに電気的に接続
するようにしたものである。
【００５７】請求項２０の発明に係る電子部品の製造方
法は、外部配線用のボールグリッドアレイが設けられた
半導体装置の底面に前記ボールグリッドアレイの頂部が
露出する程度に加熱をすると導電性になる絶縁被膜を付
着した後に、前記ボールグリッドアレイを回路基板上の
配線導体に載置して前記絶縁被膜と前記配線導体とを陽
極接合することで前記ボールグリッドアレイと配線導体
とを電気的に接続するようにしたものである。
【００５８】
【作用】請求項１の発明における陽極接合法を用いて製
造した電子部品は、導体と電極周囲の絶縁被膜とを陽極
接合することで、導体を溶融することなく機械的に強固
に回路素子に接合できると共に、導体の電極に対する電
気的接合度を高くできる。
【００５９】請求項２の発明における陽極接合法を用い
て製造した電子部品は、リードフレームから延設された
インナーリードの先端部分を半導体チップの電極の周囲
の絶縁被膜に陽極接合することで、インナーリードを半
導体チップ上に機械的に強固に接合できると共に、イン
ナーリードの電極にたいする電気的接合度を高くでき
る。
【００６０】請求項３の発明における陽極接合法を用い
て製造した電子部品は、半導体チップの絶縁性パッシベ
ーション膜の上に金属皮膜を設けたため、半導体チップ
を陽極として配線基板に陽極接合できると共に、半導体
チップの最上面にが金属皮膜が付着されているため電磁
波等の影響を受けにくくなる。
【００６１】請求項４の発明における陽極接合法を用い
て製造した電子部品は、半導体チップの上面に設けた電
極の表面を周囲に付着した絶縁被膜の表面より突出させ
たことで、絶縁被膜と陽極接合されるインナーリードと
の電気的接合度が高くなる。
【００６２】請求項５の発明における陽極接合法を用い
て製造した電子部品は、半導体チップの上面に設け、付
着した絶縁被膜の表面より突出させた電極の頂部を凸状
とするとでインナーリードと絶縁被膜とを陽極接合した
場合に電極の頂部はインナーリードによって潰され易く
なり電気的接合が高まると共に頂部の高さ調整が容易と
なる。
【００６３】請求項６の発明における陽極接合法を用い
て製造した電子部品は、半導体チップ上の電極の表面
を、周囲に付着した絶縁被膜の表面より低くして凹部を
形成したことで、凹部にインナーリードと電極との導通
を確実にできる導電性物質を載置することができる。
【００６４】請求項７の発明における陽極接合法を用い
て製造した電子部品は、電極に載置されインナーリード
によって押圧される導電性物質を弾性率の小さい物質す
ることで電極とインナーリードとの導通度は導電性物質
を介してより向上する。
【００６５】請求項８の発明における陽極接合法を用い
て製造した電子部品は、電極に載置されインナーリード
によって押圧される導電性物質を水銀球とすることで、
水銀球の圧縮時に水銀とインナーリード及び電極との接
触面積が広がり電極とインナーリードとの導通度が向上
する。
【００６６】請求項９の発明における陽極接合法を用い
て製造した電子部品は、半導体チップ上に陽極接合され
て電極に電気的に接合されたインナーリードの表面の一
部に絶縁被膜を付着し、回路基板の配線導体と陽極接合
することで半導体チップより外部接続リードを引き出さ
なくてもは半導体チップを回路基板に実装することがで
きる。
【００６７】請求項１０の発明における陽極接合法を用
いて製造した電子部品は、半導体チップ上に陽極接合し
たインナーリードの末端を半導体チップのエッジに沿っ
て下方に屈折して外部接続リードとすることで全体を小
型化した半導体装置を製造することができる。
【００６８】請求項１１の発明における陽極接合法を用
いて製造した電子部品は、半導体チップの電極の周囲に
付着した絶縁被膜と電極が接合される配線導体周囲の導
体片とを陽極接合することで、半導体チップの回路基板
にたいする機械的接合を強固なものしながら電極と配線
導体との電気的接合を強固に行うことができる。
【００６９】請求項１２の発明における陽極接合法を用
いて製造した電子部品は、第１の回路基板にパターニン
グされた配線導体以外の導体片に絶縁被膜を付着し、第
２の回路基板の配線導体及びこの配線導体以外の導体片
と第１の回路基板の配線導体及び導体片とを重ね合わせ
て陽極接合して多層積層配線基板を作ることで厚み寸法
精度の高い積層配線基板を作成することができる。
【００７０】請求項１３の発明における陽極接合法を用
いて製造した電子部品は、半導体装置のアウトリードの
配線導体接触部の一部に絶縁被膜を付着して回路基板の
配線導体上に配置した後に、絶縁被膜と配線導体とを陽
極接合するこで複数の半導体装置を同時に配線基板に実
装できる。
【００７１】請求項１４の発明における陽極接合法を用
いて製造した電子部品は、インナーリードの先端部に形
成したと突起部と半導体チップ表面の絶縁被膜を電極に
至るまで開口した凹部とを係合させてインナーリードと
絶縁被膜と陽極接合することで、インナーリードと電極
との結合が強固になる。
【００７２】請求項１５の発明における陽極接合法を用
いて製造した電子部品は、インナーリードの先端部に付
着した絶縁被膜を開口して形成した凹部と半導体チップ
上に付着された金属皮膜より突出した凸状の電極とを係
合させて絶縁被膜と金属皮膜とを陽極接合することで、
インナーリードと電極との結合が強固になる。
【００７３】請求項１６の発明における陽極接合法を用
いて製造した電子部品は、半導体チップの裏面に絶縁被
膜を付着してリードフレームのダイパッドに陽極接合
し、半導体チップ上にインナーリードを陽極接合するこ
とで、ダイボンド材が不要となって安価に半導体装置が
製造できる。
【００７４】請求項１７の発明における電子部品の製造
方法は、半導体チップ表面上に設けた各電極の周囲に絶
縁被膜を付着した後、リードフレームからの各インナー
リードの先端部を対応する電極に向けて位置決めして各
電極と対応するインナーリードを一括して陽極接合する
ことで、各インナーリードは半導体チップに広い範囲で
機械的に強固に結合されると共に、インナーリードと電
極とが電気的に接合される。
【００７５】請求項１８の発明における電子部品の製造
方法は、電極の部分にインナーリードによって押圧され
ると塑性変形する導電性物質を載置することでインナー
リードと電極との接触面積及び接合度は導電性物質によ
り向上する。
【００７６】請求項１９の発明における電子部品の製造
方法は、ＴＡＢ自動実装のフレキシブルテープにエッチ
ングされた各インナーリードの先端を半導体チップ上の
各電極に設けたバンプに対して位置決めし、各インアー
リードと半導体チップ上に付着した絶縁被膜とを陽極接
合することで従来のＴＡＢ自動実装と比較して少ない工
程で半導体チップをインナーリードに接合できる。
【００７７】請求項２０の発明における電子部品の製造
方法は、ボールグリッドアレイがが設けられた半導体装
置の底面にボールグリッドアレイの頂部が露出する程に
付着した絶縁被膜とボールグリッドアレイが当接する配
線導体とを陽極接合することで、陽極接合の過程でボー
ルグリッドアレイと配線導体とが電気的に接合されるた
め、多ピン構成の半導体装置であっても少ない工程で短
時間に配線基板に実装できる。
【００７８】
【実施例】
実施例１．以下、この発明の一実施例を図について説明
する。図１は半導体チップの各電極にインナーリードを
陽極接合する方法を説明する陽極接合手段と半導体チッ
プの側面断面図である。図おいて、１は半導体チップ、
２ａは半導体チップ１の表面に電極の部分を避けてスパ
ッタリング方法で付着したガラス材でなる絶縁被膜であ
り加熱すると加熱した部分が導電性を帯びる。
【００７９】ガラス材の材質としてはホウ酸と珪酸を成
分とするホウ珪酸ガラス（一般にフラスコ等に使用され
る）が望ましい。それは、ホウ珪酸ガラスの線膨張率が
半導体チップ１上の酸化シリコンから成る電気的絶縁膜
の線膨張率とほぼ等しいため、絶縁被膜が冷えても電気
的絶縁膜より剥離しにくいからである。
【００８０】３は図４２に示すような構成をしたリード
フレームである。だが、本実施例におけるリードフレー
ム３では、従来、半導体チップを載置するのに必要とし
たダイパッド４１及び吊りリード４２（一点鎖線で示
す）が、陽極接合方法を用いるとインナーリード４が半
導体チップ１と直接陽極接合されるため不要となる。
尚、図１においては、半導体チップ１は従来のダイパッ
ド４１が設けられた位置の中央部分に位置決めされる。
そして、各インナーリード４は図３に示すように半導体
チップ１の各電極の直上まで延長される。
【００８１】また、図３において、一点鎖線は従来のイ
ンナーリード４の先端の位置であって一点鎖線より先に
伸ばした部分が本実施例によるインナーリード４ａを示
す。インナーリード４ａの先端は半導体チップ１の上面
に形成された電極２を越えて延長されている。同図にお
いて、黒く塗り潰されたインナーリード４ａの先端部分
が半導体チップ１上で絶縁被膜２ａと陽極接合されると
共に、インナーリー４ａの裏面で電極２を押圧すること
で両者の電気的接続が行なされる。即ち、インナーリー
ド４ａが絶縁被膜２ａに接合されて行くと、インナーリ
ード４ａの接合面が、数ミクロンの単位で絶縁被膜２ａ
より突出した電極２の表面に押圧して電気的接続がなさ
れる。
【００８２】６０は直流電源、６３は直流電源６０の陽
極端子、６４は直流電源６０の陰極端子、６５は圧力接
触片、６７は抵抗加熱板、６６ａ，６６ｂは抵抗加熱板
６７に電源Ａより通電する電源リードを示す。この構成
は図５８に示す構成と同様である。６８ａは半導体チッ
プ１とリードフレーム３を陽極接合する時に、絶縁被膜
２ａとリードフレーム３の接合面との接触を確実にする
目的と半導体チップ１の位置決めを正確にする位置決め
治具である金属片、６９は直流電源６０よりリードフレ
ーム３に正電位をかける電源リード、７０は直流電源６
０より圧力接触片６５を介して半導体チップ１に負電位
をかける電源リードである。
【００８３】以上の構成により、電源Ａが電源リード６
６を通して電流を抵抗加熱板６７に流すると抵抗加熱板
６７は放熱し、リードフレーム３を通して絶縁被膜２ａ
を４００℃±５０℃位に加熱して導電性を帯びさせる。
導電性を帯びた状態でリードフレーム３と位置決め治具
６８ａ間に直流電源６０より直流電圧を印加すると、絶
縁被膜２ａとリードフレーム３との間に正電流が流れ
る。その結果、絶縁被膜２ａとリードフレーム３の境界
面２ａ1（絶縁被膜２ａの下方の太線で示す）に静電接
着力と電気化学結合力が発生してリードフレーム３先端
のインナーリードと半導体チップ表面が陽極接合され
る。
【００８４】また、インナーリード３と半導体チップ１
の電極との電気的接続に関しては、図３に示されるよう
に、同図において、黒く塗り潰されたインナーリード４
ａの先端部分が半導体チップ１上で絶縁被膜２ａと陽極
接合されると共に、インナーリー４ａの裏面で電極２を
押圧することで両者の電気的接続が行なされる。即ち、
インナーリード４ａが絶縁被膜２ａに接合されて行く
と、インナーリード４ａの接合面が、数ミクロンの単位
で絶縁被膜２ａより突出した電極２の表面に押圧して電
気的接続がなされる。
【００８５】図２はインナーリード３に複数の半導体チ
ップ１を同時に陽極接合する方法の一例を説明する図で
ある。同図において、６１は一方の半導体チップ１の絶
縁被膜２ａとリードフレーム３に正電流を流すための直
流電源、６２は他方の半導体チップ１の絶縁被膜２ａと
リードフレーム３に正電流を流すための直流電源を示
す。図において、リードフレーム３の上に２個の半導体
チップ１，１を乗せ、同時に陽極接合する場合、２個の
直流電源６１，６２を用いて各半導体チップ１，１とリ
ードフレーム３間に正電流を流すようにしている。この
場合、何等かの手段でリードフレーム３に対する半導体
チップ１，１の位置決めが正確になされるのであれば、
図１に示すように押え治具兼位置決め治具兼共通短絡導
体片としての位置決め治具６８ａを用いる必要は無い。
【００８６】そして、この方法では陽極接合をするため
には単に絶縁被膜２ａ側を陰極とし、金属導体であるリ
ードフレーム３を陽極として正電流を流せば良い。ま
た、リードフレーム３を吸着する図示しない単一或いは
複数のコレット（真空吸着装置）が陽極となるように各
直流電源より正電位を印加してもよい。この場合直流電
源は単一でも良い。
【００８７】図４は陽極接合が行われる部分を示した半
導体チップ１の断面図で、図３に示す幅Ｗ３のリードフ
レーム４ａの中央部を長手方向に切断した場合の断面図
を示す。図４において、２は一辺の幅Ｗ２で高さｈの直
方体の電極を示す。この電極２の周囲には一辺がＷ２ｎ
の正方形の開口部が形成され、この開口部の避けて半導
体チップ１上に絶縁被膜２ａが付着されている。従っ
て、電極２と絶縁被膜２ａとの間にはＷ２ｎ−Ｗ２のギ
ャップが生じる。
【００８８】寸法ｈで示される一点鎖線の部分は、陽極
接合の際にインナーリード４ａによって押圧され変形さ
れない前の電極２の縦寸法を表し、絶縁被膜２ａ面より
Δｈだけ上部が突出している。従って、絶縁被膜２ａは
半導体チップ表面に（ｈ−Δｈ）の厚みで付着されてい
ることになる。
【００８９】また、陽極接合が完了して電極２が押圧さ
れた場合、電極２は同図４の実線で示すように（ｈ−Δ
ｈ）の高さになる。電極２は押圧されると潰れて当然横
方向に幅が増加するが、電極２と絶縁被膜２ａとの間に
はＷ２ｎ−Ｗ２の余裕があるため絶縁膜２に対してその
増加分の影響が及ぶことはない。
【００９０】しかし、実際、電極２を押圧してΔｈ／ｈ
なる圧縮歪みを生じた時、電極２の幅Ｗ２の増加分ΔＷ
はΔＷ＝ν×（Δｈ／ｈ）であり、この時に電極２のポ
アソン比νは略０．３のオーダであるため、設計段階で
検討して増加分ΔＷを無視できる場合はＷ２ｎ＝Ｗ２と
してもよい。
【００９１】実際、インナーリード４ａと絶縁被膜２ａ
が陽極接合される部分は幅Ｗ２ｎの開口部を挟んだ陽極
接合領域ｌ1とｌ2の範囲である。次に陽極接合領域
ｌ1，ｌ2において生じる陽極接合力および電極２に生じ
る反力について図５を参照して詳細に説明する。
【００９２】図５は絶縁被膜２ａに対して生じる陽極接
合力Ｆfabと電極２より生じる反力Ｆelの関係を説明す
るもので、陽極接合力Ｆfabの大きさは電極圧縮による
反作用として生じる反力Ｆelに比べてＦfab》Ｆelとな
るように電極２の大きさを設計し、常に反力Ｆelには静
的単純圧縮が掛かるようにする。
【００９３】また、陽極接合領域ｌ1とｌ2とは等しくな
いために図５ではトーオルの陽極接合力Ｆfabの中心に
反力Ｆelが来るように描いていないが理想的にはＦelが
Ｆfabの中心、即ち電極２がインナーリード４ａの陽極
接合部の中心に来るようにするのが望ましい。しかし、
電極２にモーメントと圧縮が掛かっても良い設計事項で
あれば、ＦelをＦfabの中心外に設けても良い。
【００９４】陽極接合された時、電極２に生じる反力Ｆ
elはΔｈ／ｈに比例したＦel＝Ｅ×（Δｈ／ｈ）×Ｗ２
×Ｗ２で表される。ここで、Ｅは電極２を構成する材料
物性で決まる弾性率（ヤング率）を示す。
【００９５】陽極接合力Ｆfabは絶縁被膜２ａであるホ
ウ珪酸ガラスとシリコンとを接合させた時の接合面の引
張破断強度の実測結果であり、ガラス母材の破断を示す
程強固に接合されている。そのため陽極接合強度σfab
≧４kgf／mm2と考えられるので陽極接合による接合力Ｆ
fab＝｛Ｗ３×（ｌ1＋Ｗ２ｎ＋ｌ2）−Ｗ２ｎ×Ｗ２
ｎ｝×σfabとなる。今、陽極接合力と反力の比をＦfab
／Ｆelを考えると、この値は１より大きくならなければ
ならない。ここで、Ｆfab／Ｆelは以下の式で表され
る。
【００９６】
【数１】
【００９７】電極２の材質としてアルミニウムを採用し
た場合Ｅ＝６３００kgf／mm2を代入するとＦfab／Ｆel
は以下の式で表される。
【００９８】
【数２】
【００９９】電極２の破断強度は７kgf／mm2であるか
ら、電極２が圧縮力を受けた時塑性変域内で変位させる
ようにすると、Δｈ／ｈとして取り得る値は、１.１×
１０-3以下となる。そのため、破断強度を２倍の余裕を
もって設定し、Δｈ／ｈ＝５×１０-4として各部の寸法
を決めるとＦfab／Ｆelは以下の式で表される。
【０１００】
【数３】
【０１０１】ここで、Ｗ３≧Ｗ２ｎ≧Ｗ２であることか
ら、Ｗ３≒Ｗ２ｎ≒Ｗ２とすると最小のＦfab／Ｆelが
以下の式から得られる。
【０１０２】
【数４】
【０１０３】従って、上式の条件を満足すれば良く、図
４に示す様に（ｌ1＋Ｗ２ｎ＋ｌ2）をＷ２より大きくす
ることは可能である。
【０１０４】本実施例では以上の条件を満足する様に、
Ｗ３，ｌ1＋ｌ2＋Ｗ２ｎ，Ｗ２を決定する（Ｗ２ｎ−Ｗ
２）／Ｗ２≧ν×Δｈ／ｈの関係からΔｈ／ｈをアルミ
電極の場合５×１０-4とした場合にν＝０.３３より、
Ｗ２ｎ＞１.０００１６５Ｗ２＝Ｗ２＋１.６５×１０-4
×Ｗ２となる。そのため、Ｗ２ｎをＷ２より大きくする
場合には、Ｗ２ｎの寸法はＷ２の１.６５×１０-4倍と
なり電極２の寸法より微小な大きさで開口部を形成すれ
ば良いことになる。
【０１０５】Δｈ／ｈ＝５×１０-4を採用すると、絶縁
被膜２ａの厚さはｈ−Δｈ＝０.９９９５・ｈにする必
要がある。一般に絶縁被膜２ａの厚さを２５μｍとする
と、電極の高さをｈ＝２５.０１２５μｍに設計すれば
よく、絶縁被膜２ａの厚さに１２５Å嵩上げしたものを
作る。
【０１０６】以上は電極２の構成材料の塑性変形領域で
Δｈ／ｈを設計してΔｈ／ｈ＝５×１０-4になる様に寸
法を決めたために、絶縁被膜と電極の高さの差が２５×
５×１０-4＝１２５×１０-4μｍと小さくなったので製
造上に精度良く電極２の高さを作り込む必要がある。
【０１０７】塑性変形領域を越えて電極２を使用する時
は、製造上の精度を落として電極高さを調整することが
できるために、電極２の接触面を図６の（ａ）に示すよ
うに球状にするか、図６の（ｂ）に示すように示す台形
状にすると良い。或いは、後述するが、図７、図８に示
すように電極面に球状の軟性導体（半田等）を載置し、
この軟性導体を介してインナーリードと電極との電気的
接続をとっても良い。
【０１０８】尚、ここで図８に基づき下式によるＦfab
／Ｆel値を１より大きくするために、Ｗ３＞Ｗ２にした
場合の半導体チップ１に平面図を示す。
【０１０９】
【数５】
【０１１０】そして、Ｆfab／Ｆelの値を大きくするに
は、Ｗ２をできる限り小さくしＷ３をできる限り大きく
することが効果的である。図９は図８におけるア−ア断
面図、図１０は図８に於けるイ−イ断面を示す。図８〜
図１０は陽極接合する工程でインナーリード４ａの縦方
向の中心と半導体チップ１の表面に設けられた電極２の
接合中心は一致した状態を示しているが、アセンブリ工
程では図８に示す中心線イ−イのズレ、中心線ア−アの
ズレを考慮する必要がある。
【０１１１】これらのアセンブリ誤差を生じたとしても
電極２はインナーリード４ａが陽極接合される範囲から
逸脱しないことを考えて各部の寸法を決めたものであ
る。図８〜図１０において電極２の一辺の寸法をＷ２＝
５０μｍ，開口部の一辺の寸法をＷ２ｎ＝５１μｍ、絶
縁被膜２ａの厚みをｈ−Δｈ＝２５μｍ、インナーリー
ド２ａの幅をＷ３＝３００μｍ、各陽極接合領域である
ｌ2＝４００μｍ，ｌ1＝４００μｍとしてＦfab，Ｆel
を求める。
【０１１２】その結果、Ｆfab＝１.０１kgfの陽極接合
力を有し、電極圧縮による反力Ｆel＝７.８８gfとな
る。この時電極２の接触面の面圧は３.１５kgf／mm2で
電気的導通を得るためには充分な面圧と言える。そし
て、Ｆfab／Ｆel＝１２８.２となり充分な接合力を得る
ことができる。 尚、図１０では陽極接合部長さｌ1と
ｌ2が異ならせ、電極２は１個のものを説明したが、複
数個にしても良いことは言うまでもない。
【０１１３】図１１は陽極接合方法でインナーリード４
ａと半導体チップ１を接合した状態を半導体チップ１の
上面より見た平面図を示す。この図から明らかなよう
に、インナーリード４ａの先端は半導体チップ１の表面
を電極２を越えて引延される。そして、インナーリード
４ａの先端を塗り潰した部分で陽極接合が行われる。従
来のワイヤボンド接合法を用いたイナーリード４と半導
体チップ１を接合した様子を示す図４９と本実施例によ
る陽極接合方法とを対比して説明すると、陽極接合方法
を用いると金線５、ダイパッド４１、及び吊りリード４
２は不必要となることが容易に理解できる。
【０１１４】図１２は半導体チップ１の表面に配置され
た電極２と電極２の部分に開口部を形成した絶縁被膜２
ａを示す。ここで注意すべきことは絶縁被膜２ａを付着
した半導体チップ１の表面は全て陽極接合可能領域であ
り、インナーリード４ａが陽極接合されない陽極接合可
能領域も目的によって自由に使用できるのが特徴であ
る。
【０１１５】実施例２．上記、実施例１では電極２の接
触面の形状を球状や台形状を示したが、ピラミッド形
や、エッチングして形成する時のサイドエッチを利用し
た変形電極でも形状に拘わらず本文で述べた条件を満た
せば効果は同じである。これは、陽極接合が完了した時
にインナーリード４ａと電極２ａとの間で電気的導通に
供される面積が必要最小限であれば良い。この場合、例
えば図６の（ｂ）に示すように接合により押し潰される
電極２ａの接触部分は塑性領域を越えて破線で示すよう
に変形するが、電気的な導通のみ行えれば良い。
【０１１６】そして、電極２の物性の選択を適確に行え
ば、電極２が圧縮による塑性変形を起こしても電極２と
インナーリード４ａ間の電気的導通を正常に維持でき
る。最悪でも金線５を溶融し、この溶融した金線５を電
極であるアルミと再結合させるワイヤボンデイングによ
る方式より安定な接合が得られる。その理由は、陽極接
合により、インナーリード４ａを電極部５以外の部分で
充分強固な機械的接合が行われているためである。
【０１１７】実施例３．上記実施例１では電極２の接触
面を球状にするか台形状にしたが、絶縁被膜２ａと電極
２との間の押潰寸法量Δｈを多く大きく確保するため
に、図７の（ａ）に示すように電極２に低弾性係数を有
する例えば、金、半田等の導電性の小球２Ａを設けるこ
とが有効でである。同図において２Ｂは陽極接合された
時に、図示しないインナーリードによって小球２Ａが押
し潰されてインナーリードと電極２が接合されて導通状
態になった状態を示す。
【０１１８】図７の（ａ）においては、電極２は絶縁被
膜２ａの開口部においてシリコン基板より突出させた
が、図７の（ｂ）は開口部において電極２をシリコン基
板表面に露出させて電極２を絶縁被膜２ａの表面から
（ｈ−Δｈ）だけ低い位置にあることを示す。この結
果、図７の（ａ）に示す導電性の小球２Ａより、電極２
ａの厚み分だけ大きな径の球状体２Ｃを嵌入することが
できる。この時押し潰された後の形状２Ｄが半径Ｒで高
さ（ｈ−Δｈ）の円筒と仮定すると導体球σとの関係は
以下の式で表される。
【０１１９】
【数６】
【０１２０】ここで、球の半径ｒを絶縁被膜２ａの厚さ
（ｈ−Δｈ）と同じとすると、押し広げられた形状２Ｄ
の径はＲ＝１.１５５ｒとなる。即ち、嵌入された小球
２Ｃの半径ｒは押し潰される前に比較して１５.５％Ｒ
は大きくなるに過ぎない。このことから、絶縁被膜２ａ
の厚さ（ｈ−Δｈ）は、製造精度を上げないでも製作可
能である。
【０１２１】また、このことは絶縁被膜２ａの電極開口
部の寸法Ｗ２ｎを、最大でも径Ｒより大きく形成すれば
良いため、球２Ｃの半径ｒと絶縁被膜２ａの厚さ（ｈ−
Δｈ）により形状２Ｄの径Ｒがどれだけ変化するかは （４／３）πｒ3＝（ｈ−Δｈ）・π・Ｒ2 ・・・(Ａ)
両辺を微分し ４πｒ2・Δｒ＝２π(ｈ−Δｈ)Ｒ・ΔＲ＋π・Ｒ2・Δ
(ｈ−Δｈ)・・・(Ｂ) (Ｂ)式と(Ａ)式の比をとれば以下の式のようになり、
【０１２２】
【数７】
【０１２３】数７の（Ｃ）式を展開した(Ｄ)式より、電
気的接合すべき面の半径の変化率は、(Ｄ)式の右辺で表
される。即ち、Δｒ／ｒ＝±１０％，Δ（ｈ−Δｈ）／
（ｈ−Δｈ）＝±１０％ とすれば、ΔＲ／Ｒは６.７％しか変わらないので精度
の良い電気的接続が可能であることは明らかである。即
ち、小球２Ｃの製造精度と、絶縁被膜２ａの製造精度が
１０％宛有ったとしても、押し潰された後の電気的接合
に供する部分の半径の誤差は６.７％と小さいことを意
味する。
【０１２４】(Ａ)式では（４／３）πｒ3＝ＶBallであ
るから、ＶBall／π×(ｈ−Δｈ)＝Ｒ2となり、ボール
の体積に大小があった時で、且つ、絶縁被膜厚さ寸法
（ｈ−Δｈ）にも誤差があった時にΔＲ／Ｒは、以下の
式で表される。
【０１２５】
【数８】
【０１２６】従って、ＶBallは球状でなくてもある体積
を有する導電性の介在物であればバンプでも良く、電極
を積層したものでも良く、リードフレームから電極２に
向けて導電性質を突出させても良い。要はＶBallになる
導電性物質を電極２とインナーリード４ａの間に介在さ
せれば同様の効果があげられる。図６，図７において、
電極２を理想的な寸法で構成する方法を述べたが、実際
に陽極接合を行うと、電極２の反力Ｆelが大きくインナ
ーリード４ａによって電極２をΔｈ分押し潰し得ないと
陽極接合する部分に未接合部分を生じる。
【０１２７】但し、陽極接合する面積が充分に広いけれ
ば電極１近傍に未接合部分があっても、接合された部分
で充分インナーリード４ａと半導体チップ１との機械的
結合強度が確保できる場合は、Δｈの精度を考慮せずに
を通常の方法で設定しても充分である。
【０１２８】実施例４．また、電極部の導電性物質介在
物については、図７の（ａ），（ｂ）では完全球状の小
球２Ａ，２Ｃで説明したが、上記実施例３で述べた条件
を満たせば、直方体や立方体等の不規則形状体であって
も同じ効果を生じる。物性値に関してもアルミニュー
ム、半田、金等の展延性の高いものとか、水銀の様な液
状導電物質や導電性樹脂でも良い。
【０１２９】しかし、半導体チップの材質がシリコン、
ＧaＡsであると、これら材質の弾性率より高いもので導
電性物質介在物を形成すると半導体チップが破断するの
で、半導体チップの材質の弾性率Ｅより小さい弾性率の
材質で導電性物質介在物を形成するにのが望ましい。ま
た、金属以外であれば導電性樹脂等でもよい。但し、押
し潰した時の直径が絶縁被膜２ａの開口部寸法Ｗ２ｎを
越えて流出するものは好ましくない。
【０１３０】図１３は本実施例による接合方法を用いれ
ば、従来に、電極２の大きさで決まっていた隣接する電
極２間のピッチがより狭ピッチにでき、チップの小形化
が可能となることを説明する半導体チップ１表面の一部
拡大図である。同図における配線導体２１間寸法Ａと従
来の接合法を用いる場合のＡ寸法を図５１を対照して説
明する。
【０１３１】図５１では電極２間のピッチＡは、電極２
の寸法Ｄや開口部の寸法Ｅにより決まる。しかし本実施
例による陽極結合方法でインナーリード４ａと半導体チ
ップ１を結合するようにすれば、図１３に示す電極２の
各寸法Ｂ，Ｄ、開口部の各寸法Ｃ，Ｅは小さくできる。
これは、各インナーリード４ａ間のＡ寸法を非常に小さ
くすることができるということに外ならない。このよう
に寸法Ｂ、Ｄを小さくできるということは、電極２とし
てインナーリード４ａと最低限の電気的接合がとれる面
積があればよく、インナーリード４ａとの機械的結合強
度を高めるために広い面積を確保する必要がないからで
ある。
【０１３２】尚、ここで電極２の面積と全インナーリド
４ａの陽極接合面積の関係について図１３と前述した図
８と図１２を参照して説明する。図１２において、半導
体チップ１の表面において陽極接合される絶縁被膜２ａ
の面積は、図８に示す寸法ｌ1，ｌ2，Ｗ３，Ｗ２ｎ，Ｗ
２を用いて表せば、｛Ｗ３×（ｌ1＋Ｗ２ｎ＋ｌ2）−Ｗ
２ｎ×Ｗ２ｎ｝となる。そして、陽極接合領域は電極２
の個数１９に合わせて１９箇所あるため、陽極接合され
る絶縁被膜２ａの全面積は１９×｛Ｗ３×（ｌ1＋Ｗ２
ｎ＋ｌ2）−Ｗ２ｎ×Ｗ２ｎ｝となる。
【０１３３】そして、電極２の個々の面積は１９×Ｗ２
ｎ×Ｗ２ｎであることから、電極２の面積を小さくすれ
ば陽極接合領域の面積は大きくなり、機械的接合力Ｆfa
bも大きくなる。電極２の面積を決めるＷ２ｎは図１３
に示すＤ寸法と等価であるので、Ｄ寸法が小さくなれば
Ａ寸法を小さくできることを意味している。従って、Ｗ
２ｎ若しくはＤ寸法を小さくすることは半導体チップを
縮小化すると共に、機械的接合力Ｆfabを大きくする目
的を達成するための最も重要な要素である。
【０１３４】実施例５．図１４の（ａ）は本実施例の陽
極接合法により、モールド樹脂を用いないで半導体装置
を構成した例を示したもので、モールドレスＱＦＰパッ
ケージを示す。図１４の（ｂ）も同じく本発明の陽極接
合を用いてモールド樹脂を用いないで半導体を構成した
ことを示したもので、モールドレスＱＦＰパッケージを
示す。ここで、各図に示す一点鎖線は半導体チップ１を
外部環境から保護するために必要であれば施すモールド
の範囲を示す
【０１３５】陽極接合法を用いて半導体装置を製造する
ことで、インナーリード４ａを半導体チップ１の表面に
直接接合して固定し、インナーリード４ａの先端部分を
電極に押圧して電気的接合をとることができるため、従
来のワイヤボンデイング方式で製造した半導体装置のよ
うに金線５部分の保護およびインナーリード４を固定す
るためのモールド樹脂は必要なくなる。また、外部リー
ド４４は半導体チップ１のエッジ部分より直接下方へ折
曲できるため、不要となったモールド樹脂の分だけ、半
導体装置の形状を小型化できる。
【０１３６】図１５の（ａ）は同じくモールドレスＳＯ
Ｐ（Small Outline Packge） ＴＹＰＥ Iを示す。Ｓ
ＯＰ ＴＹＰＥ IIは図示を省略している。図１５の
（ａ）では半導体チップ１がフェースアップで実装され
る様に、外部リード４４をガルウイング形状にしたもの
を示しているが、半導体チップ１がフェースダウンで実
装できる様に、ガルウイング形状を点線で示すように上
方に曲げて形成しても良い。
【０１３７】図１５の（ｂ）は同じくモールドレス Ｊ
ベンドリード４４を示し、外部リード４４を半導体チッ
プ１のエッジに沿って下方に折曲できる様子を示してい
る。同図１５に示すＪベンド外部リード４４もガルウイ
グ形状同様に逆ベンドＪリードで作ることも可能であ
る。
【０１３８】図１６の（ａ）は、モールドレスでガルウ
イング外部リード４４を形成したＱＦＰパッケージをフ
ェースアップ実装するものを示す。図面は省略している
がＳＩＬ，ＤＩＰ共に従来のパッケージ、全てに対して
応用できる。図１６の（ｂ）は、モールド樹脂８によっ
て図１６の（ａ）に示す外部リード４４の先端位置まで
モールドした状態を示す。このモールド樹脂８による外
装で外部リード４４の平坦度の精度が良くなるという効
果がある。
【０１３９】図１７は本実施例による陽極接合法を半導
体装置に応用した一例を示している。従来の接合法で作
った半導体装置を示す図４３と比較して、金線５、ダイ
パッド４１及びダイボンド材６は図１７では不必要であ
ることが解る。又、半導体装置を、一点鎖線で示す位置
までモールド樹脂８で外装することも可能である。
【０１４０】図１８はＬＯＣ（Lead On Chip）タイプに
本発明の陽極接合法を用いた場合を示す。図１９は陽極
接合部が解る様に図１８のウ−ウ線で断面した断面図を
示す。４１’は放熱板を示す。従来のＬＯＣタイプを示
す図５４の（ａ），（ｂ）と対照して分かるように、金
線５を介して電極２とインナーリード４を接続するのと
は異なり、電極２に対してインナーリード４ａを直接接
合するため信頼性の高いＬＯＣタイプの半導体装置を得
ることができる。図１９の一点鎖線で示す位置まで半導
体装置をモールド樹脂８で外装することも可能である。
【０１４１】また、図２０及び図２１には陽極接合法を
用いることにより、ダイパッド４１を省略してＬＯＣパ
ッケージを得ることができる例を示す。これは、半導体
チップ１に直接接合されたインナーリードをモールド樹
脂８により固定することで、半導体チップ１を支持する
ダイパッド４１が省力できる。
【０１４２】図２２にはＴＣＰパッケージに陽極接合を
用いた一例を示す。従来のＴＣＰパッケージを図５５の
（ａ），（ｂ）に比較してリードとチップの接合が強固
にできることを示している。図２３は、接合部をより詳
しく拡大した図面を示す。図２４は高出力ＩＣに陽極接
合を用いた一例を示す。図２５は接合部をより拡大した
図面を示す。同図に於いて４１’は放熱板を示す。
【０１４３】実施例６．上記、各実施例ではリードフレ
ーム４を陽極とし半導体チップ１を陰極にして陽極接合
を行ったが、リードフレーム４を陰極とし半導体チップ
を陽極にして陽極接合を行う場合について説明する。先
ず、半導体チップ１を陽極とする場合に、図２６に示す
ように半導体チップ１上に付着されたパッシベーション
絶縁膜にシリコン基板に到達するスルーホール２Ｔを、
半導体チップ１上の電極２を避けた端部に設ける。
【０１４４】スルーホール２Ｔを設けた後に、金属皮膜
２ｍをパッシベーション絶縁膜２ｉの上に付着する。こ
の結果、金属皮膜２ｍがスルーホール２Ｔに堆積されて
シリコン基板と金属皮膜２ｍが導通する。このように金
属皮膜２ｍが付着されたならば、電極２が存在する位置
の周囲に一辺の寸法がＨ１の正方形の開口部を金属皮膜
２ｍに対して設けてパッシベーション絶縁膜２ｉを露出
させる。
【０１４５】次に、この開口部において、同じく電極２
が存在する位置の周囲に一辺の寸法がＨ２の正方形の開
口部を露出させたパッシベーション絶縁膜２ｉに対して
設けて電極２を露出させる。ここで、開口部の寸法Ｈ２
は後述するインナーリード４ａの先端部に設けた四角形
の電極突起部の一辺の寸法に合わせて決定する。寸法Ｈ
１は電極突起部が電極２に押圧されて塑性変形した場合
の押し潰れ幅に対応して決定する。
【０１４６】次に、リードフレーム４を陰極として陽極
接合を行う時のリードフレームの形成方法を図２７を参
照して説明する。同図において、インナーリード４ａの
先端の陽極接合領域に、半導体チップ１上の電極２の位
置に合わせて一辺の幅がＰ（Ｐ＜Ｈ２）の四角形の電極
突起部２Ｐが設けられている。更に、陽極接合領域には
電極突起部２Ｐを避けて絶縁被膜２ａが付着されてい
る。
【０１４７】図２８は図２６に示す半導体チップ１を陽
極とし、図２７に示すインナーリード４ａを陰極として
陽極接合が完了した時の状態を示す断面図である。同図
において、インナーリード４ａに設けた絶縁被膜２ａの
厚さ、半導体チップ１の表面に設けられたパッシベーシ
ョン絶縁膜２ｉの厚さ、及び金属膜２ｍの厚さの合計寸
法は、リードフレーム４に設けた電極突起部２Ｐの厚さ
寸法及び半導体チップ１に設けられた電極２の厚さの合
計寸法よりΔｈだけ小さくなる様に構成することで、イ
ンナーリード４ａを半導体チップ１に陽極接合した時、
電極突起部２Ｐは電極２に対しΔｈだけ圧縮されて接合
される。
【０１４８】実施例７．上記、実施例６はインナーリー
ド４ａの陽極接合領域に設けた電極突起部２Ｐを半導体
チップ１上の開口部底面に露出した電極２に圧接するよ
うにしたが、電極２を突出させ、この突出させた電極２
をインナーリード４ａの陽極接合領域に圧接させても良
い。
【０１４９】図２９は、一辺の寸法がＰの四角形の電極
２の上面を、半導体チップ１のパッシベーション絶縁膜
２ｉに付着させた金属皮膜２ｍの最上面より突出させ、
パッシベーション絶縁膜２ｉには電極２を中心に一辺の
寸法がＨ１の開口部を設けた構成を示す半導体チップ１
の断面図である。他の構成に関しては図２６と同様であ
る。
【０１５０】図３０はインナーリード４ａの構成を示す
斜視図であり、このインナーリード４ａの陽極接合領域
には加熱するとわずかに導電性を帯びる絶縁被膜２ａを
付着すると共に、絶縁被膜２ａ上に電極２と接合して導
通をとるべき位置に開口寸法Ｈ２の凹部からなる開口部
を設けている。開口部の底にはリードフレーム４の表面
が存在する。
【０１５１】図３１は、図２９に示す半導体チップ１を
陽極とし、図３０に示すインナーリード４ａを陰極とし
て陽極接合完了した時の状態を示す断面図である。同図
において、絶縁被膜２ａ、パッシベーション絶縁膜２
ｉ、及び金属皮膜２ｍの厚さの合計寸法は電極２の厚さ
の合計寸法よりΔｈだけ小さくなるように構成すること
で、インナーリード４ａを半導体チップ１に陽極接合し
た時、電極２においては電極突起部２Ｐと電極２はΔｈ
だけ圧縮変形されて電気的接合される。
【０１５２】実施例８．上記、実施例７ではインナーリ
ード４ａと半導体チップ１とを陽極接合してインナーリ
ード４ａと半導体チップ１上の電極とを圧接することで
電気的接合したが、配線絶縁基板に半導体チップ１を陽
極接合することで配線絶縁基板に半導体チップ１を複数
同時に実装してもよい。
【０１５３】図３２は配線絶縁基板に半導体チップを陽
極接合する方法を説明する斜視図である。図において、
３Ａ〜３Ｃは半導体チップ１上に離隔配置された電極で
ある。この電極３Ａ〜３Ｃの表面は、チップ表面に付着
された絶縁被膜２ａの表面よりΔｈだけ突出している。
【０１５４】７０は配線絶縁基板であり、この配線絶縁
基板７０上には半導体チップ１に設けられた電極３Ａ〜
３Ｃと圧接される導体配線３ＡＡ〜３ＣＣに加えて絶縁
被膜２ａと陽極接合される導体配線と同材料（銅箔板）
の陽極接合片導体４Ａ及び４Ｂがパターニングされてい
る。
【０１５５】以上のように構成された半導体チップ１の
電極３Ａ，３Ｂ，３Ｃを配線絶縁基板７０の導体配線３
ＡＡ，３ＢＢ，３ＣＣと一致する様に位置合わせを調整
する。この時、図３３に示すように、電極３Ａ〜３Ｃは
導体配線３ＡＡ〜３ＣＣに対向するように位置を設定
し、陽極接合導体片４Ａ及び４Ｂは半導体チップ１の表
面上に設けられた絶縁膜２ａに対向するように位置を設
定する。
【０１５６】位置合わせが終了した後に半導体チップ１
を配線絶縁基板７０に重ね合わせて半導体チップ１に図
示しない直流電圧源の陰極を接続し、陽極接合片導体４
Ａ及び４Ｂに直流電圧源の陽極を接続した状態で陽極接
合導体片４Ａを加熱すると、図３４に示すように陽極接
合が陽極接合導体片４Ａ、４Ｂと、半導体チップ１上に
設けた絶縁被膜２ａとの間で行われる。
【０１５７】この結果、導体配線３ＡＡ〜３ＣＣは電極
部３Ａ〜３ＣよりΔｈの圧縮を受け電気的な接合がなさ
れる。更に、半導体チップ１と配線絶縁基板７０は絶縁
被膜２ａと陽極接合導体片４Ａ及び４Ｂとの間で強固に
接合される。
【０１５８】実施例９．図３２，図３３では配線絶縁基
板７０側に陽極接合片導体４Ａ及び４Ｂを形成し、半導
体チップ表面に絶縁被膜２ａを設けて陽極とした状態で
陽極接合を行ったが、逆に配線絶縁基板側７０を陰極と
して、半導体チップ側を陽極とするためには、図２９で
示す様に、電極２の周囲の電気絶縁膜に電極２と十分な
絶縁をとって陽極接合導体片（金属皮膜）を付着する。
そして、配線絶縁基板７０には配線導体３ＡＡ〜３ＣＣ
を避けて絶縁被膜２ａを付着する。
【０１５９】その後、半導体チップ１の電極２と配線絶
縁基板７０の配線導体３ＡＡ〜３ＣＣとの位置決めを行
ったならば双方を重ね合わせて半導体チップ１に図示し
ない直流電圧源の陽極を接続し、陽極接合片導体４Ａ及
び４Ｂに陰極を接続して絶縁被膜２ａと陽極接合導体片
４Ａ及び４Ｂとの間の陽極接合を行い電極２ａと配線導
体３ＡＡ〜３ＣＣの電気的接合を行う。 実施例１０．
【０１６０】図３５の（ａ）〜図３５の（ｃ）は本実施
例による陽極接合方法で半導体装置を製作する場合のリ
ードフレームの構成を示す平面図と詳細図である。図３
５の（ａ）はリード群を８個連続に構成した例を示す。
そして、３はリードフレーム枠を示す。図３５の（ｂ）
は、図３５の（ａ）における“ア”の部分を拡大した図
である。図において、３はリードフレーム枠、４ａは半
導体チップに接合される先端を省略して示したインナー
リード、４４はアウターリードを示す。図３５の（ｃ）
は図３５の（ｂ）で省略して示したインナーリード４ａ
の先端部のインナーリード群を示す。
【０１６１】図３５の（ｃ）において４はインナーリー
ドを示すが、インナーリードの先端は目視されたものよ
り、中心側迄延長しても良いが、従来のインナーリード
を示す図４２と対照して示すため簡略して示している。
図３５の（ａ）では、ダイパッド４１及びダイパッドを
支える吊りリード４２を必要としない。そのためインナ
ーリードの間隔は拡大して余裕をもって作ることができ
る。また、ダイパッド４１がないため中央部は自由にイ
ンナーリードを引き回しすることができる。
【０１６２】加えて従来のインナーリード４ａの先端部
分は金線を超音波熱圧着するために、高価な銀メッキを
施す必要があったが、陽極接合方法を用いれば、高価な
貴金属メッキは必要なく、インナーリード４ａ表面の平
面度が確保されていれば表面に金属酸化膜は有っても陽
極接合上何ら問題なく強固な接合を半導体チップ１に行
うことができる。
【０１６３】図３５の（ａ）において、吊りリードがな
い部分に隙間を設けて描かれているが、本実施例による
陽極接合を行う時に用いるリードフレームの場合、半導
体チップ四辺に配置された電極２に対応した位置にイン
ナーリード４ａの先端を配置することができる。そし
て、少なくとも従来は吊りリードの位置にはインナーリ
ード４ａの先端を配置することができなかったが、その
制約はなくなる。
【０１６４】実施例１１．陽極接合される複数の半導体
チップ１を複数個同時にインナーリード４ａの正常な位
置に配置する治具として図３５の（ａ）〜（ｃ）に示す
リードフレームを用いてもよい。その場合、図３５の
（ａ）に示すリードフレーム３をリードフレーム枠に空
けられたリードフレーム送り用のピッチ穴に合わせて２
枚重ねる。上側に置かれたリードフレーム３のインナー
リード４ａを半導体チップ１の外周形状に合わせて上方
に直角に屈折しておく。また、下方に置かれたリードフ
レーム３の各インナーリード４ａの先端は図３の黒く塗
り潰した部分のように半導体チップ１上の電極２位置に
相当する位置まで延長させて置く。
【０１６５】この状態で半導体チップ１の配線面を下に
し、屈折されたインナーリード４ａに沿って下方のリー
ドフレーム３のインナーリード４ａ上に落とす。この結
果、各電極２と陽極接合されるインナーリード４ａとは
位置ずれを起こすことなく正確に位置決めされる。この
治具を使用すると、多数のチップを同時に陽極接合が可
能となり効率の良い半導体製造作業が行える。
【０１６６】実施例１２．図３６の（ａ）は陽極接合法
を多層積層基板の作成に応用できることを示したもの
で、多層絶縁基板７０は７１，７２，７３，７４，７５
の５枚の絶縁基板で構成されと共に、各絶縁基板７１，
７２，７３，７４，７５の各々には配線７６，７７，７
８，７９，８０，８１が配置されている。図３６の
（ａ）では絶縁基板７１に対する配線７６を示す。同時
に本実施例による陽極接合法を用いた多層積層基板を構
成するために、各絶縁基板７１，７２，７３，７４，７
５の各々に陽極接合片７６’，７７’，７８’，７
９’，８０’，８１’を設ける。図３６の（ａ）では絶
縁基板７１に対する陽極接合片は７６’で示す。
【０１６７】例えば、絶縁基板７１の表面に陽極接合辺
を７６’を形成する場合、絶縁基板７１の全面に銅箔板
を貼り合わせた後エッチングにより導体配線７６をパタ
ーンニングする。パターンニングを残すためにパターニ
ングの周囲を最小絶縁距離の幅を取ってエッチングして
描くと、導体配線７６の間隔が狭い部分の銅箔板はエッ
チングされてしまうが、導体配線間の間隔が広い部分の
銅箔板は各導体配線間に切り残され図３６の（ａ）に示
すように陽極接合片７６’となる銅箔板が広い範囲に亘
って残ったり、場所により７６'Ａ，７６'Ｂ，７６'Ｃ
に示す様な離れ小島状に銅箔板が残る。そして、残され
た銅箔板に絶縁被膜を付着して陽極接合片を形成する。
その時７６’，７６'Ａ，７６'Ｂ，７６'Ｃはスルーホ
ールを用いて導通し同極性になるようにする。
【０１６８】図３６の（ｂ）はスルーホール部の拡大図
を示す。同図において導体配線７６，７７，７８，７
９，８０，８１は黒の塗り潰しで示す。陽極接合片は７
６’，７７’，７８’，７９’，８０’，８１’は白抜
きで表す。同図は導体８１，７８，７７を導通するスル
ーホールの例を示す。
【０１６９】次に、これら絶縁基板７１〜７５を積層し
て多層絶縁基板７０を作成する過程を説明する。絶縁基
板７３の上面に導体配線７８と陽極接合片７８’他を作
ると共に導体配線７９と陽極接合片７９’を焼成、エッ
チングにより作る。絶縁基板７２に導体配線７７と陽極
接合片７７’を焼成、エッチングにより作る。 絶縁基
板７４には導体配線８０と陽極接合片８０’を焼成、エ
ッチングにより作る。絶縁基板７１には導体配線７６と
陽極接合片７６’を焼成、エッチングにより作る。絶縁
基板７５には導体配線８１と陽極接合片８１’を焼成、
エッチングにより作る。
【０１７０】各絶縁基板７１〜７５を積層する際には、
絶縁基板７３を陽極として、その上側に絶縁基板７２
を、絶縁基板７４を絶縁基板７３の下側に重ねて絶縁基
板７２及び７４を陰極とし加熱しながら直流電圧を印加
して絶縁基板７３の陽極接合片７８’と絶縁基板７２を
接合すると同時に、絶縁基板７２の陽極接合片７９’と
絶縁基板７４を陽極接合する。
【０１７１】各絶縁基板７２，７３，７４が陽極接合さ
れて３層基板が形成された後は、この３層基板を陽極と
し、この上側に絶縁基板７１を、下側に絶縁基板７５を
敷いた状態で、絶縁基板７１と絶縁基板７５を共に陰極
として加熱しながら直流電圧を印加して陽極接合する。
この時、絶縁基板７２の陽極接合片７７’と絶縁基板７
１が陽極接合され、絶縁基板７４の陽極接合片８０’と
絶縁基板７５が陽極接合され６層基板を完成することが
できる。
【０１７２】この方法で形成した積層基板であれば、陽
極接合片はアース面として利用することができるため特
別なアース層を設けることなくなり配線層を減少するこ
ができる。また、陽極接合片は電磁シールドとして利用
することも可能である。
【０１７３】実施例１３．図３７の（ａ）は、半導体装
置の外部リード４４を陽極接合により配線基板やマザー
ボード基板に実装する時の状態を示した半導体装置の斜
視図である。図において、９０は所定の重量を有した金
属板である。この金属板９０の内部には表面形状が正方
形のＱＰＦパッケージを用いた半導体の表面形状に合わ
せた開口部がもうけられており、この開口部に半導体装
置の上部表面を通すと開口部の各辺は外部リード４４の
先端折り曲げ部分の接合部４４ａに所定の荷重を掛けて
載置される。
【０１７４】このように各外部リードの先端折り曲げ部
４４ａを配線基板上の各配線導体上に載置した後に、金
属板９０を接合部４４ａに載置すると金属板９０は外部
リード４４に対して同一電極になると共に、荷重を掛け
て載置されるため接合部４４ａの平坦度を矯正すること
ができる。
【０１７５】図３７の（ｂ）は、表面形状が長方形のＳ
ＯＰパッケージを用いた半導体装置の外部リード４４を
陽極接合により配線基板やマザーボード基板に実装する
時の状態を示した半導体装置の斜視図である。図におい
て、９０Ａは所定の重量を有した金属板である。この金
属板９０Ａの内部には半導体の表面形状に合わせた開口
部がもうけられており、この開口部に半導体装置の上部
表面を通すと開口部の各辺は外部リード４４の接合部４
４ａに所定の荷重を掛けて載置される。尚、金属板９０
Ａの使用方法に関しては金属板９０と同様である。ま
た、金属板９０ａの形状に関してはコ字状であっても良
く。要は総ての接合部４４ａに所定の荷重を掛けて金属
片が載置されれば良い。
【０１７６】次に接合部４４ａの配線導体に対する陽極
接合について詳細に説明する。本実施例では接合部４４
ａの接合面を配線導体に対して機械的強度を分担する領
域Ａと、配線導体に対して電気的接合を分担する領域Ｂ
を定義し、領域Ａには加熱すると僅かに導電性を帯びる
絶縁被膜４ａを付着し、領域Ｂには何等付着せずに配線
導体との導通を保つ。
【０１７７】このような状態で各接合部４４ａを対応す
る配線導体上に載置した後に金属板９０の各開口部辺を
各接合部４４ａ上に荷重を掛けて載置し、この金属板９
０により各接合部４４ａに直流電源電圧の負電位がかか
るようにする。この時、全配線導体は直流電源電圧の正
電位がかかるように配線パターン作成時に短絡されてい
る。そして、陽極接合後は短絡状態を解除する。
【０１７８】各電位の印加準備が整ったならば、接合部
４４ａを加熱しながら直流電源電圧によって配線導体よ
り金属板９０に正電流を流して接合部４４ａの接合面と
配線導体との間に陽極接合を行なわす。この結果、領域
Ａと配線導体との間に静電接合力と化学結合力とが発生
して陽極接合がなされ、領域Ｂと配線導体との間で陽極
接合に伴って電気的接合がなされる。電気的接合がなさ
れる時、領域Ｂの接合面が弾性変形、塑性変形するよう
に構成し、その変形する時の力で接合部４４ａを配線導
体に圧接接合させる。
【０１７９】尚、Ａ領域及びＢ領域に関しては、半導体
チップ１とインナーリリード４ａとを陽極接合する場合
に半導体チップ１の表面全領域で電極２を配置された領
域をＢ領域、電極２を配置された以外の表面領域をＡ領
域とて説明している。
【０１８０】実施例１４．また、図３７の（ａ），
（ｂ）によって説明した上記実施例では外部リードを陰
極、配線導体を陽極として外部リード４４を配線導体に
陽極接合する場合の治具について説明した。しかし、同
様の治具を用いて半導体チップ１の外部リード４４を陽
極とし配線導体を陰極とし外部リード４４を配線導体に
陽極接合することも可能である。その場合、例えば図３
６に示す積層絶縁基板７０にパターニングされた上下１
０個の外部リード接続部のほぼ半分に絶縁被膜４ａを付
着してハッチングで示される電気絶縁膜７６’部分につ
なげる。この時、電気絶縁膜７６’には絶縁被膜４ａを
付着する。
【０１８１】次に、図３７に示すように外部リード接続
部に半導体チップ１の接合部４４ａを載置し接合部４４
ａを金属板９０で押さえ付ける。この時、金属板９０に
は正電位がかけられ、配線絶縁基板７０の絶縁被膜４ａ
には負電位がかかった状態で配線絶縁基板７０を加熱す
ることで外部リード４４の接合面と外部リード接続部が
陽極接合される。尚、外部リード接続部で絶縁被膜が被
着されていない部分に突起部を設けることで、陽極接合
の際に外部リード４４の接合面と外部リード接続部との
電気的接続が向上する。
【０１８２】実施例１５．また、図３７の（ａ），
（ｂ）では外部リード４４を半導体チップ１の外周より
外側迄引き出し、その先端の接合部４４ａを配線導体に
陽極接合しているが、同図に示すインナーリード４ａを
陽極接合された部分（ハッチング部分）を残して切り落
とし、半導体チップ１上に残されたインナーリード４ａ
の表面と配線導体とを陽極接合しても良い。この結果、
外部リード４４の延長分だけ回路の実装面積が増える。
【０１８３】実施例１６．他の応用例として、現状のワ
イヤボンド接続方式を採用する半導体に於いてもチップ
をリードフレームのダイパッド部に陽極接合する方法も
ある。この時半導体チップの裏面に絶縁膜２ａを被覆し
て半導体チップ側を陰極とダイパッド部を陽極として陽
極接合する方法と、フレームダイパッド部表面に絶縁被
膜２ａを被膜してリードフレームのダイパッド部を陰極
と半導体チップを陽極として陽極接合する方法とがあ
る。
【０１８４】実施例１７．ボールグリッドアレイを用い
た半導体装置を配線基板に実装する際に陽極接合方法を
用いることで、実装作業が簡易化されるという効果があ
る。図３８の（ａ）は外部接続用リードの代わりにボー
ルグリッドアレイを用いた半導体装置の斜視図である。
同図の（ｂ）は半導体装置の底面を示す斜視図であり、
底面にはボール状のバンプＢがマトリックス状に配置さ
れている。これらバンプＢは半導体チップ１上の各電極
と接続されている。
【０１８５】同図の（ｃ）は同図の（ａ）に示す半導体
装置の断面図である。バンプＢは半導体チップ１の各電
極より金線５によつて接続されている。また、半導体装
置の底面には加熱すると僅かに導電性を帯びる絶縁被膜
２ａが付着されており、そして絶縁被膜２ａの膜面より
数ミクロンの単位でバンプＢの表面が露出している。
【０１８６】従って、各バンプＢを配線基板上の配線導
体上に位置合わせした後に、配線導体と絶縁被膜２ａに
おいて陽極接合を行うと、各バンプＢと対応する配線導
体とが電気的に接合される。その結果、大規模なボーリ
グリッドアレイを有する半導体装置であっても短時間で
確実に配線基板上に実装できる。
【０１８７】
【発明の効果】請求項１の発明によれば、電流入出力用
の導体と、電気的に接合される電極を有した回路素子と
を備え、前記電極の周囲に加熱をすると導電性を帯びる
絶縁被膜を付着した後に、前記導体を前記電極に接触さ
せて前記絶縁被膜上に重ね合わせてこの絶縁被膜と前記
導体とを陽極接合し、前記導体と前記電極とを電気的に
接続させたので、導体を溶融することなく機械的に強固
に回路素子に接合できると共に、導体の電極に対する電
気的接合度を高くできるという効果がある。
【０１８８】請求項２の発明によれば、半導体チップの
表面に加熱をすると導電性を帯びる絶縁被膜を前記半導
体チップ表面上に設けられた電極を避けて付着し、この
電極を覆うようにリードフレームから延設されたインナ
ーリードの先端を前記絶縁被膜に重ねた状態でこの絶縁
被膜と前記インナーリードの先端を陽極接合すると共
に、このインナーリードと電極とを電気的に接合させた
ので、インナーリードを半導体チップ上に機械的に強固
に接合できると共に、インナーリードの電極に対する電
気的な接続を強固にできるという効果がある。
【０１８９】請求項３の発明によれば、請求項２に記載
の半導体チップの表面に設けられた絶縁性パッシベーシ
ョン膜の上に金属皮膜を設けたため、半導体チップを陽
極として配線基板に陽極接合できると共に、半導体チッ
プの最上面にが金属皮膜が付着されているため電磁波等
の影響を受けにくくなるという効果がある。
【０１９０】請求項４の発明によれば、請求項２に記載
の半導体チップ上の電極の表面を、前記半導体チップの
表面に付着された加熱すると導電性を帯びる絶縁被膜の
最上面より高くしたので、絶縁被膜と陽極接合されるイ
ンナーリードとの電気的接合度が高くなるという効果が
ある。
【０１９１】請求項５の発明によれば、請求項４に記載
の電極の先端形状を凸面形状としたもので半導体チップ
の上面に設け、付着した絶縁被膜の表面より突出させた
電極の頂部を凸状とするとで、インナーリードと絶縁被
膜とを陽極接合した場合に電極の頂部はインナーリード
によって潰され易くなり電気的接合が高まると共に頂部
の高さ調整が容易となるという効果がある。
【０１９２】請求項６の発明によれば、請求項２に記載
の半導体チップ上の電極の表面を、前記半導体チップの
表面に付着された加熱すると導電性を帯びる絶縁被膜の
最上面より低くなるよう凹部を形成したので、凹部にイ
ンナーリードと電極との導通を確実にできる導電性物質
を載置することができるという効果がある。
【０１９３】請求項７の発明によれば、請求項５に記載
の加熱すると導電性を帯びる絶縁被膜の表面より低い面
に設けた電極に、前記絶縁被膜の表面より一部が突出す
る弾性率の小さい導電性物質を載置したので、電極とイ
ンナーリードとの導通度は導電性物質を介してより向上
するという効果がある。
【０１９４】請求項８の発明によれば、請求項７に記載
の導電性物質に水銀を用いたので電極に載置されインナ
ーリードによって押圧される導電性物質を水銀球とする
ことで、水銀球の圧縮時に水銀とインナーリード及び電
極との接触面積が広がり電極とインナーリードとの導通
度が向上するという効果がある。
【０１９５】請求項９の発明によれば、請求項２に記載
の半導体チップ上に陽極接合されたインナーリードの表
面の一部に加熱すると導電性を帯びる絶縁被膜を付着し
て回路基板の配線導体に載置し、前記絶縁被膜と配線導
体とを陽極接合したので、半導体チップより外部接続リ
ードを引き出さなくてもは半導体チップを回路基板に実
装することができるため回路基板の実装密度が大きくな
るという効果がある。
【０１９６】請求項１０の発明によれば、請求項２に記
載の半導体チップ上に陽極接合されたインナーリードの
末端を前記半導体チップのエッジ沿って屈折させてアウ
トリードに成型したので、全体を小型化した半導体装置
を製造することができるという効果がある。
【０１９７】請求項１１の発明によれば、半導体チップ
の表面に加熱すると導電性を帯びる絶縁被膜を前記半導
体チップ表面上に設けられたの電極を避けて付着すると
共に、前記電極と電気的に接合する配線導体以外に前記
絶縁被膜と接触する導体片をパターンニングにした回路
基板に前記半導体チップを実装し、前記絶縁被膜と導体
片とを陽極接合させることで前記電極と配線導体を電気
的に接合させたので、半導体チップの回路基板に対する
機械的接合を強固なものしながら電極と配線導体との電
気的接合を強固に行うことができるという効果がある。
【０１９８】請求項１２の発明によれば、第１の回路基
板にパターニングされた配線導体より絶縁されてパター
ニングされた導体片に加熱すると導電性を帯びる絶縁被
膜を付着し、前記配線導体と電気的接続をとる配線導体
とこの配線導体より絶縁された導体片がパターニングさ
れた第２の回路基板を前記第１の回路基板に積層して前
記絶縁被膜と導体片とを陽極接合さ、積層回路基板を形
成させたので、第１の回路基板にパターニングされた配
線導体以外の導体片に絶縁被膜を付着し、第２の回路基
板の配線導体及びこの配線導体以外の導体片と第１の回
路基板の配線導体及び導体片とを重ね合わせて陽極接合
して多層積層配線基板を作ることで厚み寸法精度の高い
積層配線基板を作成することができるという効果があ
る。
【０１９９】請求項１３の発明によれば、半導体装置の
アウトリードの配線導体接触部の一部に加熱すると導電
性を帯びる絶縁被膜を付着して回路基板の配線導体に配
置し、この絶縁被膜と配線導体とを陽極接合させること
で、複数の半導体装置を同時に短時間で配線基板に実装
できるという効果がある。
【０２００】請求項１４の発明によれば、インナーリー
ドの先端に突起部を設けると共にこの突起部の周囲に加
熱すると導電性を帯びる絶縁被膜を付着し、前記半導体
チップ上の電極の周囲に金属皮膜を所定の厚みで付着し
て前記電極に達する凹部を形成してこの凹部に前記突起
部を係合させて前記インナーリードと前記電極とを接触
させて前記絶縁被膜と前記金属皮膜とを陽極接合したの
で、インナーリードと電極との結合が強固になるという
効果がある。
【０２０１】請求項１５の発明によれば、インナーリー
ドの先端に付着され加熱すると導電性を帯びる絶縁被膜
にインナーリードに達する開口部を設けて凹部を形成
し、この凹部に前記半導体チップ表面の金属皮膜より突
出して設けられた凸状の電極を係合させて前記インナー
リードと前記電極とを接触させた状態で前記絶縁被膜と
前記金属皮膜とを陽極接合したので、インナーリードと
電極との結合が強固になるという効果がある。
【０２０２】請求項１６の発明によれば、半導体チップ
の裏面に加熱すると導電性を帯びる絶縁被膜を付着して
リードフレームのダイパッドに載置した後、前記絶縁被
膜とダイパッドとを陽極接合して前記リードフレームパ
ッドを前記半導体チップに固定したので、ダイボンド材
が不要となって安価に半導体装置が製造できるという効
果がある。
【０２０３】請求項１７の発明によれば、半導体チップ
の表面に、電極を除く全表面に加熱すると導電性を帯び
る絶縁被膜を付着した後に各インナーリードの先端部分
を対応する電極の上面に位置合わせし、陽極接合法で前
記各インナーリードと前記絶縁被膜とを接合する過程で
前記各電極とインナーリードとを同時に電気的に接合す
るようにしたので、各インナーリードは半導体チップに
広い範囲で機械的に強固に結合されると共に、インナー
リードと電極とが電気的に接合されるという効果があ
る。
【０２０４】請求項１８の発明によれば、半導体ウエハ
を複数に分割分離して形成した各半導体チップの表面
に、電極を除く全表面に付着され加熱をすると導電性を
帯びる絶縁被膜とインナーリードとを陽極接合法で接合
する際に、弾性率の小さい導電性物質を前記絶縁被膜層
に設けた凹部に嵌合して電極に挿入した後、陽極接合に
より前記絶縁被膜と前記インナーリードとを陽極接合す
る過程で前記導電性物質を前記電極に圧接させながら前
記インナーリードと前記電極とを電気的に接合するよう
にしたので、インナーリードと電極との接触面積及び接
合度は導電性物質により向上するという効果がある。
【０２０５】請求項１９の発明によれば、半導体チップ
の電極部に設けたバンプの周辺に加熱すると導電性を帯
びる絶縁被膜を付着し、前記電極部のバンプをＴＡＢ自
動実装用のフレキシブルテープにエッチングにより形成
されたインナーリードに載置した後に前記絶縁被膜とイ
ンナーリードとを陽極接合し、前記電極を前記バンプを
介してインナーリードに電気的に接合するようにしたの
で、従来のＴＡＢ自動実装と比較して少ない工程で半導
体チップをインナーリードに接合できるという効果があ
る。
【０２０６】請求項２０の発明によれば、外部配線用の
ボールグリッドアレイが設けられた半導体装置の底面に
前記ボールグリッドアレイの頂部が露出する程度に加熱
をすると導電性を帯びる絶縁被膜を付着した後に、前記
ボールグリッドアレイを回路基板上の配線導体に載置し
て前記絶縁被膜と前記配線導体とを陽極接合すること
で、陽極接合の過程でボールグリッドアレイと配線導体
とが電気的に接合されるため、多ピン構成の半導体装置
であっても少ない工程で短時間に配線基板に実装でき
る。
【図面の簡単な説明】
【図１】 この発明の一実施例による陽極接合法を説明
する半導体チップの断面図である。
【図２】 この発明の一実施例による陽極接合法を説明
する半導体チップの断面図である。
【図３】 本実施例による陽極接合法により半導体チッ
プの電極とリードフレームのインナーリードとを接合し
た状態を示した半導体チップの平面図である。
【図４】 本実施例による陽極接合法により半導体チッ
プの電極とリードフレームのインナーリードとを接合し
た状態を示した半導体チップの断面図である。
【図５】 陽極接合時にインナーリードより半導体チッ
プ表面にかかる荷重の分布を説明する半導体チップの断
面図である。
【図６】 半導体チップ上に形成された電極の形状を示
した半導体チップの断面図である。
【図７】 インナーリーと電極の間に置かれる導電性物
質の介在物の形状及び変形後の形状を示した半導体チッ
プの断面図である。
【図８】 本実施例におけるインナーリードと電極の接
合状態を詳細に説明する半導体チップの平面図である。
【図９】 図８におけるアーア線部分における切断面を
示す断面図である。
【図１０】 図８におけるイーイ線部分における切断面
を示す断面図である。
【図１１】 本実施例における半導体チップ上でのイン
ナーリードの陽極接合状態を示す半導体チップの平面図
である。
【図１２】 本実施例における半導体チップ上での電極
の配置を示す半導体チップの平面図である。
【図１３】 図１１における電極接合部の詳細を説明す
るため半導体チップの一部を拡大した平面図である。
【図１４】 陽極接合法で電極とインナーリードを接合
して製造したＱＦＰタイプ及びＳＯＰタイプの半導体装
置の斜視図である。
【図１５】 陽極接合法で電極とインナーリードを接合
して製造した他のタイプの半導体装置の斜視図である。
【図１６】 陽極接合法で電極とインナーリードを接合
して製造したＱＦＰタイプ半導体装置の一変形例の斜視
図である。
【図１７】 陽極接合法により製造した半導体装置の電
極とインナーリードとの接合部を拡大して示す半導体装
置の断面図である。
【図１８】 陽極接合法により製造した半導体装置の内
部構造を示す半導体装置の斜視図である。
【図１９】 図１８のウーウ線部分の切断面を示す半導
体装置の断面図である。
【図２０】 陽極接合法によりダイパッドを不要とした
半導体装置の内部構造を示す半導体装置の斜視図であ
る。
【図２１】 図２０におけるエーエ切断面を示す半導体
装置の断面図である。
【図２２】 陽極接合法を用いて製造したＴＡＢ技術に
よる半導体装置の断面図である。
【図２３】 図２２における陽極接合部を拡大して示し
た半導体装置の断面図である。
【図２４】 陽極接合法を使用して製造した大出力半導
体装置の断面図である。
【図２５】 図２５における陽極接合部を拡大して示し
た半導体装置の断面図である。
【図２６】 他の実施例における半導体チップの断面図
である。
【図２７】 図２６における半導体チップに陽極接合す
るインナーリードの先端形状を示す斜視図である。
【図２８】 図２６に示す半導体チップに図２７に示す
インナーリードを陽極接合した状態を示す半導体チップ
の断面図である。
【図２９】 他の実施例における半導体チップの断面図
である。
【図３０】 図２９における半導体チップに陽極接合す
るインナーリードの先端形状を示す斜視図である。
【図３１】 図２９に示す半導体チップに図３０に示す
インナーリードを陽極接合した状態を示す半導体チップ
の断面図である。
【図３２】 配線基板に半導体チップを陽極接合法で実
装する様子を示す斜視図である。
【図３３】 図３２における配線基板と半導体チップと
の位置合わせを説明する配線基板と半導体チップとの断
面図である。
【図３４】 図３２における配線基板に半導体チップを
陽極接合法で実装した状態を示す配線基板と半導体チッ
プとの断面図である。
【図３５】 陽極接合法により半導体装置を製造する際
に用いるリードフレームの平面形状をしめす平面図であ
る。
【図３６】 陽極接合法により多層積層配線基板を製造
する際に用いる配線基板の平面図と完成された多層積層
配線基板の断面図である。
【図３７】 陽極接合法により外部接続用リードを配線
導体に接合する様子を説明する半導体チップの斜視図で
ある。
【図３８】 外部接続用リードにボールグリッドアレイ
を用いた半導体装置の概略を示す斜視図及び断面図であ
る。
【図３９】 従来のワイヤボンヂング方法を説明する半
導体チップの斜視図である。
【図４０】 金線によるワイヤボンデイングを説明する
半導体チップの断面図である。
【図４１】 従来にリードフレームの平面図及びその一
部を拡大した平面図である。
【図４２】 従来のリードフレームにおけるインナーリ
ードの部分を拡大した平面図である。
【図４３】 ワイヤボンデイングにより製造した半導体
装置の一部を示す断面図である。
【図４４】 図４３におけるワイヤボンデイング部分を
拡大した断面図である。
【図４５】 電極に対する金線ボールの接合状態を説明
する断面図である。
【図４６】 金線ボールのボンデイング状態を説明する
断面図である。
【図４７】 金線のステッチボンデイング状態を説明す
る断面図である。
【図４８】 ワイヤボンデイングの工程を説明する半導
体装置の断面図である。
【図４９】 ワイヤボンデイングによるインナーリード
と電極の接合状態を示す半導体チップの平面図せある。
【図５０】 半導体チップ上における電極の配置状態を
示す半導体チップの平面図である。
【図５１】 半導体チップ上における電極の配置及び寸
法を示した半導体チップの平面図である。
【図５２】 電極、金線、及びインナーリード間の寸法
を示した平面図である。
【図５３】 図５２における金線部分の側面図である。
【図５４】 ワイヤボンデイングを使用して製造した半
導体装置の斜視図及び断面図である。
【図５５】 ＴＡＢ技術により製造した半導体装置の断
面図及びボンデイグ部分を拡大した断面図である。
【図５６】 陽極接合方法を説明する図である。
【図５７】 他の陽極接合方法を説明する図である。
【図５８】 従来の多層積層基板に用いる配線基板の平
面図である。
【図５９】 従来の多層積層基板の断面図である。
【符号の説明】
１ 半導体チップ、２ 電極、２ａ 絶縁被膜、２ａ1
陽極接合域、２Ａ，２Ｂ 小球、２ｍ 金属皮膜、２
Ｐ 突起状電極、３Ａ〜３Ｃ 電極、３ＡＡ〜３ＣＣ
配線導体、４Ａ，４Ｂ 陽極接合片、４ａ インナーリ
ード、７０ 配線絶縁基板、９０，９０Ａ 金属片、Ｂ
バンプ。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 電流入出力用の導体と、電気的に接続さ
    れる電極を有した回路素子とを備え、前記電極の周囲に
    加熱をすると導電性になる絶縁被膜を付着した後に、前
    記導体を前記電極に接触させて前記絶縁被膜上に重ね合
    わせてこの絶縁被膜と前記導体とを陽極接合し、前記導
    体と前記電極とを電気的に接続させることを特徴とする
    陽極接合法を用いて製造した電子部品。
  2. 【請求項２】 半導体チップの表面に加熱をすると導電
    性になる絶縁被膜を前記半導体チップ表面上に設けられ
    た電極を避けて付着し、この電極を覆うようにリードフ
    レームから延設されたインナーリードの先端を前記絶縁
    被膜上に配置し、これらを重ねた状態でこの絶縁被膜と
    前記インナーリードの先端を陽極接合すると共に、この
    インナーリードと電極とを電気的に接続したことを特徴
    とする陽極接合法を用いて製造した電子部品。
  3. 【請求項３】 半導体チップの表面に設けられた絶縁性
    パッシベーション膜の上に金属被膜を付着したことを特
    徴とする請求項２に記載の陽極接合法を用いて製造した
    電子部品。
  4. 【請求項４】 半導体チップ上の電極の表面を、前記半
    導体チップの表面に付着された加熱すると導電性になる
    絶縁被膜の最上面より高くなるように構成したことを特
    徴とする請求項２に記載の陽極接合法を用いて製造した
    電子部品。
  5. 【請求項５】 電極の先端形状を凸面形状としたことを
    特徴とする請求項４に記載の陽極接合法を用いて製造し
    た電子部品。
  6. 【請求項６】 半導体チップ上の電極の表面を、前記半
    導体チップの表面に付着された加熱すると導電性になる
    絶縁被膜の最上面より低くなるように構成したことを特
    徴とする請求項２に記載の陽極接合法を用いて製造した
    電子部品。
  7. 【請求項７】 加熱すると導電性になる絶縁被膜の表面
    より低い面に設けた電極に、前記絶縁被膜の表面より一
    部が突出する弾性率の小さい導電性物質を載置したこと
    を特徴とする請求項５に記載の陽極接合法を用いて製造
    した電子部品。
  8. 【請求項８】 導電性物質に水銀を用いたことを特徴と
    する請求項７に記載の陽極接合法を用いて製造した電子
    部品。
  9. 【請求項９】 半導体チップ上に陽極接合されたインナ
    ーリードの表面の一部に加熱すると導電性になる絶縁被
    膜を付着して回路基板の配線導体に載置し、前記絶縁被
    膜と配線導体とを陽極接合したことを特徴とする請求項
    ２に記載の陽極接合法を用いて製造した電子部品。
  10. 【請求項１０】 半導体チップ上に陽極接合されたイン
    ナーリードの末端を前記半導体チップのエッジに沿って
    屈折させてアウトリードに成型したことを特徴とする請
    求項２に記載の陽極接合法を用いて製造した電子部品。
  11. 【請求項１１】 半導体チップの表面に加熱すると導電
    性になる絶縁被膜を前記半導体チップ表面上に設けられ
    た電極を避けて付着すると共に、前記電極と電気的に接
    合する配線導体以外に前記絶縁被膜と接触する導体片を
    パターンニングした回路基板に前記半導体チップを実装
    し、前記絶縁被膜と導体片とを陽極接合させることで前
    記電極と配線導体とを電気的に接続したことを特徴とす
    る陽極接合法を用いて製造した電子部品。
  12. 【請求項１２】 第１の回路基板にパターニングされた
    配線導体より絶縁されてパターニングされた導体片に加
    熱すると導電性になる絶縁被膜を付着し、前記配線導体
    に電気的接続をとる配線導体とこの配線導体より絶縁さ
    れた導体片とがパターニングされた第２の回路基板を前
    記第１の回路基板に積層して前記絶縁被膜と導体片とを
    陽極接合させ、積層回路基板を形成することを特徴とす
    る陽極接合法を用いて製造した電子部品。
  13. 【請求項１３】 半導体装置のアウトリードの配線導体
    接触部の一部に加熱すると導電性になる絶縁被膜を付着
    して回路基板の配線導体上に配置し、この絶縁被膜と配
    線導体とを陽極接合させることで半導体装置を回路基板
    に実装させることを特徴とする陽極接合法を用いて製造
    した電子部品。
  14. 【請求項１４】 インナーリードの先端に突起部を設け
    ると共にこの突起部の周囲に加熱すると導電性になる絶
    縁被膜を付着し、半導体チップ上の電極の周囲に金属皮
    膜を所定の厚みで付着して前記電極に達する凹部を形成
    してこの凹部に前記突起部を係合させて前記インナーリ
    ードと前記電極とを接触させて前記絶縁被膜と前記金属
    皮膜とを陽極接合したことを特徴とする陽極接合法を用
    いて製造した電子部品。
  15. 【請求項１５】 インナーリードの先端に付着され加熱
    すると導電性になる絶縁被膜にインナーリードに達する
    開口部を設けて凹部を形成し、この凹部に前記半導体チ
    ップ表面の金属皮膜より突出して設けられた凸状の電極
    を係合させて前記インナーリードと前記電極とを接触さ
    せた状態で前記絶縁被膜と前記金属皮膜とを陽極接合し
    たことを特徴とする陽極接合法を用いて製造した電子部
    品。
  16. 【請求項１６】 半導体チップの裏面に加熱すると導電
    性になる絶縁被膜を付着してリードフレームのダイパッ
    ドに載置した後、前記絶縁被膜とダイパッドとを陽極接
    合して前記リードフレームパッドを前記半導体チップに
    固定したことを特徴とする陽極接合法を用いて製造した
    電子部品。
  17. 【請求項１７】 半導体チップの表面に、電極を除く全
    表面に加熱すると導電性になる絶縁被膜を付着した後に
    各インナーリードの先端部分を対応する電極の上面に位
    置合わせし、陽極接合法で前記各インナーリードと前記
    絶縁被膜とを接合する過程で前記各電極とインナーリー
    ドとを同時に電気的に接続することを特徴とする電子部
    品の製造方法。
  18. 【請求項１８】 半導体ウエハを複数に分割分離して形
    成した各半導体チップの表面に、電極を除く全表面に付
    着され加熱をすると導電性になる絶縁被膜とインナーリ
    ードとを陽極接合法で接合する際に、弾性率の小さい導
    電性物質を前記絶縁被膜層に設けた凹部に嵌合して電極
    に挿入した後、陽極接合により前記絶縁被膜と前記イン
    ナーリードとを陽極接合する過程で前記導電性物質を前
    記電極に圧接させながら前記インナーリードと前記電極
    とを電気的に接続することを特徴とする電子部品の製造
    方法。
  19. 【請求項１９】 半導体チップの電極部に設けたバンプ
    の周辺に加熱すると導電性になる絶縁被膜を付着し、前
    記電極部のバンプをＴＡＢ自動実装用のフレキシブルテ
    ープにエッチングにより形成されたインナーリードに載
    置した後に前記絶縁被膜とインナーリードとを陽極接合
    し、前記電極を前記バンプを介してインナーリードに電
    気的に接続することを特徴とする電子部品の製造方法。
  20. 【請求項２０】 外部配線用のボールグリッドアレイを
    設けた半導体装置の底面に加熱をすると導電性になる絶
    縁被膜を前記ボールグリッドアレイの頂部の一部は露出
    される程度に付着した後に、前記ボールグリッドアレイ
    を回路基板上の配線導体に載置して前記絶縁被膜と前記
    配線導体とを陽極接合することで前記ボールグリッドア
    レイと配線導体とを電気的に接続することを特徴とする
    電子部品の製造方法。
JP16035094A 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法 Expired - Fee Related JP3383081B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP16035094A JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US08/499,906 US5900671A (en) 1994-07-12 1995-07-11 Electronic component including conductor connected to electrode and anodically bonded to insulating coating
DE19525388A DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen
DE19549563A DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE19549750A DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen
US09/249,071 US6087201A (en) 1994-07-12 1999-02-12 Method of manufacturing ball grid array electronic component
US09/249,089 US6181009B1 (en) 1994-07-12 1999-02-12 Electronic component with a lead frame and insulating coating
US09/249,311 US6268647B1 (en) 1994-07-12 1999-02-12 Electronic component with an insulating coating
US09/249,090 US6133069A (en) 1994-07-12 1999-02-12 Method of manufacturing the electronic using the anode junction method
US09/666,101 US6310395B1 (en) 1994-07-12 2000-09-20 Electronic component with anodically bonded contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16035094A JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH0831864A true JPH0831864A (ja) 1996-02-02
JP3383081B2 JP3383081B2 (ja) 2003-03-04

Family

ID=15713083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16035094A Expired - Fee Related JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法

Country Status (2)

Country Link
US (6) US5900671A (ja)
JP (1) JP3383081B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180196B2 (en) 2002-08-21 2007-02-20 Seiko Epson Corporation Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
JPH11330134A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
TW409940U (en) * 1998-09-28 2000-10-21 Gen Semiconductor Of Taiwan Lt Package of the leads of a semiconductor device assembled without soldering
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
JP2002170838A (ja) * 2000-11-30 2002-06-14 Shinkawa Ltd 半導体装置およびその製造方法
US6638627B2 (en) * 2000-12-13 2003-10-28 Rochester Institute Of Technology Method for electrostatic force bonding and a system thereof
US7280014B2 (en) * 2001-03-13 2007-10-09 Rochester Institute Of Technology Micro-electro-mechanical switch and a method of using and making thereof
AU2002303933A1 (en) * 2001-05-31 2002-12-09 Rochester Institute Of Technology Fluidic valves, agitators, and pumps and methods thereof
US7211923B2 (en) * 2001-10-26 2007-05-01 Nth Tech Corporation Rotational motion based, electrostatic power source and methods thereof
US7378775B2 (en) * 2001-10-26 2008-05-27 Nth Tech Corporation Motion based, electrostatic power source and methods thereof
JP2004265940A (ja) * 2003-02-19 2004-09-24 Sony Corp 半導体装置
US20050048349A1 (en) * 2003-08-28 2005-03-03 Fannon Megan A. Method of manufacturing a fuel cell array and a related array
US7287328B2 (en) * 2003-08-29 2007-10-30 Rochester Institute Of Technology Methods for distributed electrode injection
US7217582B2 (en) * 2003-08-29 2007-05-15 Rochester Institute Of Technology Method for non-damaging charge injection and a system thereof
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US8581308B2 (en) * 2004-02-19 2013-11-12 Rochester Institute Of Technology High temperature embedded charge devices and methods thereof
TWI277192B (en) * 2004-07-08 2007-03-21 Siliconware Precision Industries Co Ltd Lead frame with improved molding reliability and package with the lead frame
TWI245576B (en) * 2004-10-22 2005-12-11 Au Optronics Corp Mercury-heating device and method of manufacturing the same
US7691723B2 (en) 2005-01-07 2010-04-06 Honeywell International Inc. Bonding system having stress control
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
US20070074731A1 (en) * 2005-10-05 2007-04-05 Nth Tech Corporation Bio-implantable energy harvester systems and methods thereof
CN101425468B (zh) * 2007-10-29 2012-07-04 飞思卡尔半导体（中国）有限公司 经过涂敷的引线框
US8067307B2 (en) * 2008-02-26 2011-11-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP5227693B2 (ja) * 2008-08-11 2013-07-03 スタンレー電気株式会社 半導体発光装置
US8522425B2 (en) * 2008-09-29 2013-09-03 Apple Inc. Assembly techniques for electronic devices having compact housing
US8440544B2 (en) * 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
CN103681557B (zh) * 2012-09-11 2017-12-22 恩智浦美国有限公司 半导体器件及其组装方法
US9129951B2 (en) 2013-10-17 2015-09-08 Freescale Semiconductor, Inc. Coated lead frame bond finger

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE401644C (de) 1924-09-06 Friedrich Frick Mastfuss
GB1138401A (en) * 1965-05-06 1969-01-01 Mallory & Co Inc P R Bonding
US4010488A (en) * 1975-11-21 1977-03-01 Western Electric Company, Inc. Electronic apparatus with optional coupling
JPS5328747A (en) * 1976-08-30 1978-03-17 Ooberu Enjiniaringu Yuugen Automatic wrapping device
JPS5544786A (en) * 1978-09-27 1980-03-29 Hitachi Ltd Pressure sensor
US4322980A (en) * 1979-11-08 1982-04-06 Hitachi, Ltd. Semiconductor pressure sensor having plural pressure sensitive diaphragms and method
JPS5855732A (ja) * 1981-09-30 1983-04-02 Hitachi Ltd 静電容量型圧力センサ
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
JPH0746065B2 (ja) * 1985-03-25 1995-05-17 株式会社日本自動車部品総合研究所 高圧用圧力検出器
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
GB8718637D0 (en) * 1987-08-06 1987-09-09 Spectrol Reliance Ltd Sealing electrical feedthrough
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
US4874499A (en) * 1988-05-23 1989-10-17 Massachusetts Institute Of Technology Electrochemical microsensors and method of making such sensors
JPH02106954A (ja) * 1988-10-17 1990-04-19 Semiconductor Energy Lab Co Ltd 電子装置
JPH07112939B2 (ja) * 1988-11-21 1995-12-06 三菱電機株式会社 シリコンウエハとガラス基板の陽極接合法
JPH0793342B2 (ja) * 1988-12-29 1995-10-09 シャープ株式会社 電極の形成方法
JPH02209831A (ja) * 1989-02-10 1990-08-21 Asahi Glass Co Ltd クロロテトラフルオロプロパン系共沸混合物及び擬共沸混合物
DE69023819T2 (de) * 1989-05-31 1996-04-11 Fujitsu Ltd Packungsstruktur mit einem Steckerstift-Gitter.
JP2870822B2 (ja) * 1989-07-17 1999-03-17 三菱電機株式会社 シリコンとガラスとの接合方法
JPH03209831A (ja) 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
JPH04117809A (ja) * 1990-09-07 1992-04-17 Seiko Epson Corp 圧電素子のパッケージ方法
US5431806A (en) * 1990-09-17 1995-07-11 Fujitsu Limited Oxygen electrode and temperature sensor
JP2569946B2 (ja) * 1990-10-25 1997-01-08 三菱電機株式会社 陽極接合方法
JP2831484B2 (ja) * 1991-03-27 1998-12-02 アルプス電気株式会社 ダイボンディング構造体
US5153710A (en) * 1991-07-26 1992-10-06 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with laminated backup cell
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
JPH0582696A (ja) * 1991-09-19 1993-04-02 Mitsubishi Electric Corp 半導体装置のリードフレーム
EP0539741B1 (en) * 1991-09-30 2003-01-15 Canon Kabushiki Kaisha Anodic bonding process with light irradiation
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
JPH05114685A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp 半導体装置
JPH05283467A (ja) * 1992-03-30 1993-10-29 Nec Corp 半導体集積回路装置
US5371386A (en) * 1992-04-28 1994-12-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of assembling the same
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US5359768A (en) * 1992-07-30 1994-11-01 Intel Corporation Method for mounting very small integrated circuit package on PCB
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
DE4311762C2 (de) * 1993-04-08 1995-02-02 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
DE59304431D1 (de) * 1993-05-05 1996-12-12 Litef Gmbh Mikromechanische Beschleunigungsmessvorrichtung und Verfahren zu deren Herstellung
JP3209831B2 (ja) 1993-06-07 2001-09-17 大和製罐株式会社 金属薄板の溶接不良検出方法および装置
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
US5731229A (en) * 1994-06-28 1998-03-24 Nissan Motor Co., Ltd. Method of producing device having minute structure
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
US6127629A (en) * 1994-10-03 2000-10-03 Ford Global Technologies, Inc. Hermetically sealed microelectronic device and method of forming same
US5453628A (en) * 1994-10-12 1995-09-26 Kobe Steel Usa, Inc. Microelectronic diamond capacitive transducer
US5604313A (en) * 1994-11-23 1997-02-18 Tokyo Gas Co., Ltd. Varying apparent mass accelerometer
DE19534080A1 (de) * 1995-09-14 1997-03-20 Wacker Siltronic Halbleitermat Verfahren zur Erzeugung einer stapelfehlerinduzierenden Beschädigung auf der Rückseite von Halbleiterscheiben
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180196B2 (en) 2002-08-21 2007-02-20 Seiko Epson Corporation Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device

Also Published As

Publication number Publication date
US6268647B1 (en) 2001-07-31
US5900671A (en) 1999-05-04
US6310395B1 (en) 2001-10-30
US6087201A (en) 2000-07-11
JP3383081B2 (ja) 2003-03-04
US6133069A (en) 2000-10-17
US6181009B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
JP3383081B2 (ja) 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
EP0349549A1 (en) Support assembly for integrated circuits
WO2023098545A1 (zh) 大电流功率半导体器件的封装结构及其封装方法
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP2001060657A (ja) 半導体装置及びその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
JPH0817870A (ja) 半導体装置
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JP4750076B2 (ja) 半導体装置の製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2001007271A (ja) 半導体装置及びその製造方法
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH07283274A (ja) 半導体装置及び接合シート
JPH0936295A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH1022329A (ja) 半導体装置
JP2005303169A (ja) 半導体装置およびその製造方法
JPH1174400A (ja) Ｂｇａ型半導体装置及びその製造方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees