JPH03209831A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03209831A
JPH03209831A JP2004856A JP485690A JPH03209831A JP H03209831 A JPH03209831 A JP H03209831A JP 2004856 A JP2004856 A JP 2004856A JP 485690 A JP485690 A JP 485690A JP H03209831 A JPH03209831 A JP H03209831A
Authority
JP
Japan
Prior art keywords
insulating resin
semiconductor element
bumps
conductor wiring
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004856A
Other languages
English (en)
Inventor
Yoichiro Ishida
洋一郎 石田
Hiroaki Fujimoto
博昭 藤本
Kenzo Hatada
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004856A priority Critical patent/JPH03209831A/ja
Publication of JPH03209831A publication Critical patent/JPH03209831A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特に多端子、挟ピッチのIC
,、LSIのパッケージング構造に関するものである。
〔従来の技術〕
従来例を第3図に基づいて説明する。まず、第3図(a
)に示すように、回路基板50の導体配線51例の面に
絶縁性樹脂52を塗布する。絶縁性樹脂52ば熱硬化型
または紫外線硬化型のエポキシ、シリコーン、アクリル
等の樹脂である。つぎに、第3図(+))に示すように
、半導体素子53の突起電極54を回路基板50の導体
配線51と一致させ、半導体素子53を加圧治具60に
より加圧し、回路基板50に押し当てる。このとき、突
起電極54と導体配線51の間にある絶縁性樹脂52が
周囲に押し出され、半導体素子53の突起電極54と回
路基板50の導体配線51は電気的に接続する。
半導体素子53の突起電極54は電解メツキ法等により
形成したものでAu、Ag、Cu等である。
つぎに、半導体素子53を加圧した状態で絶縁性樹脂5
2を熱または紫外線で硬化させた後、加圧を解除して半
導体素子53を回路基板50に固着する。このとき、半
導体素子53の突起電極54と回路基板50の導体配線
51は、絶縁性樹脂の収縮力により電気的に接続する。
〔発明が解決しようとする課題〕
以上のように、半導体素子53と回路基板50の間には
、熱硬化型あるいは紫外線硬化型の絶縁性樹脂52が介
在されているため、半導体装置の温度が上昇すると絶縁
性樹脂52が膨張し、この膨張量が、硬化時の絶縁性樹
脂52の収縮量を上まわると、突起電極54と導体配線
51の接続は外れ、電気的な接続を取れないという問題
点があった。
この問題点は、絶縁性樹脂52の膨張係数を小さくする
ことにより解決できるが、この場合はつぎのような問題
が発生する。即ち、絶縁性樹脂52の膨張係数を小さく
すると、絶縁性樹脂52のヤング率が大きくなるため、
半導体素子53および回路基板50に大きなストレスが
加わり、最悪の場合は半導体素子53および回路基板5
0の破壊が起こるという問題がある。
したがって、この発明の目的は、絶縁性樹脂が熱膨張し
ても、半導体素子の突起電極と回路基板の導体配線の接
続が外れない半導体装置を提供することである。
〔課題を解決するだめの手段〕
この発明の半導体装置は、半導体素子と回路基板の間に
介在させた絶縁性樹脂の収縮力によって前記回路基板の
導体配線と前記半導体素子の突起電極を接続させる半導
体装置において、前記半導体素子の突起電極として弾性
限度における圧縮ひずみが前記絶縁性樹脂の許容温度に
おける膨張率よりも大きい材料を用い、この突起電極を
弾性圧縮した状態で前記回路基板の導体配線に接続する
と共に、この弾性圧縮状態の圧縮ひずみを、前記絶縁性
樹脂の許容温度における膨張率よりも大きく、かつ前記
突起電極の弾性限度における圧縮ひずみ以下に設定した
ものである。
〔作用] この発明の半導体装置によれば、半導体素子の突起電極
の弾性回復量が樹脂の膨張量よりも大きくなるため、高
温時においても半導体素子の突起電極と回路基板の導体
配線の接続が保たれる。
[実施例〕 この発明の一実施例を第1図に示した工程図に基づいて
説明する。第1図(a)に示すように、回路基板1はベ
ースとなる絶縁性基板2と導体配線3とからなる。絶縁
性基板2はセラミック、ガラス、ガラスエポキシ等より
、導体配線3はCr −A u。
A1、Cu、タングステン、iTo、、Ag/Pd等で
形成され、その厚みは0.1〜50μm程度である。そ
して、この回路基板1の、後に半導体素子が固着される
領域に、接着剤となる絶縁性樹脂4を塗布する。絶縁性
樹脂4は熱硬化型または紫外線硬化型のエポキシ、シリ
コーン、アクリル等の線膨張係数が約2 X 10−’
/’Cの樹脂である。
絶縁性樹脂4の塗布にはデイスペンサ等を用いる。
つぎに、第1図(b)に示すように、半導体素子5に設
けた突起電極6を、回路基板1の導体配線3に一致する
ように固定する。この突起電極6は、Ti−Ni、、C
u−Mn−AE、、Cr−Al!−Ni等の合金であり
、絶縁性樹脂4の許容温度での膨張率(許容温度X線膨
張係数)よりも大きなひずみを加えても弾性変形を行う
ものである。そして、この状態で半導体素子5を、加圧
治具7にて回路基板1に押圧する。このとき、突起電極
6は弾性変形して圧縮されるが、この圧縮ひずみは、絶
縁性樹脂4の許容温度における膨張率よりも大きく、か
つ突起電極6の弾性限度における圧縮ひずみ以下になる
ように、加圧治具7により加える荷重を調節する。そし
て、絶縁性樹脂4が、熱硬化型ならば加熱し、また、紫
外線硬化型ならば紫外線を加えて硬化完了を待ち、加圧
治具7を解除する(第1図(C)参照)。このとき、半
導体素子5の突起電極6は、絶縁性樹脂4の接着力と半
導体素子5の突起電極6の弾性応力により、回路基板1
の導体配線3に接触した状態で保持され、電気的な接続
を得る。
第2図は半導体装置の温度変化による電極の接続状態を
示したものである。この図では、半導体素子5の突起電
極6がアルミ電極8を介して絶縁性基板2に設けられて
いる。第2図(a)は常温状態であり、このとき、アル
ミ電極8の厚さ!、は約0.5μm、突起電極6の厚さ
12は約5μm、導体配線3の厚さ13は約0.5μm
である。絶縁性樹脂4の厚さはE+ +I!、z +f
f1aとなり、約6μmとなる。第2図(b)は高温状
態であり、絶縁性樹脂6は膨張し、その膨張量Δ!□は
、200°Cのとき約3%であるから、(ffil +
(!、2+L ) X3%で約0,18μmとなり、電
極の接続を外す様に働く。しかしながら、突起電極6の
弾性回復量へ!おは、Ti−N+合金の場合、弾性変形
を行うひずみの限界が約4%であるので、12×4%で
約0.2μmとなるため次のような関係式をみたす。
八!6 〉Δf!、R このことは、絶縁性樹脂4の膨張が、突起電極6の弾性
回復域で生じているということであるため、高温状態で
の電極の接続が保持される。なお、高温状態では突起電
極6もわずかに膨張するが、絶縁性樹脂4に比べて非常
に小さいものであるため無視する。
〔発明の効果〕
以上のように、この発明では、半導体素子の突起電極に
、絶縁性樹脂の許容温度における膨張率よりも大きなひ
ずみを加えても弾性変形を行う金属を使用したので、多
端子、挾ピッチの半導体素子を高温状態で使用する場合
に非常に有効であり、絶縁性樹脂の収縮力によって回路
基板上の導体配線と半導体素子の突起電極とを接続する
半導体装置の歩留りならびに信頼性の向上に大きく寄与
するものである。
【図面の簡単な説明】
第1図はこの発明の一実施例の半導体装置の製造工程図
、第2図は突起電極の変位状態図、第3図は従来例の製
造工程図である。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子と回路基板の間に介在させた絶縁性樹脂の収
    縮力によって前記回路基板の導体配線と前記半導体素子
    の突起電極を接続させる半導体装置において、前記半導
    体素子の突起電極として弾性限度における圧縮ひずみが
    前記絶縁性樹脂の許容温度における膨張率よりも大きい
    材料を用い、この突起電極を弾性圧縮した状態で前記回
    路基板の導体配線に接続すると共に、この弾性圧縮状態
    の圧縮ひずみを、前記絶縁性樹脂の許容温度における膨
    張率よりも大きく、かつ前記突起電極の弾性限度におけ
    る圧縮ひずみ以下に設定したことを特徴とする半導体装
    置。
JP2004856A 1990-01-12 1990-01-12 半導体装置 Pending JPH03209831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004856A JPH03209831A (ja) 1990-01-12 1990-01-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004856A JPH03209831A (ja) 1990-01-12 1990-01-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH03209831A true JPH03209831A (ja) 1991-09-12

Family

ID=11595322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004856A Pending JPH03209831A (ja) 1990-01-12 1990-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH03209831A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525388A1 (de) * 1994-07-12 1996-01-25 Mitsubishi Electric Corp Elektronikbauteil und Verfahren zu dessen Herstellung
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
EP0951063A4 (ja) * 1996-03-06 1999-10-20
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6310395B1 (en) 1994-07-12 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Electronic component with anodically bonded contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293836A (ja) * 1987-05-26 1988-11-30 Matsushita Electric Ind Co Ltd 実装体
JPH01233741A (ja) * 1988-03-15 1989-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH02206124A (ja) * 1989-02-06 1990-08-15 Nippon Steel Corp バンプ形成方法および半導体素子接続方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293836A (ja) * 1987-05-26 1988-11-30 Matsushita Electric Ind Co Ltd 実装体
JPH01233741A (ja) * 1988-03-15 1989-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH02206124A (ja) * 1989-02-06 1990-08-15 Nippon Steel Corp バンプ形成方法および半導体素子接続方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
DE19525388A1 (de) * 1994-07-12 1996-01-25 Mitsubishi Electric Corp Elektronikbauteil und Verfahren zu dessen Herstellung
US6310395B1 (en) 1994-07-12 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Electronic component with anodically bonded contact
DE19525388B4 (de) * 1994-07-12 2005-06-02 Mitsubishi Denki K.K. Elektronikbauteil mit anodisch gebondetem Leiterrahmen
EP0951063A4 (ja) * 1996-03-06 1999-10-20
EP0951063A1 (en) * 1996-03-06 1999-10-20 Matsushita Electric Industrial Co., Ltd Semiconductor device and process for producing the same
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device

Similar Documents

Publication Publication Date Title
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JP2596960B2 (ja) 接続構造
JPS60262430A (ja) 半導体装置の製造方法
WO2000045431A1 (en) Method of packaging semiconductor device using anisotropic conductive adhesive
JPH03209831A (ja) 半導体装置
JPH04137630A (ja) 半導体装置
JPH04363032A (ja) 半導体装置
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
JPS63151033A (ja) 半導体装置の製造方法
JP3064998B2 (ja) 半導体装置及びその製造方法
JPH0482241A (ja) 半導体装置
JPH09246325A (ja) 半導体素子の実装構造及びその製造方法
JP3052615B2 (ja) 半導体装置およびその製造方法
JPH02285650A (ja) 半導体装置及びその製造方法
JP3572254B2 (ja) 回路基板
JPS6114798A (ja) はんだ相互接続を形成する方法
JP2570626B2 (ja) 基板の接続構造及びその接続方法
JP3051617B2 (ja) 半導体装置の製造方法
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JPH03228339A (ja) ボンディングツール
JPH09266227A (ja) 電子部品の接合方法
JP2765139B2 (ja) 半導体装置の製造方法
JP2943912B2 (ja) 半導体装置及びその製造方法
JPH0583186B2 (ja)