DE19525388A1 - Elektronikbauteil und Verfahren zu dessen Herstellung - Google Patents

Elektronikbauteil und Verfahren zu dessen Herstellung

Info

Publication number
DE19525388A1
DE19525388A1 DE19525388A DE19525388A DE19525388A1 DE 19525388 A1 DE19525388 A1 DE 19525388A1 DE 19525388 A DE19525388 A DE 19525388A DE 19525388 A DE19525388 A DE 19525388A DE 19525388 A1 DE19525388 A1 DE 19525388A1
Authority
DE
Germany
Prior art keywords
electrode
conductor
insulating layer
semiconductor chip
inner conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19525388A
Other languages
English (en)
Other versions
DE19525388B4 (de
Inventor
Yoshiharu Takahashi
Toshiaki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16035094A external-priority patent/JP3383081B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19549563A priority Critical patent/DE19549563B4/de
Priority to DE19549750A priority patent/DE19549750B4/de
Priority claimed from DE19549563A external-priority patent/DE19549563B4/de
Publication of DE19525388A1 publication Critical patent/DE19525388A1/de
Application granted granted Critical
Publication of DE19525388B4 publication Critical patent/DE19525388B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung bezieht sich auf ein Elektronikbauteil, das unter Anwendung der anodischen Verbindung hergestellt ist, sowie auf ein Verfahren zum Herstellen des Elektronikbau­ teils. Insbesondere betrifft die Erfindung das Herstellen von elektronischem Kontakt zwischen einem herausführenden Leiter und einem Elektrodenbereich, wobei jeweils eine den Elektrodenbereich an der Oberfläche eines Halbleiterchip umgebende Isolierschicht und eine Leiterfläche des jeweili­ gen herausführenden Leiters miteinander anodisch verbunden bzw. gebondet werden, während gleichzeitig die Leiter durch Druck an die Elektrodenbereiche auf der Halbleiterchipober­ fläche angeschlossen werden.
Fig. 39 ist eine perspektivische Darstellung eines Zu­ stands, bei dem Elektroden 2, die an der Oberfläche eines Halbleiterchips 1 angebracht sind, nach einem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren über Golddrähte 5 mit Innenleitern 4 verbunden sind, die sich von nicht dargestellten Leiterrahmen 6 erstrecken, und Fig. 40 ist eine schematische Darstellung eines Zustands, bei dem gerade durch Ultraschall-Thermokompressionsbonden ein Ende des Golddrahtes 5 an die Elektrode 2 an dem Halblei­ terchip 1 angeschlossen wird.
Gemäß Fig. 40 ist der Halbleiterchip durch ein Pressverbin­ dungsmaterial 6 an einer Formungsgrundplatte 41 festgelegt. Das Pressverbindungsmaterial 6 und die Grundplatte 41 neh­ men die durch eine Kapillare 7 hervorgerufene Druckkraft auf, durch die eine Kugel 51 an der Spitze des Golddrahtes 5 bei dem Anschluß an die Elektrode 2 durch das Ultra­ schall-Thermokompressionsbonden zu einer Kugelbondeform verändert wird, und stützen im weiteren den Halbleiterchip 1. Bei dem Ultraschall-Thermokompression-Drahtbondeverfah­ ren wird der durch die Kapillare 7 hindurchtretende Spit­ zenabschnitt des Golddrahtes durch eine Hochspannungsentla­ dung zu der Kugel 51 geformt. Darauffolgend wird die Kugel 51 gegen die Elektrode 2 an dem Halbleiterchip 1 gepreßt und der Wärme und der Ultraschallvibration ausgesetzt, wo­ durch die Kugel gemäß der Darstellung bei 52 in Fig. 40 durch Ultraschall-Thermokompression mit der Elektrode 2 verbunden wird. Im weiteren wird die Kapillare 7 zu der Stelle eines Spitzenabschnittes des Innenleiters 4 bewegt, bevor sie zum Verbinden des Golddrahtes 5 mit dem Spitzen­ abschnitt des Innenleiters 4 gesenkt wird.
Fig. 41A, 41B und 42 stellen die Gestaltung eines Leiter­ rahmens bei einem Zustand dar, in dem die Elektroden 2 ge­ mäß dem herkömmlichen Ultraschall-Thermokompression-Draht­ bondeverfahren über die Golddrähte 5 mit den Spitzenab­ schnitten der Innenleiter 4 verbunden werden. Ein Rahmen 3 gemäß Fig. 41A ist einstückig mit 8 nicht dargestellten Grundplatten 41 und 36 nicht dargestellten Innenleitern 4 geformt. Die Fig. 41B ist eine vergrößerte Ansicht eines in Fig. 41A mit X bezeichneten Teilbereichs. Gemäß 41B hat der Rahmen 3 an dessen Innenseite 36 Innenleiter 4, in seinem mittigen Bereich die von dem Rahmen 3 über Aufhängeleiter 42 gehaltene Grundplatte 41 und an seinem Umfangsbereich Außenleiter 44. Die Fig. 42 zeigt ausführlich die 36 Innen­ leiter 4, die Grundplatte 41 und die Aufhängeleiter 42. In dieser Figur stellt ein durch eine strichpunktierte Linie dargestelltes Rechteck den Bereich dar, der mit einem Gieß­ harz vergossen wird. Fig. 43 ist eine Schnittansicht einer Halbleitervorrichtung, die derart angefertigt ist, daß die Elektrode 2 nach dem vorangehend beschriebenen Ultraschall- Thermokompression-Drahtbondeverfahren über den Golddraht 5 mit dem Innenleiter 4 verbunden ist, bevor der Rahmen 3 mit einem Gießharz 8 vergossen wird. In dieser Figur ist mit 53 ein durch das Ultraschall-Thermokompressionsbonden herge­ stellter Kontaktbereich zwischen dem Innenleiter 4 und dem Golddraht 5 bezeichnet. Fig. 44 ist eine vergrößerte Dar­ stellung eines durch Druck erzeugten Verbindungsbereichs zwischen einer nicht dargestellten Elektrode an dem Halb­ leiterchip 1 und dem Innenleiter 4 und Fig. 45 ist eine Darstellung der Verformung der Kugel 51 bei deren Anschlie­ ßen an die Elektrode 2 auf der Oberfläche des Halbleiter­ chips 1 durch Ultraschall-Thermokompressionsbonden. Wenn gemäß diesen Darstellungen die Elektrode 2 eine Aluminium­ elektrode ist, bestehen zum Zeitpunkt des Abschlusses des Ultraschall-Thermokompressionsbondens der Golddraht 5 und ein aus der Kugel geformter Teil 52 aus dem Golddrahtmate­ rial, während mit der Aluminiumelektrode eine Legierungs­ schicht aus Gold und Aluminium als Druckbondeschicht 54 ge­ bildet ist. Mit 2i ist ein nachfolgend als Isolierfilm be­ zeichneter, elektrisch isolierender Passivierungsfilm be­ zeichnet, der auf den Halbleiterchip 1 an einem Bereich außerhalb der Elektrode 2 aufgebracht ist.
Fig. 46 stellt einen Zustand dar, bei dem der aus der Kugel geformte Teil 52 des Golddrahtes 5 durch die Kapillare 7 zur vollständigen Verbindung gegen die Elektrode 2 gepreßt ist. Fig. 47 stellt einen Zustand dar, bei dem der andere Endabschnitt des Golddrahtes 5 durch die Kapillare 7 in Heftverbindung zu dem Innenleiter 4 gebracht ist und ein verformter Teil 53 des Drahtes gegen den Spitzenabschnitt des Innenleiters 4 gepreßt ist. Wenn der verformte Teil 53 nach Fig. 47 an den Innenleiter 4 angeheftet wird, wird ab­ hängig von dem Material des Leiterrahmens dann, wenn dieser ein Eisenrahmen ist, eine Silberplattierung aufgebracht und es entsteht dann an der Heftung eine Legierungsschicht aus Gold und Silber. Aus diesem Grund entsteht mit dem Gold die Legierungsschicht 54 gemäß der Darstellung in Fig. 45. In Fig. 47 ist die Legierungsschicht 54 weggelassen.
Fig. 48A bis 48E sind Darstellungen für das Beschreiben von Prozessen, die ausgeführt werden, wenn gemäß dem herkömmli­ chen Ultraschall-Thermokompression-Drahtbondeverfahren der Innenleiter 4 über den Golddraht 5 mit einer Elektrode an dem Halbleiterchip 1 verbunden wird. Gemäß Fig. 48A wird aus einem Heizblock 9 durch Wärmeleitung die Wärme durch die Grundplatte 41 hindurch zu dem Chip 1 übertragen. Die aus der Spitze der Kapillare 7 herausgeführte Spitze des Golddrahtes 5 wird mittels eines Hochspannungsstroms-Bren­ ners 10 zu einer Kugel geformt. Die Fig. 48B zeigt einen Zustand, bei dem die Kapillare 7 zu der nicht dargestellten Elektrode 2 abgesenkt ist, so daß die geformte Kugel 51 un­ ter Ultraschallvibration und Andruckkraft in Preßverbindung zu der Elektrode gebracht wird. Die Fig. 48C zeigt einen Zustand, bei dem die Kapillare 7, durch die hindurch der Golddraht 5 geführt ist, zu dem Innenleiter 4 hin bewegt wird, um nach dem beendeten Ultraschall-Thermokompressions­ bonden der Kugel 51 gemäß Fig. 45 das andere Ende des Gold­ drahtes 5 mit dem Innenleiter 4 zu verbinden. Die Fig. 48D zeigt einen Zustand, bei dem das andere Ende des Golddrah­ tes 5 an den Innenleiter 4 angeheftet ist, und die Fig. 48E zeigt einen Zustand, bei dem das andere Ende des Golddrah­ tes 5 durch Heftverbindung bei dem in Fig. 47 dargestellten Zustand auf den Innenleiter 4 aufgepreßt wurde, bevor der Golddraht 5 durch eine Klammer 11 der Kapillare 7 festge­ halten und zum Abtrennen an dem Heftverbindungsabschnitt angehoben wird.
Fig. 49 ist eine Draufsicht auf den Halbleiterchip 1, der derart gestaltet ist, daß durch das Ultraschall-Thermokom­ pressionsbonden die Elektrode 2 und der Innenleiter 4 über den Golddraht 5 miteinander verbunden werden, und Fig. 50 zeigt 19 Elektroden 2 an dem Halbleiterchip 1, wobei mit 2i der Isolierfilm bezeichnet ist, der auf den Bereich-außer­ halb der Elektroden 2 auf den Halbleiterchip 1 aufgebracht ist. Gemäß Fig. 51 hat die Elektrode 2 Abmessungen C × E und der Isolierfilm 2i hat über die Maße der Elektrode 2 hinausgehende Abmessungen B × D, so daß daher die Grenze zwischen der Elektrode 2 und dem Isolierfilm 2i derart in Erscheinung tritt, daß die Elektrode 2 gemäß der Darstel­ lung in Fig. 51 freiliegt. Die Querschnittsstruktur des Halbleiterchips 1 ist derart, daß gemäß Fig. 45 der Iso­ lierfilm 2i den Umfangsbereich der Elektrode 2 überlappt. Zum Verstärken der elektrischen und mechanischen Verbindung mit dem Golddraht 5 sollte gemäß Fig. 51 die Fläche der Elektrode 2 größer als die Umfangsfläche des aus der Kugel geformten Teils 52 sein, wenn die Kugel 51 durch Ultra­ schall-Thermokompressionbonden angeschlossen ist.
In Abhängigkeit von der Genauigkeit des Drahtbondegerätes sollte der Abstand A zwischen den Elektroden 2 gemäß Fig. 51 unter Berücksichtigung der Umfangsabmessungen des aus der Kugel geformten Teils 52 und dergleichen bestimmt wer­ den. Allgemein sollte für das Ultraschall-Thermokompressi­ onsbonden die Breite der mit dem Draht zu verbindenden Elek­ trode 2 größer als die Breite von Schaltungsleiterbahnen 21 nach Fig. 51 sein. Ferner muß im Falle des herkömmlichen Drahtbondeverfahrens im Hinblick auf die Genauigkeit und die Funktion der Drahtverbindung die Halbleitervorrichtung aufgrund von Abmessungen I, J, K und L gemäß Fig. 52 ausge­ legt sein.
Fig. 53 ist eine Ansicht eines Schnittes entlang einer Achse, in welcher der in Fig. 52 in Draufsicht dargestellte Golddraht 5 zwischen die Elektrode 2 und den Innenleiter 4 gelegt ist. Durch Prüfen der Abmessung I kann ermittelt werden, ob die Abmessung des Golddrahtes 5 in Bezug auf den Eckabschnitt des Halbleiterchips 1 ausreichend ist oder nicht. Der Abschnitt zwischen der Ecke der Grundplatte 41 und dem Golddraht 5 kann aus der Abmessung J und der Bezie­ hung zwischen der Grundplatte 41 und der Innenleiter 4 er­ mittelt werden. Außerdem kann aus der Abmessung K ermittelt werden, ob in dem Abschnitt einer Heftverbindung 53 die Di­ mensionierung ausreichend ist oder nicht.
Fig. 54A ist eine perspektivische Ansicht, die die innere Struktur einer fertiggestellten Halbleitervorrichtung bzw. integrierten Schaltung zeigt, in der jeweils der Innenlei­ ter 4 gemäß dem Ultraschall-Thermokompressions-Drahtbonde­ verfahren über den Golddraht 5 mit der Elektrode 2 verbun­ den ist, die an dem mittigen Bereich des Chips 1 angeordnet ist. Fig. 54B ist eine Darstellung eines Schnittes entlang einer Linie Y-Y in Fig. 54A. Fig. 55A ist eine Schnittan­ sicht einer herkömmlichen TAB-Einheit für automatisches Filmbonden. In der Figur ist mit 21 ein Elektrodenhügel be­ zeichnet, der im voraus durch Thermokompressionsbonden an einem nachfolgend als Elektrodenleiter bezeichneten Träger­ band-Elektrodenleiter 4a ausgebildet ist. Fig. 55B ist eine vergrößerte Darstellung, die den Kontaktbereich der Elek­ trode mit dem Elektrodenhügel 21 zeigt. Bei dem automati­ schen Filmbondesystem bzw. TAB-System wird die Verbindung zwischen der Elektrode an dem Halbleiterchip 1 und dem Elektrodenleiter 4a über den Elektrodenhügel 21 herge­ stellt, so daß daher die elektrische Verbindung zwischen der Elektrode und dem Elektrodenleiter 4a hergestellt wird.
Fig. 56 ist eine Darstellung zum Beschreiben eines in der japanischen Patentveröffentlichung Nr. 53-28747 offenbarten Beispiels für ein Verfahren einer anodischen Verbindung eines Silizium-Halbleitermaterials mit einem elektrisch isolierenden Material. Gemäß Fig. 56 wird ein Halbleiterma­ terial 1a auf einen Widerstandsheizstreifens 67 aufgelegt, der aus einer Stromquelle A gespeist und erwärmt wird. Auf die Oberfläche des Halbleitermaterials 1a wird ein Glasfilm 1b beispielsweise aus Borsilikatglas aus Borsäure und Kie­ selsäure aufgebracht, der eine Isolierschicht bildet, wel­ che bei Erwärmung etwas elektrische Leitfähigkeit zeigt. Mit 68 ist ein elektrisch isolierendes Material bezeichnet, welches auf das Halbleitermaterial 1a aufgeschichtet und mit diesem unter Zwischensetzung der Isolierschicht 1b ver­ bunden wird, und mit 65 ist ein Andruckteil für das leichte Andrücken des elektrisch isolierenden Materials 68 gegen das Halbleitermaterial 1a bezeichnet. Ferner ist ein posi­ tiver Anschluß 63 einer Gleichstromquelle 60 mit dem Heizwiderstandsstreifen 67 verbunden, um das Fließen eines positiven Stroms von dem Halbleitermaterial 1a zu dem elek­ trisch isolierenden Material 68 zu bewirken, während der negative Anschluß der Gleichstromquelle mit dem Andruckteil 65 verbunden ist.
Als nächstes wird das anodische Verbindungsverfahren be­ schrieben. Das Halbleitermaterial 1a wird durch den Wider­ standsheizstreifen 67 in einem ungefähr 400 bis 700° in Ab­ hängigkeit von dem Isolierschichtmaterial betragenden Aus­ maß derart erwärmt, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit hat. Als Ergebnis fließt von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Mate­ rial 68 über ungefähr eine Minute ein schwacher positiver Strom mit beispielsweise einigen µA/mm², wodurch an der Grenze zwischen dem Halbleitermaterial 1a und dem elek­ trisch isolierenden Material 68 eine anodisch gewachsene Oxidverbindung hervorgerufen wird, so daß auf diese Weise die anodische Verbindung zwischen dem Halbleitermaterial 1a und den elektrisch isolierenden Material 68 hergestellt wird.
Das elektrisch isolierende Material 68 wird dabei weder durch die Heiztemperatur noch durch den zugeführten Strom geschmolzen. Die Erwärmung dient lediglich zum Erzielen der Leitfähigkeit der Isolierschicht 1b. Die Verbindung zwi­ schen dem Halbleitermaterial 1a und dem elektrisch isolie­ renden Material 68 kann nur durch den von dem Halbleiterma­ terial 1a zu dem elektrisch isolierenden Material 68 flie­ ßenden positiven Strom erzielt werden.
Fig. 57 ist eine Darstellung zur Beschreibung eines Bei­ spiels für ein Verfahren zur anodischen Verbindung zweier Halbleitermaterialien 1c und 1d aus Silizium mit einem elektrisch isolierenden Material 68, wie es in der gleichen japanischen Patentveröffentlichung Nr. 53-28747 beschrieben ist. Bei diesem Verfahren werden die beiden Halbleitermate­ rialien 1c und 1d, deren Funktionsflächen an der Isolier­ schicht 1b liegen, auf das elektrisch isolierende Material 68 aufgelegt, welches seinerseits an dem Widerstandsheiz­ streifen 67 angebracht wird. Die Halbleitermaterialien 1c und 1d werden jeweils mit Gleichstromquellen 61 und 62 ver­ bunden, die das Fließen positiver Ströme verursachen, wobei die positiven Anschlüsse der Gleichstromquellen 61 und 62 jeweils mit dem entsprechenden Halbleitermaterial 1c bzw. 1d verbunden sind, während die negativen Anschlüsse gemein­ sam mit dem Widerstandsheizstreifen 67 verbunden sind.
Bei dem anodischen Verbindungsverfahren erwärmt der Wider­ standsheizstreifen 67 die Halbleitermaterialien 1c und 1d durch das elektrisch isolierende Material 68 hindurch der­ art, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit erhält. Daraufhin fließt über ungefähr eine Minute von den Halbleitermaterialien 1c und 1d zu dem elek­ trisch isolierenden Material 68 ein schwacher positiver Strom von beispielsweise einigen µA/mm², wodurch an der Grenze zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 eine anodisch gezüch­ tete Oxidverbindung auftritt, so daß auf diese Weise die anodische Verbindung zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 herbei­ geführt wird.
Hinsichtlich allgemeiner Anwendungsbeispiele für das in an­ deren Veröffnetlichungen beschriebene anodische Elektroden­ verbindungsverfahren ist in den japanischen Patentveröf­ fentlichungen Nr. 1-185242 und 4-146841 ein Verfahren of­ fenbart, bei dem eine Siliziumoberfläche, welche die Rück­ fläche eines Siliziumplättchens ist, als elektrisch lei­ tende Fläche benutzt wird, die ihrerseits mit der Oberflä­ che eines Glasplättchens verbunden wird. In der japanischen Patentveröffentlichung Nr. 53-28747 sind als Beispiele für Halbleiter die Verbindung zwischen Silizium und Quarz, die Verbindung zwischen Silizium und Borsilikatglas, das aus Borsäure und Kieselsäure besteht und das ein hitzebeständi­ ges Glas mit geringem Ausdehnungskoeffizienten ist, der Kontakt zwischen einem Germaniumhalbleiter und Borsilikat­ glas und der Kontakt zwischen Silizium und Saphir beschrie­ ben.
Ferner ist als besonderes Anwendungsbeispiel in der japani­ schen Patentveröffnentlichung Nr. 63-117233 ein Verfahren zur anodischen Verbindung eines Siliziumplättchens mit einem Siliziumträgerplättchen in einem kapazitiven Druck­ sensor beschrieben. Da in der japanischen Patentveröffent­ lichung Nr. 53-28747 und in anderen das Prinzip des anodi­ schen Verbindungsverfahrens beschrieben ist, wird dieses Prinzip nicht ausführlich erläutert.
Fig. 58 ist eine Draufsicht auf ein herkömmliches laminier­ tes mehrschichtiges Isoliersubstrat und Fig. 59 ist eine perspektivische Schnittansicht, welche die Längsstruktur des Substrats nach Fig. 58 zeigt. In Fig. 58 sind mit 70 ein laminiertes mehrschichtiges Isoliersubstrat, mit 71 eine Isolierplatte und mit 76 ein Leitermuster auf der Iso­ lierplatte 71 bezeichnet. Ferner sind in Fig. 59 mit 71 bis 75 fünf übereinander geschichtete Isolierplatten und mit 76 bis 81 schwarz dargestellte Teile bezeichnet, welche je­ weils Leitermuster an den Isolierplatten 71 bis 75 darstel­ len. Zum Bilden des laminierten mehrschichtigen Isolier­ substrats 70 durch das Übereinanderschichten der Isolier­ platten 71 bis 75 werden in Durchgangsöffnungen, die in den Isolierplatten 71 bis 75 ausgebildet sind, Leiterdrähte eingeführt und elektrisch mit den Leitermustern an den übereinander geschichteten Isolierplatten 71 bis 74 verbun­ den.
Vorstehend wurden als bekannte Anschlußverfahren nach dem Stand der Technik aufeinanderfolgend das Drahtbondeverfah­ ren, das Hügel- bzw. Schwellenanschlußverfahren durch auto­ matisches Filmbonden und das anodische Verbindungsverfahren beschrieben, wobei das anodische Verbindungsverfahren als Verfahren zum Beschichten der Chipoberfläche mit einem Iso­ lierfilm sowie zum Verbinden eines einen Dehnungsmeßsteifen bildenden Siliziums mit einer Unterlage bekannt ist, die zur Spannungsrelaxation in einem Drucksensor eingesetzt wird.
Bei der herkömmlichen anodischen Verbindung, die allgemein in praktischen Einsatz gekommen ist, hat das mit einer iso­ lierenden Glasplatte zu verbindende Silizium selbst eine gewisse Steifigkeit und für die Verbindung wird eine iso­ lierende Glasplatte verwendet, die gleichfalls eine Stei­ figkeit wie das Silizium hat.
Gemäß der vorstehenden Beschreibung umfaßt der Drahtbonde­ vorgang 1) das Formen der Kugel, 2) das Erwärmen, das Auf­ bringen von Druckkraft und das Zuführen von Ultraschall­ schwingungen bei dem Ultraschall-Thermokompressionsbonden, 3) das Bewegen der Kapillare, 4) das Ultraschall-Thermokom­ pressionsbonden für den Nahtbereich und 5) das Ausführen der fünf Prozesse für das Abtrennen des Golddrahtes selbst für eine einzigen Innenleiter. Auch bei der Hügel- bzw. Schwellenverbindung durch automatisches Filmbonden ist es erforderlich, 1) das Thermokompressionsbonden und 2) den Bewegungsprozeß in der Anzahl der Elektrodenverbindungen wiederholt auszuführen. Ein gemeinsames Bonden wird in der Praxis noch nicht angewandt. Bei diesen Verbindungsverfah­ ren werden die Elektrode und die daran anzuschließende Elektrode, nämlich ein metallischer Leiter und ein metalli­ scher Leiter miteinander durch Ultraschall-Thermokompressi­ onsbonden oder Thermokompressionsbonden verbunden. Aus die­ sem Grund hängt die mechanische Festigkeit der miteinander elektrisch zu verbindenden Anschlußteile, beispielsweise die Scherfestigkeit von dem Zustand der Anschlußteile ab.
Außerdem werden die durch Ultraschall-Thermokompressions­ bonden oder durch Thermokompressionbonden verbundenen Teile infolge der Metallkontakt-Reibungserwärmung und der impuls­ förmig aufgebrachten Belastung hinsichtlich der organischen Anordnung aufgebrochen und wieder zusammengefügt, so daß auf diese Weise eine Legierungsschicht entsteht. Demzufolge kann die Festigkeit nur dann sichergestellt werden, wenn die Anschlußfläche groß ist. Wenn beispielsweise der Durch­ messer des Golddrahtes 25 µm beträgt, wird der Durchmesser der Kontaktfläche des Verbindungsteiles auf 100 µm ange­ setzt. Das heißt, der Durchmesser wird zum vierfachen Durchmesser und die Fläche wird zur sechzehnfachen Fläche.
Bei den herkömmlichen Kontaktierverfahren für die Elektrode und den Innenleiter entstehen die folgenden Probleme:
  • a) Im Falle des herkömmlichen Verfahrens, bei dem die Ver­ bindung zwischen der Elektrode und dem Innenleiter über den Golddraht mit außerordentlich geringer Steifigkeit herge­ stellt wird, ist es erforderlich, den beiden elektrisch an­ zuschließenden Endabschnitten des Golddrahtes eine mechani­ sche Festigkeit zu geben, so daß aus diesem Grund die Ab­ messungen des angeschlossenen Teils die für die elektrische Verbindung benötigten Werte übersteigen. Folglich muß ent­ gegen der Erfordernis, den Dichtegrad der integrierten Schaltungen zu erhöhen, die Abmessung der Elektrode an dem Chip groß angesetzt werden. Dies steht der Miniaturisierung der Chips der integrierten Schaltungen entgegen.
  • b) Im Falle des Verfahrens nach dem Stand der Technik, bei dem die Verbindung zwischen dem Innenleiter und der Elek­ trode über ein Element wie den Golddraht mit außerordent­ lich geringer Steifigkeit hergestellt wird, ist es erfor­ derlich, den Halbleiterchip und den Innenleiter einzugie­ ßen, um sowohl die elektrisch anzuschließenden Endab­ schnitte des Golddrahtes als auch den Golddraht selbst ge­ gen externe Belastungen zu schützen oder den Halbleiterchip selbst gegen die Umgebungseinflüsse zu schützen. Folglich werden die äußeren Abmessungen der Halbleitervorrichtung unvermeidbar bis zu einem bestimmten Wert vergrößert.
  • c) Wegen der in der letzten Zeit hohen Integration der in­ tegrierten Schaltungen besteht die Tendenz zu einer Erhö­ hung der Anzahl der Elektroden für das Abführen von Signa­ len nach außen. Bei dem herkömmlichen Drahtbondeverfahren oder dem Verfahren zum Verbinden durch automatisches Film­ bonden (TAB) müssen jedoch zum Sicherstellen eines gewissen Grades an mechanischer Verbindungsfestigkeit die Dimensio­ nen der Elektrode bis zu vorbestimmten Dimensionen vergrö­ ßert werden, wodurch folglich die Dimensionen des ganzen Chips von der Anzahl der Elektroden abhängig sind, was wie­ derum der Miniaturisierung der Chips integrierter Schaltun­ gen entgegensteht.
  • d) Falls die Anzahl der durch Herausführen der Innenleiter aus dem Vergußbereich heraus gebildeten Anschlußstifte grö­ ßer als 100 ist, treten selbst bei geänderter Anschlußge­ nauigkeit wegen des Drahtbondeverfahrens, bei dem der Ver­ bindungsvorgang für jede der Elektroden ausgeführt wird, Schwierigkeiten hinsichtlich der Prüfung auf, ob der Kon­ takt mit den Elektroden richtig ist oder nicht.
  • e) Da es schwierig ist, den genauen Wert der mechanischen Festigkeit der an dem Verbindungsbereich durch das Ultra­ schall-Thermokompressionbonden oder das Thermokompressions­ bonden gebildeten Legierungsschicht zu ermitteln, ist es erforderlich, den Verbindungsbereich mit einem hohen Si­ cherheitsfaktor auszulegen. Aus diesem Grund ist unter Be­ rücksichtigung von Vibrationen während des Zusammenbaupro­ zesses, des Leergewichtes und anderer externer Kräfte eine ausreichen überschüssige Bemessung erforderlich, so daß da­ her eine Einschränkung hinsichtlich der Bemessung auftritt.
  • f) Bei dem herkömmlichen Elektrodenanschlußverfahren muß der Anschlußvorgang wiederholt in einer Anzahl ausgeführt werden, die der Anzahl n der Elektroden oder der doppelten Anzahl der Elektroden, nämlich 2n entspricht. Sobald daher die Anzahl der Stifte der Halbleitervorrichtung größer wird, wird die für das Herstellen der Verbindungen benö­ tigte Zeit länger.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Elek­ tronikbauteil und ein Verfahren zum Herstellen eines Elek­ tronikbauteils zu schaffen, die es ermöglichen, eine elek­ trische Verbindung zwischen einem Innenleiter und einer Elektrode herzustellen, wobei gemäß dem anodischen Verbin­ dungsverfahren zwischen dem Innenleiter und einem Isolier­ film um die Elektrode herum eine starke mechanische Verbin­ dung gebildet ist und die Innenleiter gemeinsam an die je­ weiligen Elektroden gebondet sind.
Die Aufgabe wird erfindungsgemäß mit einem Elektronikbau­ teil bzw. einem Herstellungsverfahren gemäß den Patentan­ sprüchen gelöst.
Das Elektronikbauteil gemäß Patentanspruch 1 weist einen Leiter für das Ein- und Ausleiten von Strom, ein Schal­ tungselement mit einer elektrisch anzuschließenden Elektro­ de und eine Isolierschicht auf, die bei Erwärmung Leitfä­ higkeit hat und die auf einen Bereich um die Elektrode her­ um aufgebracht wird, bevor der Leiter mit der Elektrode in Kontakt gebracht und auf die Isolierschicht aufgeschichtet wird, wobei die Isolierschicht und der Leiter miteinander anodisch derart verbunden werden, daß der Leiter und die Elektrode miteinander elektrisch verbunden sind. Dies er­ möglicht es, den Leiter ohne Schmelzen an das Schaltungs­ element mit mechanischer Festigkeit anzuschließen sowie auch die elektrische Verbindung des Leiters mit der Elek­ trode zu verbessern.
Das Elektronikbauteil gemäß Patentanspruch 2 enthält eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat und die auf die Oberfläche eines Halbleiterchips an einem Bereich außerhalb einer auf dem Halbleiterchip ausgebildeten Elek­ trode aufgebracht ist, wobei ein Endbereich eines sich von einem Leiterrahmen weg erstreckenden Innenleiters derart auf die Isolierschicht aufgeschichtet ist, daß die Isolier­ schicht und der Endbereich des Innenleiters anodisch mit­ einander verbunden sind, um den Innenleiter elektrisch mit der Elektrode zu verbinden. Dies ermöglicht es, den Innen­ leiter mit mechanischer Festigkeit an dem Halbleiterchip anzubringen sowie die elektrische Verbindung des Innenlei­ ters mit der Elektrode zu verbessern.
In dem Elektronikbauteil gemäß Patentanspruch 3 ist eine metallische Schicht auf einen isolierenden Passivierungs­ film aufgebracht, der auf der Oberfläche eines Halbleiter­ chips gebildet ist. Dadurch kann der Halbleiterchip als An­ ode zur anodischen Verbindung mit einem Leitersubstrat be­ nutzt werden und es können ferner Einwirkungen von elektro­ magnetischen Wellen oder dergleichen vermieden werden, da die oberste Fläche des Halbleiterchips durch die metalli­ sche Schicht abgedeckt ist.
In dem Elektronikbauteil gemäß Patentanspruch 4 ist die Oberfläche einer Elektrode an einem Halbleiterchip höher gelegt als die oberste Fläche einer Isolierschicht, die auf die Oberfläche des Halbleiterchips aufgebracht ist und die bei Erwärmung elektrische Leitfähigkeit hat, wobei dadurch bei der anodischen Verbindung zwischen der Isolierschicht und dem Innenleiter die elektrische Verbindung verbessert ist.
In dem Elektronikbauteil gemäß Patentanspruch 5 ist ein Endabschnitt einer Elektrode konvex geformt. Durch diese Gestaltung kann dann, wenn der Innenleiter und die Isolier­ schicht miteinander anodisch verbunden werden, die Ober­ seite der Elektrode leicht durch den Innenleiter einge­ drückt werden, so daß auf diese Weise die elektrische Ver­ bindung verbessert wird und auf einfache Weise die Höhe der Oberseite eingestellt wird.
In dem Elektronikbauteil gemäß Patentanspruch 6 ist die Oberfläche einer Elektrode an einem Halbleiterchip tiefer als die oberste Fläche einer Isolierschicht gelegt, die auf die Oberfläche des Halbleiterchips aufgebracht ist und die bei Erwärmung elektrische Leitfähigkeit hat. Durch diese Gestaltung ist es möglich, in den niedrigeren Bereich ein leitendes Material einzubringen, um die leitende Verbindung zwischen dem Innenleiter und der Elektrode sicherzustellen.
In dem Elektronikbauteil gemäß Patentanspruch 7 ist auf einer Elektrode auf einer Fläche, die niedriger als die Oberfläche einer Isolierschicht ist, welche bei Erwärmung Leitfähigkeit hat, ein leitendes Material mit niedrigem Elastizitätsmodul aufgebracht, wobei ein Teil des leitenden Materials aus der Oberfläche der Isolierschicht heraus­ steht. Bei dieser Gestaltung ist durch das leitende Mate­ rial die Leitungsverbindung zwischen der Elektrode und dem Innenleiter verbessert.
In dem Elektronikbauteil gemäß Patentanspruch 8 ist das leitende Material mit dem niedrigen Elastizitätsmodul Quecksilber. Wenn ein Quecksilberkügelchen zusammengepreßt wird, werden die Kontaktflächen zwischen dem Quecksilber, dem Innenleiter und der Elektrode größer, wodurch die Lei­ tungsverbindung zwischen der Elektrode und dem Innenleiter verbessert wird.
In dem Elektronikbauteil gemäß Patentanspruch 9 ist eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat, an einem Teil einer Oberfläche eines anodisch auf einen Halb­ leiterchip aufgebrachten Innenleiters angeheftet und derart auf eine Leiterbahn eines Schaltungssubstrates aufgelegt, daß die Isolierschicht und die Leiterbahn miteinander an­ odisch verbunden sind. Durch diese Gestaltung ist es mög­ lich, den Halbleiterchip an dem Schaltungssubstrat anzu­ bringen, ohne einen externen Anschlußleiter aus dem Halb­ leiterchip herauszuführen.
In dem Elektronikbauteil gemäß Patentanspruch 10 ist ein Endabschnitt eines anodisch auf einen Halbleiterchip aufge­ brachten Innenleiters längs eines Randes des Halbleiter­ chips zum Bilden eines Außenleiters abgebogen. Diese Ge­ staltung ergibt eine klein bemessene Halbleitervorrichtung.
In dem Elektronikbauteil gemäß Patentanspruch 11 ist eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat, auf einer Oberfläche eines Halbleiterchips unter Auslassung einer Elektrode an dem Halbleiterchip aufgebracht und der Halbleiterchip ist an einem Schaltungssubstrat angebracht, an dem außer einer elektrisch mit der Elektrode zu verbin­ denden Leiterbahn ein leitendes Teil gebildet ist, welches mit der Isolierschicht in Berührung kommt, wobei die Iso­ lierschicht und das leitende Teil anodisch miteinander ver­ bunden werden, um den elektrischen Kontakt zwischen der Elektrode und der Leiterbahn herzustellen. Durch diese Ge­ staltung ergibt sich eine starke mechanische Verbindung des Halbleiterchips mit dem Schaltungssubstrat, während zu­ gleich auch eine feste elektrische Verbindung zwischen der Elektrode und der Leiterbahn entsteht.
Das Elektronikbauteil gemäß Patentanspruch 12 enthält eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat und die auf ein leitendes Teil aufgebracht ist, welches von einer auf einem ersten Schaltungssubstrat gebildeten ersten Lei­ terbahn isoliert an dem ersten Schaltungssubstrat gebildet ist, sowie eine elektrisch mit der ersten Leiterbahn ver­ bundene zweite Leiterbahn und ein von der zweiten Leiter­ bahn isoliertes leitendes Teil, die auf einem zweiten Schaltungssubstrat gebildet sind, welches vor der anodi­ schen Verbindung der Isolierschicht mit dem leitenden Teil auf das ersten Schaltungssubstrat aufgeschichtet ist, um ein laminiertes Schaltungssubstrat zu erzeugen. Diese Ge­ staltung ergibt ein laminiertes Leitersubstrat mit hoher Maßgenauigkeit hinsichtlich der Dicke.
Das Elektronikbauteil gemäß Patentanspruch 13 ist derart gestaltet, daß eine Isolierschicht, die bei Erwärmung Leit­ fähigkeit hat, auf einen Teil eines Leiterbahnanschlußab­ schnittes eines Außenleiters einer Halbleitervorrichtung aufgebracht und an einer Leiterbahn eines Schaltungssub­ strats angebracht ist, so daß die Isolierschicht und die Leiterbahn miteinander anodisch verbunden werden, um die Halbleitervorrichtung an dem Schaltungssubstrat anzubrin­ gen. Diese Gestaltung ermöglicht es, an dem Leitersubstrat eine Vielzahl von Halbleitervorrichtungen gleichzeitig an­ zubringen.
Das Elektronikbauteil gemäß Patentanspruch 14 ist derart gestaltet, daß an einem Endabschnitt eines Innenleiters ein Vorsprung gebildet ist und auf einem Bereich um den Vor­ sprung herum eine Isolierschicht aufgebracht ist, die bei Erwärmung Leitfähigkeit hat, und daß auf einen Bereich um eine Elektrode an einen Halbleiterchip herum eine Metall­ schicht in einer bestimmten Dicke zum Formen einer bis zur Elektrode reichenden Krateröffnung aufgebracht ist, in wel­ che der Vorsprung zum Herstellen eines Kontaktes zwischen dem Innenleiter und der Elektrode greift, wobei die Iso­ lierschicht und die Metallschicht miteinander anodisch ver­ bunden sind. Hierdurch ergibt sich ein starker Kontakt zwi­ schen dem Innenleiter und der Elektrode.
Das Elektronikbauteil gemäß Patentanspruch 15 ist derart gestaltet, daß in einer Isolierschicht, die auf einen End­ abschnitt eines Innenleiters aufgebracht ist und die bei Erwärmung Leitfähigkeit hat, eine sich bis zu dem Innenlei­ ter erstreckende Öffnung als Krateröffnung ausgebildet ist, in die eine aus einer Metallschicht auf der Oberfläche eines Halbleiterchips vorstehende konvexe Elektrode greift, um den Innenleiter und die Elektrode miteinander in Kontakt zu bringen, wobei die Isolierschicht und die Metallschicht miteinander anodisch verbunden sind. Dies ergibt einen starken Kontakt zwischen dem Innenleiter und der Elektrode.
Das Elektronikbauteil gemäß Patentanspruch 16 wird derart hergestellt, daß eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat, auf eine Rückfläche eines Halbleiter­ chips aufgebracht wird und der Halbleiterchip auf eine Grundplatte eines Leiterrahmens aufgesetzt wird, bevor die Isolierschicht und die Grundplatte miteinander anodisch verbunden werden, um die Leiterrahmengrundplatte an dem Halbleiterchip festzulegen. Dadurch wird ein Formguß-Ver­ bindungsmaterial unnötig, wodurch es möglich wird, eine Halbleitervorrichtung unter geringen Kosten herzustellen.
Bei dem Verfahren nach Patentanspruch 17 für das Herstellen eines Elektronikbauteils wird eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat, auf die ganze Oberfläche eines Halbleiterchips mit Ausnahme derjenigen für eine Elektrode aufgebracht, bevor ein Endabschnitt eines jeweiligen Innen­ leiters mit einer oberen Fläche einer entsprechenden Elek­ trode ausgerichtet bzw. auf diese eingestellt wird, und es werden die Elektroden und die Innenleiter gleichzeitig mit­ einander elektrisch verbunden, wenn durch anodische Verbin­ dung die Innenleiter und die Isolierschicht miteinander verbunden werden. Auf diese Weise kann jeder Innenleiter mechanisch fest mit dem Halbleiterchip auf einem breiten Bereich verbunden werden, während zugleich der Innenleiter und die Elektrode miteinander elektrisch verbunden werden.
Bei dem Verfahren gemäß Patentanspruch 18 wird eine Iso­ lierschicht, die bei Erwärmung Leitfähigkeit hat, auf die Oberfläche eines durch Unterteilung eines Halbleiterplätt­ chens in eine Vielzahl von Abschnitten gebildeten Halblei­ terchips mit Ausnahme an einer Elektrode aufgebracht, um um die Elektrode herum eine Krafteröffnung zu bilden, in die Krateröffnung wird ein leitendes Material mit einem gerin­ gen Elastizitätsmodul derart eingebracht, daß ein Teil des Materials freiliegt, und ein Endabschnitt eines Innenlei­ ters eines Leiterrahmens wird auf die obere Fläche der Elektrode derart ausgerichtet, daß der Innenleiter und die Isolierschicht miteinander durch anodische Verbindung ver­ bunden werden, wobei der Innenleiter und die Elektrode mit­ einander dadurch verbunden werden, daß unter Druck durch den Innenleiter das leitende Material mit der Elektrode in Kontakt gebracht wird, wenn die Isolierschicht mit dem In­ nenleiter in Verbindung gebracht wird. Dadurch wird durch das leitende Material die Kontaktfläche zwischen dem Innen­ leiter und der Elektrode vergrößert sowie die Verbindung zwischen diesen verbessert.
Bei dem Herstellungsverfahren gemäß Patentanspruch 19 wird eine Isolierschicht, die bei Erwärmung Leitfähigkeit hat, auf einen Bereich um eine Erhebung aufgebracht, die an einem Elektrodenteil eines Halbleiterchips gebildet ist, und die Erhebung an dem Elektrodenteil wird an einen Innen­ leiter angesetzt, der durch Ätzen eines flexiblen Bandes für das automatische Filmbonden gebildet ist, wonach die Isolierschicht und der Innenleiter miteinander anodisch verbunden werden, so daß die Elektrode über die Erhebung elektrisch mit dem Innenleiter verbunden wird. Hierdurch kann der Halbleiterchip mit dem Innenleiter mit weniger Prozessen im Vergleich zu dem herkömmlichen automatischen Filmbonden verbunden werden.
Bei dem Herstellungsverfahren gemäß Patentanspruch 20 wird eine bei Erwärmung leitfähige Isolierschicht auf eine un­ tere Fläche einer Halbleitervorrichtung aufgebracht, die für eine externe Verdrahtung mit einer Kugelgitteranordnung derart versehen ist, daß der obere Teil der Kugelgitteran­ ordnung freiliegt, wonach dann die Kugelgitteranordnung auf Leiterbahnen an einem Schaltungssubstrat aufgesetzt wird, um eine anodische Verbindung zwischen der Isolierschicht und den Leiterbahnen herbeizuführen, so daß die Kugelgit­ teranordnung und die Leiterbahnen miteinander elektrisch verbunden werden. Da bei dem Prozeß der anodischen Verbin­ dung die Kugelgitteranordnung und die Leiterbahnen mitein­ ander elektrisch verbunden werden, ist es selbst bei der Gestaltung der Halbleitervorrichtung mit einer Vielzahl von Anschlußstellen möglich, die Halbleitervorrichtung unter geringerer Bearbeitung in einer kürzeren Zeit an dem Lei­ tersubstrat anzubringen.
Das Elektronikbauteil gemäß Patentanspruch 21 enthält einen Leiter für das Einleiten und Ausleiten von Strom, ein Schaltungselement mit einer daran angebrachten Elektrode, eine bei Erwärmung leitfähige Isolierschicht für eine an­ odische Verbindung, die auf einen Bereich des Schaltungs­ elements um die Elektrode herum aufgebracht ist, und einen Verbindungsabschnitt für die anodische Verbindung des Lei­ ters mit der Isolierschicht zum Abdecken der Elektrode. Mit dieser Gestaltung ist es möglich, ohne Schmelzen des Lei­ ters eine feste mechanische Verbindung zwischen dem Leiter und dem Schaltungselement zu erzielen, sowie die elektri­ sche Verbindung des Leiters mit der Elektrode zu verstär­ ken.
Das Elektronikbauteil gemäß Patentanspruch 22 enthält einen Halbleiterchip mit Elektroden, eine bei Erwärmung leitfä­ hige, auf einen Bereich des Halbleiterchips außerhalb der Elektroden aufgebrachte Isolierschicht für eine anodische Verbindung, einen Leiterrahmen mit elektrisch mit den Elek­ troden zu verbindenden Innenleitern und einen Verbindungs­ abschnitt für die anodische Verbindung der Innenleiter mit der Oberfläche des Halbleiterchips zum Abdecken der Elek­ troden. Durch diese Gestaltung ist es möglich, einen festen mechanischen Anschluß der Innenleiter an den Halbleiterchip zu erzielen sowie die elektrische Verbindung der Innenlei­ ter mit den Elektroden zu verstärken.
Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung ge­ mäß einem Ausführungsbeispiel der Erfindung.
Fig. 2 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung ge­ mäß einem weiteren Ausführungsbeispiel der Erfindung.
Fig. 3 ist eine Draufsicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbindung gemäß diesem Ausführungsbeispiel Elektroden eines Halblei­ terchips mit Innenleitern eines Leiterrahmens verbunden sind.
Fig. 4 ist eine Schnittansicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbin­ dung gemäß diesem Ausführungsbeispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens ver­ bunden sind.
Fig. 5 ist eine Schnittansicht eines Halbleiterchips zur Erläuterung einer Verteilung einer Belastung, die an der anodischen Verbindung von einem Innenleiter an der Oberflä­ che eines Halbleiterchips aufgebracht wird.
Fig. 6A und 6B sind Schnittansichten von Halbleiterchips und zeigen die Gestaltung einer an dem Halbleiterchip aus­ gebildeten Elektrode.
Fig. 7A und 7B sind Schnittansichten von Halbleiterchips und zeigen die Form des Einschlusses eines zwischen einen Innenleiter und einer Elektrode gesetzten leitfähigen Mate­ rials sowie die Form nach einer Verformung desselben.
Fig. 8 ist eine Draufsicht auf einen Halbleiterchip für eine ausführliche Beschreibung eines Verbindungszustandes zwischen einem Innenleiter und einer Elektrode gemäß diesem Ausführungsbeispiel.
Fig. 9 ist eine Ansicht in einer Schnittebene entlang einer Linie A-A in Fig. 8.
Fig. 10 ist eine Ansicht einer Schnittebene entlang einer Linie B-B in Fig. 8.
Fig. 11 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen anodischen Verbindungszustand von Innenleitern an dem Halbleiterchip gemäß diesem Ausführungsbeispiel.
Fig. 12 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip gemäß diesem Ausführungsbeispiel.
Fig. 13 ist eine vergrößerte Teilansicht eines Halbleiter­ chips für eine ausführliche Beschreibung eines Elektroden­ anschlußteils nach Fig. 11.
Fig. 14A und 14B sind perspektivische Ansichten von Halb­ leitervorrichtungen in QFP-Ausführung und in SOP-Ausführ­ ung, bei denen Elektroden und Innenleiter miteinander gemäß einem anodischen Verbindungsverfahren verbunden sind.
Fig. 15A und 15B sind perspektivische Ansichten von Halb­ leitervorrichtungen anderer Art, bei denen Elektroden und Innenleiter miteinander gemäß einem anodischen Verbindungs­ verfahren verbunden sind.
Fig. 16A und 16B sind perspektivische Ansichten einer Ab­ wandlungsform einer QFP-Halbleitervorrichtung, bei der Elektroden und Innenleiter miteinander gemäß einem anodi­ schen Verbindungsverfahren verbunden sind.
Fig. 17 ist eine vergrößerte Schnittansicht einer Halblei­ tervorrichtung und zeigt einen nach einem anodischen Ver­ bindungsverfahren hergestellten Verbindungsabschnitt zwi­ schen einer Elektrode und einem Innenleiter der Halbleiter­ vorrichtung.
Fig. 18 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung und zeigt die innere Struktur der gemäß einem anodischen Verbindungsverfahren hergestellten Halbleiter­ vorrichtung.
Fig. 19 ist eine Schnittansicht einer Halbleitervorrichtung auf einer Schnittebene entlang einer Linie Z-Z in Fig. 18.
Fig. 20 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung und zeigt die innere Struktur der Halbleiter­ vorrichtung, bei der wegen einer anodischen Verbindung keine Formgußplatte erforderlich ist.
Fig. 21 ist eine Schnittansicht der Halbleitervorrichtung und zeigt eine Schnittebene entlang einer Linie W-W in Fig. 20.
Fig. 22 ist eine Schnittansicht einer Halbleitervorrich­ tung, die unter Anwendung eines anodischen Verbindungsver­ fahrens entsprechend dem Verfahren zum automatischen Film­ bonden hergestellt ist.
Fig. 23 ist eine vergrößerte Schnittansicht einer Halblei­ tervorrichtung und zeigt einen anodischen Verbindungsbe­ reich nach Fig. 22.
Fig. 24 ist eine Schnittansicht einer unter Anwendung eines Verfahrens zur anodischen Verbindung hergestellten Halblei­ tervorrichtung hoher Ausgangsleistung.
Fig. 25 ist eine vergrößerte Schnittansicht der Halbleiter­ vorrichtung und zeigt den anodischen Verbindungsabschnitt nach Fig. 24.
Fig. 26 ist eine Schnittansicht eines Halbleiterchips gemäß einem anderen Ausführungsbeispiel.
Fig. 27 ist eine perspektivische Ansicht und zeigt die Form von Endabschnitten von Innenleitern, die mit dem Halblei­ terchip nach Fig. 26 anodisch zu verbinden sind.
Fig. 28 ist eine Schnittansicht des Halbleiterchips und zeigt einen Zustand, bei dem die Innenleiter nach Fig. 27 anodisch mit dem Halbleiterchip nach Fig. 26 verbunden sind.
Fig. 29 ist eine Schnittansicht eines Halbleiterchips gemäß einem weiteren Ausführungsbeispiel.
Fig. 30 ist eine perspektivische Ansicht von Endabschnitts­ formen von Innenleitern, die anodisch mit dem Halbleiter­ chip nach Fig. 29 zu verbinden sind.
Fig. 31 ist eine Schnittansicht und zeigt einen Zustand, bei dem die Innenleiter nach Fig. 30 anodisch mit dem Halb­ leiterchip nach Fig. 29 verbunden sind.
Fig. 32 ist eine perspektivische Ansicht und zeigt einen Zustand, bei dem ein Halbleiterchip gemäß einem anodischen Verbindungsverfahren an einem Leitersubstrat angebracht ist.
Fig. 33 ist eine Schnittansicht eines Leitersubstrats und eines Halbleiterchips zur Beschreibung einer Ausrichtung zwischen dem Leitersubstrat und dem Halbleiterchip.
Fig. 34 ist eine Schnittansicht des Leitersubstrats und des Halbleiterchips bei einem Zustand, bei dem der Halbleiter­ chip an dem Leitersubstrat nach Fig. 32 angebracht ist.
Fig. 35A, 35B und 35C sind Draufsichten, die eine flächige Gestaltung eines Leiterrahmens zeigen, der bei der Herstel­ lung einer Halbleitervorrichtung gemäß einem anodischen Verbindungsverfahren verwendet wird.
Fig. 36A und 36B sind jeweils eine Draufsicht auf ein Lei­ tersubstrat, das bei der Herstellung eines laminierten mehrschichtigen Leitersubstrats gemäß einem anodischen Ver­ bindungsverfahren verwendet wird, bzw. eine Schnittansicht des fertiggestellten laminierten mehrschichtigen Leiter­ substrats.
Fig. 37A und 37B sind perspektivische Ansichten von Halb­ leiterchips für die Beschreibung des Zustands, bei dem ex­ terne Anschlußleiter anodisch mit Leiterbahnen verbunden sind.
Fig. 38A bis 38C sind perspektivische Ansichten sowie eine Schnittansicht, die schematisch eine Halbleitervorrichtung zeigen, bei der anstelle von externen Anschlußleitern eine Kugelgitteranordnung verwendet ist.
Fig. 39 ist eine perspektivische Ansicht eines Halbleiter­ chips zur Erläuterung eines herkömmlichen Drahtbondeverfah­ rens.
Fig. 40 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Drahtbondens mit einem Golddraht.
Fig. 41A und 41B sind jeweils eine Draufsicht auf einen herkömmlichen Leiterrahmen bzw. eine vergrößerte Draufsicht auf einen Teil desselben.
Fig. 42 ist eine vergrößerte Draufsicht auf einen Innenlei­ terabschnitt eines herkömmlichen Leiterrahmens.
Fig. 43 ist eine Schnittansicht, die einen Teilbereich einer nach dem Drahtbondeverfahren hergestellten Halblei­ tervorrichtung zeigt.
Fig. 44 ist eine vergrößerte Schnittansicht eines Draht­ bonde-Teilbereichs nach Fig. 43.
Fig. 45 ist eine Schnittansicht für die Beschreibung des Zustands der Verbindung einer Golddrahtkugel mit einer Elektrode.
Fig. 46 ist eine Schnittansicht für die Beschreibung eines Zustands des Drahtbondeanschlusses eines Golddrahtes.
Fig. 47 ist eine Schnittansicht zum Beschreiben eines Heft­ bondezustandes eines Golddrahtes.
Fig. 48A bis 48E sind Schnittansichten einer Halbleitervor­ richtung zur Beschreibung von Drahtbondeprozessen.
Fig. 49 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen Verbindungszustand zwischen einem Innenleiter und einer Elektrode gemäß dem Drahtbondeverfahren.
Fig. 50 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip.
Fig. 51 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung und die Dimensionierung von Elektroden an dem Halbleiterchip.
Fig. 52 ist eine Draufsicht, die Abmessungen zwischen einer Elektrode, einem Golddraht und einem Innenleiter zeigt.
Fig. 53 ist eine Seitenschnittansicht und zeigt einen Gold­ draht-Teilbereich nach Fig. 52.
Fig. 54A und 54B sind eine perspektivische Ansicht bzw. eine Schnittansicht einer durch Anwendung des Drahtbonde­ verfahrens hergestellten Halbleitervorrichtung.
Fig. 55A und 55B sind eine Schnittansicht einer gemäß dem automatischen Filmbondeverfahren hergestellten Halbleiter­ vorrichtung bzw. eine vergrößerte Schnittansicht eines Ver­ bindungsteilbereichs.
Fig. 56 ist eine Darstellung für die Beschreibung eines an­ odischen Verbindungsverfahrens.
Fig. 57 ist eine Darstellung für die Beschreibung eines an­ deren anodischen Verbindungsverfahrens.
Fig. 58 ist eine Draufsicht auf ein herkömmliches Leiter­ substrat, das für ein laminiertes mehrschichtiges Substrat verwendet wird.
Fig. 59 ist eine Schnittansicht eines herkömmlichen lami­ nierten mehrschichtigen Substrats.
Erstes Ausführungsbeispiel
Nachstehend wird ein erstes Ausführungsbeispiel der Erfin­ dung beschrieben. Die Fig. 1 ist eine Schnittseitenansicht einer Vorrichtung zur anodischen Verbindung und eines Halb­ leiterchips zum Beschreiben eines Verfahrens für das anodi­ sche Verbinden eines Innenleiters mit einer jeweiligen Elektrode des Halbleiterchips, wobei die den Teilen in Fig. 56 entsprechende Teile mit den gleichen Bezugszeichen be­ zeichnet sind. In der Figur ist mit 1 ein Halbleiterchip bezeichnet und mit 2a ist eine Isolierschicht aus einem Glasmaterial bezeichnet, die auf eine Oberfläche des Halb­ leiterchips 1 außer an Elektrodenbereichen durch ein Auf­ sprühverfahren aufgebracht ist und die bei Erwärmung Leit­ fähigkeit zeigt. Als Glasmaterial wird vorzugsweise ein im allgemeinen für Glaskolben verwendetes Borsilikatglas aus Borsäure und Kieselsäure verwendet. Ein Grund hierfür be­ steht darin, daß sich dieses Glasmaterial kaum von einem an dem Halbleiterchip 1 gebildeten elektrisch isolierenden Film aus Siliziumoxid selbst bei Abkühlung des Isolierfilms löst, da der lineare Ausdehnungskoeffizient von Borsilikat­ glas im wesentlichen gleich dem linearen Ausdehnungskoeffi­ zienten des Isolierfilms aus Siliziumoxid ist. Mit 3 ist ein Leiterrahmen bezeichnet, der die in Fig. 42 darge­ stellte Form hat. Bei diesem Ausführungsbeispiel werden eine Formguß-Grundplatte 41 und Aufhängungsleiter 42, die für die Montage des Halbleiterchips benötigt wurden, wegen der direkten anodischen Verbindung von Innenleitern 4 mit dem Halbleiterchip 1 unnötig. Der Halbleiterchip 1 nach Fig. 1 wird an dem mittigen Bereich der Fläche angeordnet, in der herkömmlicherweise die Grundplatte 41 vorgesehen ist. Außerdem ist gemäß der Darstellung in Fig. 3 ein jeder Innenleiter 4 bis über eine jeweilige Elektrode an dem Halbleiterchip 1 hinausgehend verlängert.
Ferner sind in Fig. 3 die Stellen der Endabschnitte der herkömmlichen Innenleiter 4 jeweils durch eine strichpunk­ tierte Linie dargestellt und bei diesem Ausführungsbeispiel sind Innenleiter 4a ein Teil, das sich von der Stelle der strichpunktierten Linie weg erstreckt. Der Endabschnitt eines jeden Innenleiters 4a erstreckt sich über eine Elek­ trode 2 hinaus, die an der oberen Fläche des Halbleiter­ chips 1 gebildet ist. Der in Fig. 3 schwarz dargestellte Endabschnitt eines jeden Innenleiters 4a wird anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, wobei die Rückfläche des Innenleiters 4a gegen die Elek­ trode 2 gepreßt wird, um die elektrische Verbindung zwi­ schen diesen herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden wird, wird die An­ schlußfläche des Innenleiters 4a gegen die aus der Isolier­ schicht 2a um einige µm vorstehende Oberfläche der Elek­ trode 2 gepreßt, wodurch die elektrische Verbindung herge­ stellt wird.
Wenn bei der vorstehend beschriebenen Anordnung aus einer Stromquelle A über Stromleiter 66a und 66b ein Strom in eine Widerstandsheizplatte 67 fließt, wird durch diese Wärme erzeugt, um über den Leiterrahmen 3 die Isolier­ schicht 2a auf ungefähr 400°C ± 50°C zu erwärmen, wodurch die Isolierschicht 2a leitfähig wird. Wenn aus einer Gleichstromquelle 60 zwischen den Leiterrahmen 3 und eine leitfähige Einspannvorrichtung 68a eine Gleichspannung an­ gelegt wird, fließt positiver Strom über den Leitrahmen 3 in die Isolierschicht 2a. Dadurch entstehend an einer durch eine fette Linie unterhalb der Isolierschicht 2a darge­ stellten Grenzfläche 2a1 zwischen der Isolierschicht 2a und dem Leiterrahmen 3 eine elektrostatische Anziehungskraft und eine elektrochemische Bindekraft, so daß die Innenlei­ ter an den Endabschnitten des Leiterrahmens 3 anodisch mit der Oberfläche des Halbleiterchips verbunden werden.
Für die elektrische Verbindung zwischen den Innenleitern 4a und den Elektroden an dem Halbleiterchip 1 wird gemäß der Darstellung in Fig. 3 der in schwarz dargestellte jeweilige Endabschnitt des Innenleiters 4a anodisch mit der Isolier­ schicht 2a an dem Halbleiterchip 1 verbunden, während die Rückfläche des Innenleiters 4a gegen die Elektrode 2 ge­ preßt wird, um zwischen diesen die elektrische Verbindung herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden ist, ist die Anschlußfläche des Innenleiters 4a gegen die aus der Isolierschicht 2a um einige µm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt ist.
Die Fig. 2 ist eine Darstellung zum Beschreiben eines Ver­ fahrens zum gleichzeitigen anodischen Verbinden eines Lei­ terrahmens 3 mit einer Vielzahl von Halbleiterchips 1. In Fig. 2 ist mit 61 eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem Halbleiterchip 1c fließt, und mit 62 ist eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolier­ schicht 2a an einem anderen Halbleiterchip 1d fließt. Gemäß Fig. 2 werden die beiden Halbleiterchips 1c und 1d auf den Leiterrahmen 3 aufgelegt und mit diesem gleichzeitig an­ odisch verbunden, wobei mittels der beiden Gleichstromquel­ len 61 und 62 positive Ströme zwischen den Halbleiterchips 1c und 1d und dem Leiterrahmen 3 erzeugt werden. Wenn in diesem Fall die Halbleiterchips 1c und 1d durch irgendeine Vorrichtung auf genaue Weise in Bezug auf den Leiterrahmen 3 eingestellt werden, erübrigt sich die Einstell-Einspann­ vorrichtung 68a nach Fig. 1, die als Andruckvorrichtung, Ausrichtevorrichtung und gemeinsames Leiterteil verwendet wird. Mit diesem Verfahren ist es möglich, mit positivem Strom bei einem Zustand zu beaufschlagen, bei dem die Seite der Isolierschicht 2a als Katode wirkt und der einen metal­ lischen Leiter darstellende Leiterrahmen 3 als Anode wirkt. Außerdem ist es auch zweckdienlich, aus Gleichstromquellen ein positives Potential derart anzulegen, daß mindestens eine nicht dargestellte Spannvorrichtung bzw. Unterdruck- Ansaugvorrichtung für das Ansaugen des Leiterrahmens 3 die Anode bildet. In diesem Fall kann eine einzige Gleichstrom­ quelle verwendet werden.
Die Fig. 4 ist eine Schnittansicht eines Halbleiterchips 1 und zeigt einen anodisch zu verbindenden Bereich, wobei der mittige Teil des Innenleiters 4a mit einer Breite W3 in Längsrichtung abgeschnitten ist. In Fig. 4 ist mit 2 eine rechteckig quaderförmige Elektrode mit einer Seitenlänge W2 und einer Höhe h dargestellt. Um diese Elektrode 2 herum ist eine quadratische Öffnung mit einer Seitenlänge W2n ge­ bildet. Die Isolierschicht 2a ist auf den Halbleiterchip 1 auf den Bereich außerhalb dieser Öffnung aufgebracht. Dem­ zufolge entsteht zwischen der Elektrode 2 und der Isolier­ schicht 2a ein Spalt mit der Breite W2n - W2. Eine mit der Höhe h bezeichnete strichpunktierte Linie stellt die verti­ kale Abmessung der Elektrode 2 vor dem Pressen und Verfor­ men durch den Innenleiter 4a bei der anodischen Verbindung dar, wobei die Oberseite der Elektrode um Δh aus der Ober­ fläche der Isolierschicht 2a heraussteht. Folglich wird die Isolierschicht 2a auf die Oberfläche des Halbleiterchips in einer Dicke von (h - Δh) aufgebracht.
Wenn die anodische Verbindung hergestellt ist und die Elek­ trode 2 gepreßt wird, hat gemäß der Darstellung durch eine ausgezogenen Linie in Fig. 4 die Elektrode 2 eine Höhe von (h - Δh). Bei dem Pressen wird die Elektrode 2 gequetscht, so daß naturgemäß ihre Querabmessungen größer werden, wobei aber wegen des Zwischenraums W2n - W2 zwischen der Elek­ trode 2 und der Isolierschicht 2a die Vergrößerung der Ab­ messungen keine Einwirkung auf die Isolierschicht 2a hat.
Wenn jedoch die Elektrode 2 tatsächlich derart gepreßt wird, daß eine Druckverformung bzw. Stauchung um Ah/h auf­ tritt, wird die Vergrößerung ΔW der Breite W2 der Elektrode 2 zu ΔW = v(Δh/h). Dabei ist die Poisson-Konstante v der Elektrode 2 in der Größenordnung von ungefähr 0,3. Aus die­ sem Grund ist ein Ansatz W2n = W2 möglich, wenn im Ent­ wurfsstadium die Vergrößerung ΔW außer acht gelassen wird. Der Bereich, an dem der Innenleiter 4a und die Isolier­ schicht 2a miteinander tatsächlich anodisch verbunden wer­ den, liegt in dem Bereich von Anodenverbindungsflächen l1 und l2, zwischen denen die Öffnung mit der Breite W2n liegt. Als nächstes werden ausführlich unter Bezugnahme auf die Fig. 5 die in den Anodenverbindungsflächen l1 und l2 erzeugte anodische Verbindungskraft und die in der Elek­ trode 2 entstehende Gegenkraft beschrieben. Die Fig. 5 ist eine Darstellung zum Erläutern des Zusammenhangs zwischen einer an der Isolierschicht 2a auftretenden Anodenverbin­ dungskraft Ffab und einer von der Elektrode 2 her wirkenden Gegenkraft Fel. Die Abmessungen der Elektrode 2 werden der­ art gewählt, daß die Anodenverbindungskraft Ffab größer als die durch Rückwirkung infolge des Zusammenpressens der Elektrode entstehende Gegenkraft Fel ist (Ffab < Fel) und die Gegenkraft Fel immer durch einfache statische Kompres­ sion entsteht.
Obgleich in Fig. 5 die Gegenkraft Fel als nicht an der Mitte der gesamten Anodenverbindungskraft Ffab angreifend dargestellt ist, da die Anodenverbindungsflächen l1 und l2 nicht gleich sind, ist es idealerweise anzustreben, Fel auf die Mitte von Ffab anzusetzen, d. h., die Elektrode 2 auf die Mitte des anodischen Verbindungsabschnittes des Innen­ leiters 4a zu legen. Falls es die Auslegung erlaubt, die Elektrode 2 einem Moment und einer Kompression auszusetzen, kann Fel auf einen Bereich außerhalb der Mitte von Ffab an­ gesetzt werden.
Bei der anodischen Verbindung ist die an der Elektrode 2 auftretende Gegenkraft Fel proportional zu Ah/h durch Fel = E · (Δh/h) · W2 · W2 gegeben, wobei E ein von den physikali­ schen Eigenschaften des Materials der Elektrode 2 abhängi­ ger Elastizitätsmodul (Young-Modul) ist.
Die anodische Verbindungskraft Ffab ist das tatsächlich ge­ messene Ergebnis der Zugbruchfestigkeit der Verbindungsflä­ che, die entsteht, wenn ein die Isolierschicht 2a bildendes Borsilikatglas und Silizium miteinander verbunden werden. Das Borsilikatglas und das Silizium werden miteinander der­ art stark verbunden, daß das Glasbasismaterial bricht. Die anodische Verbindungskraft ist zu σfab 4 kg/mm² anzuset­ zen und die durch die anodische Verbindung entstehende Ver­ bindungskraft Ffab wird zu {W3 × (l1 + W2n + l2) - W2n × W2n} × σfab. Betrachtet man nun das Verhältnis Ffab/Fel der anodischen Verbindungskraft zu der Gegenkraft, so muß die­ ser Wert größer als 1 werden. Das Verhältnis Ffab/Fel kann durch folgende Gleichung ausgedrückt werden:
Wenn als Material für die Elektrode 2 Aluminium verwendet wird und damit E = 6300 kg/mm² ist, so entspricht Ffab/Fel der folgenden Gleichung:
Da die Bruchfestigkeit der Elektrode 2 7 kg/mm² beträgt, wird dann, wenn die Verformung der Elektrode 2 auf die pla­ stische Verformung bei dem Aufbringen einer Kompressions­ kraft an der Elektrode 2 eingeschränkt wird, der als Δh/h erzielbare Wert kleiner als 1,1 × 10-3. Folglich wird die Bruchfestigkeit zum Erhalten eines Toleranzspielraums auf das Doppelte angesetzt und es ergibt sich dann, wenn die Dimensionierung der jeweiligen Teile zu Δh/h = 5 × 10-4 be­ stimmt wird, das Verhältnis Ffab/Fel folgendermaßen:
Wenn W3, W2n und W2 bei W3 W2n W2 einander nahezu gleich sind, ergibt sich das minimale Verhältnis Ffab/Fel aus der folgenden Gleichung:
Folglich besteht die einzige Erfordernis darin, daß die vorstehende Bedingung erfüllt ist. Gemäß der Darstellung in Fig. 4 ist es möglich, (l1 + W2n + l2) größer als W2 anzu­ setzen.
Wenn bei diesem Ausführungsbeispiel W3, l1 + l2 + W2n und W2 zum Erfüllen der vorstehend genannten Bedingung bestimmt werden und wenn aus der Beziehung (W2n - W2)/W2 ν × Δh/h für eine Aluminiumelektrode Ah/h zu 5 × 10-4 angesetzt wird, ergibt sich aus ν = 0,33 folgendes: W2n < 1,000165W2 = W2 + 1,65 × 10-4 × W2. Wenn W2n größer als W2 angesetzt ist, wird die Dimension W2n zum 1,65 × 10-4-fachen von W2 und daher besteht die einzige Erfordernis darin, den Öff­ nungsquerschnitt mit einer Dimension zu formen, die größer als die Dimension der Elektrode 2 ist.
Bei Δh/h = 5 × 10-4 muß die Dicke der Isolierschicht 2a (h - Δh) = 0,9995h betragen. Wenn allgemein die Dicke der Iso­ lierschicht 2a auf 25 µm eingestellt wird, ist die Gestal­ tung zufriedenstellend, wenn die Höhe der Elektrode auf h = 25,0125 µm und damit um 12,5 nm höher als die Höhe der Iso­ lierschicht 2a eingestellt wird.
Gemäß den vorstehenden Ausführungen wird Δh/h für eine Ver­ formung innerhalb des Bereichs plastischer Verformung des Materials der Elektrode 2 gewählt und die Abmessungen wer­ den so bestimmt, daß sich Ah/h = 5 × 10-4 ergibt. Da sich folglich zwischen den Höhen der Isolierschicht und der Elektrode eine Differenz ergibt, die nur 25 × 5 × 10-4 be­ trägt, ist es erforderlich, die Elektrode 2 mit genauer Höhe herzustellen.
Wenn eine Elektrode 2 verwendet wird, deren Verformung aus dem Bereich der plastischen Verformung heraustritt, da bei verringerter Genauigkeit bei der Herstellung die Höhe der Elektrode einstellbar ist, wird die Kontaktfläche der Elek­ trode 2 gemäß der Darstellung in Fig. 6A zu einer Kugel oder gemäß der Darstellung in Fig. 6B zu einem Trapezoid geformt. Ferner ist es auch zweckdienlich, gemäß der Dar­ stellung in Fig. 7A, 7B und 8 einen kugelförmigen weichen Leiter (z. B. Lötmittel) auf die Elektrodenfläche aufzule­ gen, so daß der Innenleiter und die Elektrode elektrisch miteinander über den weichen Leiter verbunden werden, was nachfolgend beschrieben wird.
Die Fig. 8 ist eine Draufsicht auf den Halbleiterchip 1 im Falle des Ansetzens von W3 < W2 in der Weise, daß Ffab/Fel gemäß der folgenden Gleichung gleich 1 oder größer ist:
Zum Vergrößern des Wertes Ffab/Fel ist es zweckdienlich, W2 so klein wie möglich und W3 so groß wie möglich anzusetzen. Die Fig. 9 ist die Ansicht eines Schnittes entlang einer Linie A-A in Fig. 8 und die Fig. 10 ist eine Ansicht eines Schnittes entlang einer Linie B-B in Fig. 8. Obgleich gemäß Fig. 8 bis 10 die Mitte des Innenleiters 4a in Längsrich­ tung bei dem Prozeß zur anodischen Verbindung mit der An­ schlußmitte der Elektrode 2 auf der Oberfläche des Halblei­ terchips 1 übereinstimmt, ist es bei dem Zusammenbau erfor­ derlich, Abweichungen der Mittellinie B-B und der Mittelli­ nie A-A zu berücksichtigen. Die Dimensionen der jeweiligen Teile werden unter Beachtung des Umstandes bestimmt, das selbst bei dem Auftreten dieser Fehler bei dem Zusammenbau der Innenleiter 4a nicht aus dem Anodenverbindungsbereich an der Elektrode 2 abweicht. Gemäß Fig. 8 bis 10 werden Ffab und Fel unter den Bedingungen erhalten, daß die Dimen­ sion W2 einer Seite der Elektrode 2 gleich 50 µm ist, die Dimension W2n einer Seite der Öffnung gleich 51 µm ist, die Dicke (h - Δh) der Isolierschicht 2a gleich 25 µm ist, die Breite W3 des Innenleiters 4a gleich 300 µm ist, die Dimen­ sion l2 einer Anodenverbindungsfläche gleich 400 µm ist und die Dimension l1 der anderen Anodenverbindungsfläche gleich 400 µm ist.
Es ergibt sich eine anodische Verbindungskraft Ffab von 1,01 kg und eine durch die Elektrodenkompression verur­ sachte Gegenkraft Fel von 7,88 g. Dabei beträgt der Flä­ chendruck an der Kontaktfläche der Elektrode 2 3,15 kg/mm², was für das Erzielen der elektrischen leitenden Verbindung ausreichend ist. Ferner ergibt sich Ffab/Fel = 128,2, was eine ausreichend wirksame Kraft ermöglicht. Obgleich gemäß Fig. 10 die Längen l2 und l1 der anodischen Verbindungsab­ schnitte voneinander verschieden sind und nur eine Elek­ trode 2 dargestellt ist, kann natürlich eine Vielzahl von Elektroden benutzt werden.
Die Fig. 11 ist eine Draufsicht auf einen Halbleiterchip von oben gesehen und zeigt einen Zustand, bei dem Innen­ leiter 4a und der Halbleiterchip 1 miteinander nach dem an­ odischen Verbindungsverfahren verbunden sind. Aus dieser Figur ist ersichtlich, daß sich der Endabschnitt des Innen­ leiters auf der Oberfläche des Halbleiterchips 1 über die Elektrode 2 hinweg erstreckt. Die anodische Verbindung er­ folgt an dem schwarz dargestellten Endabschnitt des Innen­ leiters 4a. Vergleicht man mit der Verbindung zwischen dem Innenleiter und dem Halbleiterchip 1 durch das herkömmliche Drahtbondeverfahren gemäß Fig. 49, so ist es leicht er­ sichtlich, daß bei dem anodischen Verbindungsverfahren ge­ mäß diesem Ausführungsbeispiel die Golddrähte 5, die Form guß-Grundplatte 41 und die Aufhängungsleiter 42 nicht er­ forderlich sind.
Die Fig. 12 zeigt die auf der Oberfläche des Halbleiter­ chips 1 angebrachten Elektroden 2 und die Isolierschicht 2a, in der um die Elektroden 2 herum Öffnungen ausgebildet sind. Es ist festzustellen, daß die ganze Oberfläche des Halbleiterchips 1, auf die die Isolierschicht 2a aufge­ bracht ist, die für die anodische Verbindung geeignete Flä­ che ist und daß es möglich ist, auf freie Weise nach Erfor­ dernis auch die für die anodische Verbindung verfügbare Fläche ohne Isolierschicht 2a zu benutzen.
Zweites Ausführungsbeispiel
Obgleich bei dem vorangehend beschriebenen ersten Ausfüh­ rungsbeispiel die Kontaktfläche der Elektrode 2 mit dem In­ nenleiter 4a als Kugelfläche oder Trapezuid geformt ist, kann die Kontaktfläche der Elektrode 2 durch Nutzung eines seitlichen Ätzens bei der Ätzung zum Erreichen der vorste­ hend beschriebenen Bedingungen zu einer Pyramide oder einer anderen abweichenden Form ausgebildet werden, wobei sich die gleichen Wirkungen ergeben. Die einzige Forderung be­ steht darin, daß die elektrische Kontaktfläche zwischen dem Innenleiter 4a und der Elektrode 2 bei fertiger anodischer Verbindung zumindest einen erforderlichen minimalen Wert erhält. Beispielsweise wird gemäß Fig. 6B der durch die Verbindung einzudrückende Kontaktbereich der Elektrode 2 über die plastische Verformung hinausgehend verformt, wie es durch eine strichpunktierte Linie dargestellt ist. Es ist jedoch lediglich die elektrische leitende Verbindung zwischen der Elektrode und dem Innenleiter von Bedeutung.
Selbst wenn bei geeigneter Wahl des Material der Elektrode 2 diese plastisch verformt wird, kann normalerweise die elektrische Verbindung zwischen der Elektrode 2 und dem In­ nenleiter 4a erhalten bleiben. Selbst im schlimmsten Fall ist eine stabilere Verbindung als mit dem Drahtbondeverfah­ ren erzielbar, bei dem der Golddraht 5 geschmolzen wird und der geschmolzene Golddraht 5 mit dem die Elektrode bilden­ den Aluminium verbunden wird. Dies beruht darauf, daß wegen der anodischen Verbindung die mechanische Verbindung zwi­ schen dem Innenleiter 4a und den Bereichen außerhalb der Elektrode 2 ausreichend fest ist.
Drittes Ausführungsbeispiel
Während bei dem vorstehend beschriebenen ersten Ausfüh­ rungsbeispiel die Kontaktfläche der Elektrode 2 als Kugel oder Trapezuid geformt ist, um ein großes Ausmaß Δh zwi­ schen der Isolierschicht 2a und der Elektrode 2 für das Eindrücken sicherzustellen, ist es gemäß der Darstellung in Fig. 7A nutzvoll, an der Elektrode 2 eine kleine leitende Kugel 2A aus Gold, Lötmittel und dergleichen mit einem ge­ ringen Elastizitätsmodul anzubringen. In der Figur ist mit 2B ein Zustand dargestellt, bei dem die kleine Kugel 2A durch einen nicht gezeigten Innenleiter bei der anodischen Verbindung zusammengepreßt ist, so daß der Innenleiter und die Elektrode 2 miteinander in leitendem Zustand verbunden sind.
Die Elektrode 2 nach Fig. 7A steht von dem Siliziumsubstrat weg an der Öffnung in der Isolierschicht 2a heraus, während die Elektrode 2 nach Fig. 7B an der Oberfläche des Silizi­ umsubstrats freiliegt und um (h - Δh) niedriger als die Oberfläche der Isolierschicht 2a liegt, so daß in die Öff­ nung eine Kugel 2C mit einem der Dicke der Isolierschicht 2a entsprechenden Durchmesser eingesetzt werden kann, der größer als derjenige der kleinen leitenden Kugel 2A nach Fig. 7A ist. Nimmt man an, daß die zusammengepreßte Kugel 2C die Form eines Zylinders 2D mit einem Radius R und einer Höhe (h - Δh) annimmt, kann der Zusammenhang zu dem Radius der leitenden Kugel durch die folgende Gleichung ausge­ drückt werden:
Falls der Radius r der kleinen Kugel 2C gleich der Dicke (h - Δh) der Isolierschicht 2a gewählt wird, wird der Radius R der Form 2D der zusammengepreßten Kugel 2C zu R = 1,155r. Das heißt, der Radius der eingesetzten kleinen Kugel 2C mit dem Radius r wird bei dem Zusammenpressen um nur 15,5% grö­ ßer. Auf diese Weise kann die Dicke (h - Δh) der Isolier­ schicht 2a ohne Verbesserung der Herstellungsgenauigkeit eingehalten werden.
Weiterhin muß die Abmessung W2n der Elektrodenöffnung in der Isolierschicht 2a nur zumindest größer als der Radius R der zusammengedrückten Kugel sein und die Änderung des Ra­ dius R der Form 2D kann aus dem Radius r der Kugel 2C und der Dicke (h - Δh) der Isolierschicht 2a ermittelt werden. Das heißt, es gilt
(4/3) πr³ = (h - Δh) · π · R² (A)
sowie nach dem Differenzieren beider Seiten der Gleichung (A):
4πr² · Δr = 2π(h - δh)R · ΔR + π · R² · Δ(h - Δh) (B).
Daraus ergibt sich durch Bilden des Verhältnisses von (B) und (A) als Gleichung (7) die folgende Gleichung:
und hieraus:
Das Verhältnis der Änderung des Radius einer elektrisch zu verbindenden Fläche kann durch die rechte Seite der Glei­ chung (D) ausgedrückt werden, welche durch Entwickeln der Gleichung (C) der Gleichung (7) erhalten wird. Das heißt, bei Δr/r = ± 10% und Δ(h - Δh)/(h - Δh) = ± 10% ändert sich ΔR/R um nur 6,7%, was eine elektrische Verbindung mit hoher Genauigkeit ermöglicht. Falls nämlich die Genauigkeiten bei der Herstellung der kleinen Kugel 2C und der Isolierschicht 2a jeweils 10% sind, ist hinsichtlich des Radius des für die elektrische Verbindung nach dem Zusammenpressen benutz­ ten Teils der Fehler nur 6,7%.
In der vorstehenden Gleichung (A) ist das Volumen der klei­ nen Kugel mit (4/3)π r³ = VBall gegeben und es gilt VBall/π × (h - Δh) = R². Wenn sich das Volumen der kleinen Kugel än­ dert und die Abmessung (h - Δh) der Isolierschicht fehler­ behaftete ist, ergibt sich ΔR/R durch die folgende Glei­ chung:
Demzufolge kann selbst dann, wenn die kleine Kugel mit dem Volumen VBall nicht eine echte Kugelform hat, erfindungsge­ mäß eine Erhebung, eine laminierte Elektrode und ein aus dem Leiterrahmen zu der Elektrode 2 hin vorstehendes lei­ tendes Material benutzt werden, sofern damit ein leitender Einschluß mit einem erforderlichen Volumen gebildet wird. Der wesentliche Punkt besteht darin, daß anstelle der klei­ nen Kugel mit dem Volumen VBall ein leitendes Material zwi­ schen der Elektrode 2 und den Innenleiter 4a eingefügt wird. Dies ergibt die gleiche Wirkung.
Obgleich unter Bezugnahme auf Fig. 6A bis 7B die Elektrode 2 als eine solche mit idealen Abmessungen beschrieben wurde, ist bei der tatsächlichen anodischen Verbindung die Gegenkraft Fel der Elektrode 2 groß und es tritt auf der anodisch verbundenen Fläche ein nicht verbundener Bereich auf, wenn die Elektrode 2 durch den Innenleiter 4a nicht um Δh zusammengepreßt wird. Wenn jedoch die Fläche der an­ odischen Verbindung ausreichend groß ist, kann selbst dann, wenn nahe an der Elektrode 2 ein Bereich ohne Verbindung mit dem Innenleiter entsteht, an dem Verbindungsbereich die mechanische Festigkeit zwischen dem Innenleiter 4a und dem Halbleiterchip 1 aufrechterhalten werden. In diesem Fall kann der Wert Δh auf gewöhnliche Weise ohne Berücksichti­ gung der Genauigkeit des Wertes Δh eingestellt werden.
Viertes Ausführungsbeispiel
Obgleich in Fig. 7A und 7B der leitende Einschluß für die Elektrode als kleine Kugel 2A bzw. 2C mit völlig sphäri­ scher Form beschrieben wurde, kann unter Erfüllung der bei dem dritten Ausführungsbeispiel angegebenen Bedingungen die gleiche Wirkung mit einem unregelmäßig geformten Körper wie mit einem rechteckigen Quader oder einem Kubus erzielt wer­ den. Ferner kann das Material des unregelmäßig geformten Körpers ein leicht walzbares Material wie Aluminium, Löt­ mittel und Gold, ein flüssiges leitfähiges Material wie Quecksilber oder ein leitendes Harz sein. Falls jedoch das Material des Halbleiterchips Silizium, GaAs oder derglei­ chen ist, wird der Halbleiterchip beschädigt, wenn der lei­ tende Einschluß aus einem Material mit einem Elastizitäts­ modul besteht, der höher als derjenige dieser Materialien ist, so daß es aus diesem Grund vorteilhaft ist, den lei­ tenden Einschluß aus einem Material herzustellen, dessen Elastizitätsmodul niedriger als derjenige des Materials des Halbleiterchips ist. Ferner kann ein anderes Material als Metall, z. B. ein leitfähiges Harz oder dergleichen verwen­ det werden. In diesem Fall ist es zu vermeiden, ein Mate­ rial zu benutzen, welches sich bei dem Zusammenpressen der­ art ausdehnt, daß seine Abmessungen über die Abmessungen W2n der Öffnung in der Isolierschicht 2a hinausgehen.
Die Fig. 13 ist eine vergrößerte Teilansicht der Oberfläche des Halbleiterchips 1 zum Beschreiben des Umstandes, das dann, wenn das Verbindungsverfahren gemäß diesem Ausfüh­ rungsbeispiel angewandt wird, der Teilungsabstand der be­ nachbarten Elektroden 2, der in Abhängigkeit von den Abmes­ sungen der Elektrode 2 bestimmt ist, zum Verkleinern des Chips kleiner gemacht werden kann. Es werden das Maß A zwi­ schen Leiterbahnen 21 nach Fig. 13 und das sich bei dem herkömmlichen Verbindungsverfahren ergebende Maß A gemäß Fig. 51 beschrieben. Nach Fig. 51 ist der Teilungsabstand A der Elektroden 2 von der Abmessung D der Elektrode 2 und der Abmessung E der Öffnung abhängig. Falls andererseits bei diesem Ausführungsbeispiel der Innenleiter 4a und der Halbleiterchip 1 miteinander anodisch verbunden werden, können die Abmessungen B und D der Elektrode 2 und die Ab­ messungen C und E der Öffnung gemäß Fig. 13 verringert wer­ den. Dies ergibt sich aus dem Umstand, daß der Abstand zwi­ schen den Innenleitern 4a außerordentlich verringert werden kann. Da somit die Abmessungen B und D verringert werden können, beansprucht die Elektrode 2 nur eine minimale Flä­ che, die die elektrische Verbindung zuläßt, und es ist zum Verstärken der mechanischen Verbindung mit dem Innenleiter 4a keine große Fläche erforderlich.
Die Beziehung zwischen der Fläche der Elektroden 2 und der anodischen Verbindungsfläche aller Innenleiter wird nach­ stehend unter Bezugnahme auf Fig. 13, 8 und 12 beschrieben. Gemäß Fig. 12 hat bei dem Ansetzen der in Fig. 8 darge­ stellten Maße l1, l2, W3, W2n und W2 die anodisch zu ver­ bindende Fläche der Isolierschicht 2a an der Halbleiter­ schicht den Inhalt {W3 × (l1 + W2n + l2) - W2n × W2n}. Die Anzahl der Anodenanschlußteile beträgt entsprechend der An­ zahl 19 der Elektroden 2 gleichfalls 19 und daher hat die anodisch zu verbindende Gesamtfläche der Isolierschicht 2a den Inhalt 19 × {3 × (l1 + W2n + l2) - W2n × W2n}. Der Flächeninhalt der Elektroden 2 beträgt 19 × W2n × W2n und es wird dann, wenn die Fläche der Elektrode 2 verkleinert wird, die Fläche für die anodische Verbindung größer und die mechanische Verbindungskraft Ffab gleichfalls größer. Die die Fläche der Elektrode 2 bestimmende Dimension W2n ist der in Fig. 13 dargestellten Dimension D gleichwertig und es kann daher die Dimension A verkleinert werden, so­ bald die Dimension D kleiner wird. Demzufolge stellt das Verringern der Dimension W2n oder D den wichtigsten Faktor zur Verringerung der Abmessungen der Halbleiterchips und zum Erzielen einer verstärkten mechanischen Verbindungs­ kraft Ffab dar.
Fünftes Ausführungsbeispiel
In Fig. 14A ist eine ohne Verwendung von Gießharz gestal­ tete Halbleitervorrichtung dargestellt und eine QFP-Einheit ohne Verguß gezeigt. Gleichermaßen ist in Fig. 14B eine ohne Gießharz gestaltete Halbleitervorrichtung als QFP-Ein­ heit ohne Verguß dargestellt. In diesen Figuren ist durch strichpunktierte Linien der Bereich dargestellt, der einge­ gossen wird, wenn der Halbleiterchip 1 gegen die Umgebungs­ einflüsse geschützt werden soll. Wenn die Halbleitervor­ richtung unter Anwendung des anodischen Verbindungsverfah­ ren hergestellt wird, kann der Innenleiter 4a direkt mit der Oberfläche des Halbleiterchips 1 verbunden und an die­ sem festgelegt werden, wobei der Endabschnitt des Innenlei­ ters 4a gegen die Elektrode gepreßt wird, um zwischen die­ sen die elektrische Verbindung herzustellen. Daher ist an­ ders als bei der nach dem herkömmlichen Drahtbondeverfahren hergestellten Halbleitervorrichtung kein Gießharz für das Schützen der Golddrähte 5 und das Festlegen der Innenleiter 4 erforderlich. Da außerdem Außenleiter 44 direkt an dem Randteil des Halbleiterchips 1 nach unten gebogen werden können, kann die Form der Halbleitervorrichtung um die dem nicht benötigten Gießharz entsprechende Größe verkleinert werden.
Die Fig. 15A zeigt eine unvergossene SOP-Einheit der Aus­ führung I (mit kleinen Umrissen). Außenleiter 44 nach Fig. 15A haben die Form von Knickflügeln, so daß ein Halbleiter­ chip 1 mit der Vorderseite nach oben an einem Substrat an­ gebracht wird, wobei es aber auch zweckdienlich ist, die Außenleiter 44 gemäß der Darstellung durch eine gestri­ chelte Linie nach oben zu einer anderen Form eines Knick­ flügels zu biegen, so daß der Halbleiterchip 1 mit der Vor­ derseite nach unten angebracht werden kann. In Fig. 15B sind unvergoss 38058 00070 552 001000280000000200012000285913794700040 0002019525388 00004 37939ene, J-förmig gebogene Außenleiter 44 darge­ stellt, die entlang dem Rand des Halbleiterchips 1 nach un­ ten gebogen sind. Gemäß dieser Figur ist es auch möglich, die J-förmig gebogenen Außenleiter 44 ähnlich wie die Knickflügelformen in der Gegenrichtung zu biegen.
Die Fig. 16A zeigt eine unvergossene QFP-Einheit mit Außen­ leitern 44 in Form von Knickflügeln, die mit der Vorder­ seite nach oben angebracht wird. Obgleich dies in der Dar­ stellung weggelassen ist, ist bei allen herkömmlichen Ein­ heiten die Einzelreihenanordnung (SIL-Anordnung) und die Doppelreihenanordnung (DIP-Anordnung) der Anschlußstifte anwendbar. Die Fig. 16B zeigt einen Zustand, bei dem die Einheit bis zu den Endabschnitten der in Fig. 16A darge­ stellten Außenleiter mit einem Gießharz 8 vergossen ist. Die äußere Umhüllung mit dem Gießharz 8 verbessert das Aus­ maß der Ebenheit der Außenleiter 44.
Die Fig. 17 zeigt ein Beispiel für die Anwendung des anodi­ schen Verbindungsverfahrens gemäß diesem Ausführungsbei­ spiel bei einer Halbleitervorrichtung. Aus der Fig. 17 ist ersichtlich, daß sich im Vergleich zu der nach dem herkömm­ lichen Verbindungsverfahren hergestellten Halbleitervor­ richtung gemäß Fig. 43 die Golddrähte 5, die Formguß-Grund­ platte 41 und das Formguß-Verbindungsmaterial 6 erübrigen. Es ist weiterhin möglich, die Halbleitervorrichtung mit einem Gießharz 8 bis zu der durch eine strichpunktierte Li­ nie dargestellten Form einzukapseln.
Die Fig. 18 zeigt ein auf dem erfindungsgemäßen anodischen Verbindungsverfahren basierendes "Leiter auf Chip"-Bauteil bzw. LOC-Bauteil. Die Fig. 19 ist eine Ansicht eines Schnittes entlang einer Linie Z-Z in Fig. 18 für die Erläu­ terung des Anodenverbindungsteils. Wie aus Fig. 54A und 54B ersichtlich ist, die das herkömmliche LOC-Bauteil zeigen, sind im Unterschied zu dieser Ausführung, bei der die Elek­ troden 2 und die Innenleiter 4 miteinander über Golddrähte 5 verbunden sind, die Innenleiter 4a direkt mit den Elek­ troden 2 verbunden, was eine LOC-Halbleitervorrichtung mit hoher Zuverlässigkeit ergibt. Es ist ferner möglich, die Halbleitervorrichtung mit einem Gießharz 8 bis zu der in Fig. 19 durch eine strichpunktierte Linie dargestellten Form einzugießen.
Die Fig. 20 zeigt ein Beispiel, bei dem bei der Anwendung des anodischen Verbindungsverfahrens ein LOC-Bauteil ohne eine Formguß-Grundplatte 41 gebildet werden kann. Die Fig. 21 ist eine Ansicht eines Schnittes entlang einer Linie W-W in Fig. 20 zum Darstellen des Anodenverbindungsabschnittes. Aus diesen Figuren ist ersichtlich, daß die direkt mit dem Halbleiterchip 1 verbundenen Innenleiter durch ein Gießharz 8 festgelegt sind, so daß dadurch eine den Halbleiterchip 1 stützende Formguß-Grundplatte 41 weggelassen werden kann.
Die Fig. 22 zeigt ein Beispiel für ein unter Anwendung der anodischen Verbindung hergestelltes Filmbonde- bzw. TAB- Bauteil. Im Vergleich zu dem in Fig. 55A und 55B darge­ stellten herkömmlichen TAB-Bauteil ist es möglich, eine stärkere Verbindung zwischen den Leitern und dem Chip her­ zustellen. Die Fig. 23 ist eine vergrößerte Ansicht, die Einzelheiten des Verbindungsabschnittes zeigt. Die Fig. 24 zeigt ein Beispiel für eine unter Anwendung der anodischen Verbindung hergestellte integrierte Schaltung für hohe Aus­ gangsleistung. Die Fig. 25 ist eine vergrößerte Ansicht eines Verbindungsabschnittes. In Fig. 25 ist mit 41′ eine Wärmeableitplatte bezeichnet.
Sechstes Ausführungsbeispiel
Während bei den vorangehend beschriebenen Ausführungsbei­ spielen die anodische Verbindung derart hergestellt wird, daß der Leiterrahmen 3 als Anode und der Halbleiterchip 1 als Kathode dient, wird nunmehr ein Ausführungsbeispiel be­ schrieben, bei dem die anodische Verbindung derart herge­ stellt wird, daß der Leiterrahmen 3 bzw. die Innenleiter 4 als Kathode und der Halbleiterchip als Anode benutzt wer­ den. Wenn der Halbleiterchip als Anode benutzt wird, werden gemäß Fig. 26 in einem auf den Halbleiterchip 1 aufgebrach­ ten isolierenden Passivierungsfilm Durchgangsöffnungen 2T ausgebildet, die bis zu einem Siliziumsubstrat reichen und die an Endbereichen liegen, die von den Elektroden 2 an dem Halbleiterchip 1 verschieden sind. Nachdem die Durchgangs­ öffnungen 2T gebildet sind, wird auf einen isolierenden Passivierungsfilm 2i eine Metallschicht 2m aufgebracht. Da­ bei wird die Metallschicht 2m in den Durchgangsöffnungen 2T aufgenommen, wodurch die leitende Verbindung zwischen dem Siliziumsubstrat und der Metallschicht 2m hergestellt wird. Nachdem die Metallschicht 2m auf diese Weise aufgebracht ist, werden in dem Metallfilm 2m um die Stellen herum, an denen die Elektroden 2 liegen, quadratische Öffnungen mit einer Seitenlänge H1 ausgebildet, an denen der isolierende Passivierungsfilm 2i freiliegt.
Als nächstes werden in dem frei liegenden isolierenden Pas­ sivierungsfilm 2i um die Stellen der Elektroden 2 herum quadratische Öffnungen mit einer Seitenlänge von H2 ausge­ bildete, so daß die Elektroden 2 freigelegt werden. Die Seitenlänge H2 der Öffnungen wird entsprechend der Seiten­ länge von viereckigen Vorsprüngen bestimmt, die an den End­ abschnitten der Innenleiter 4a gebildet werden. Anderer­ seits wird die Dimension H1 entsprechend der Quetschungs­ breite in dem Fall bestimmt, daß der jeweilige Vorsprung durch die Elektrode 2 zu einer plastischen Verformung zu­ sammengepreßt wird.
Im weiteren wird unter Bezugnahme auf die Fig. 27 ein Ver­ fahren zum Formen eines Leiterrahmens 3 bzw. von Innenlei­ tern 4a für den Fall beschrieben, daß die anodische Verbin­ dung unter Benützung des Leiterrahmens 3 bzw. der Innenlei­ ter 4a als Kathode hergestellt wird. Gemäß dieser Figur sind an den Endabschnitten der Innenleiter 4a, nämlich an den Bereichen zur anodischen Verbindung an den Stellen der Elektroden 2 an dem Halbleiterchip 1 quadratische Elektro­ denvorsprünge 2P mit einer jeweiligen Seitenlänge P ausge­ bildet. Außerdem ist auf den Bereich zur anodischen Verbin­ dung außerhalb des Elektrodenvorsprungs 2P eine Isolier­ schicht 2a aufgebracht.
Die Fig. 28 ist eine Schnittansicht und zeigt einen Zu­ stand, bei dem die anodische Verbindung unter Verwendung des in Fig. 6 dargestellten Halbleiterchips als Anode und der in Fig. 27 dargestellten Innenleiter 4a als Kathode hergestellt ist. Gemäß der Darstellung wird die gesamte Dicke aus der Dicke der Isolierschicht 2a an dem Innenlei­ ter 4a, der Dicke des isolierenden Passivierungsfilms 2i auf der Oberfläche des Halbleiterchips 1 und der Dicke des Metallfilms 2m um Δh kleiner bemessen als die gesamte Dicke aus der Dicke des Elektrodenvorsprungs 2P an dem Innenlei­ ter 4a und der Dicke der Elektrode 2 an dem Halbleiterchip 1. Wenn der Innenleiter 4a anodisch mit dem Halbleiterchip 1 verbunden wird, wird der Elektrodenvorsprung 2P durch die Elektrode 2 um Δh zusammengepreßt und mit dieser verbunden.
Siebentes Ausführungsbeispiel
Während bei dem vorstehend beschriebenen sechsten Ausfüh­ rungsbeispiel der an dem Anodenverbindungsbereich des In­ nenleiters 4a gebildete Elektrodenvorsprung 2P in Andruck­ berührung zu der auf der Bodenfläche der Öffnung an dem Halbleiterchip 1 freiliegenden Elektrode 2 gebracht wird, ist es auch möglich, die Elektrode 2 heraus stehend zu ge­ stalten und die heraus stehende Elektrode 2 in Andruckberüh­ rung zu dem Anodenverbindungsbereich des Innenleiters 4a zu bringen.
Die Fig. 29 ist eine Schnittansicht eines Halbleiterchips 1 und zeigt eine Anordnung, bei der die oberen Flächen von jeweiligen quadratischen Elektroden 2 mit den Seitenlängen P in bezug auf die oberste Fläche einer Metallschicht 2m vorstehen, die auf einen isolierenden Passivierungsfilm 2i an dem Halbleiterchip 1 aufgebracht ist, wobei um die Elek­ trode 2 herum in dem isolierenden Passivierungsfilm 2i eine Öffnung mit einer Seitenlänge H1 ausgebildet ist.
Die Fig. 30 ist eine perspektivische Ansicht, die die Ge­ staltung von Innenleitern 4a zeigt, an deren Anodenverbin­ dungsbereich jeweils eine Isolierschicht 2a aufgebracht ist, die bei Erwärmung Leitfähigkeit hat und in der jeweils an der für die Leitungsverbindung mit der Elektrode 2 zu verbindenden Stelle eine Öffnung als Ausnehmung mit einer Seitenlänge H2 ausgebildet ist. Auf dem Boden dieser Öff­ nung ist die Oberfläche des Innenleiters 4a an dem Leiter­ rahmen 3 freigelegt.
Die Fig. 31 ist eine Schnittansicht und zeigt einen Zu­ stand, bei dem die anodische Verbindung unter Verwendung des in Fig. 29 dargestellten Halbleiterchips 1 als Anode und des in Fig. 30 dargestellten Innenleiters 4a als Ka­ thode hergestellt ist. Gemäß der Darstellung wird die ge­ samte Dicke aus der Dicke der Isolierschicht 2a, der Dicke des isolierenden Passivierungsfilms 2i und der Dicke des Metallfilms 2m um Δh kleiner bemessen als die Dicke der Elektrode 2. Folglich wird bei der anodischen Verbindung des Innenleiters 4a mit dem Halbleiterchip 1 die Elektrode 2 durch den Innenleiter 4a zusammengepreßt und um Δh ver­ formt, um die elektrische Verbindung herzustellen.
Achtes Ausführungsbeispiel
Während bei dem vorstehend beschriebenen siebenten Ausfüh­ rungsbeispiel der Innenleiter 4a und der Halbleiterchip 1 miteinander anodisch derart verbunden werden, daß für die elektrische Verbindung der Innenleiter 4a unter Druck mit der Elektrode an dem Halbleiterchip 1 in Kontakt gebracht wird, ist es auch möglich, eine Vielzahl von Halbleiter­ chips 1 gleichzeitig dadurch an einem isolierenden Leiter­ substrat anzubringen, daß die Halbleiterchips 1 und das isolierende Leitersubstrat miteinander anodisch verbunden werden.
Die Fig. 32 ist eine perspektivische Ansicht zur Beschrei­ bung eines Verfahrens zum anodischen Anbringen eines Halb­ leiterchips an einem isolierenden Schaltungssubstrat bzw. Leitersubstrat. Gemäß der Darstellung stehen die Oberflä­ chen von Elektroden 3A bis 3C, die voneinander getrennt an dem Halbleiterchip 1 angeordnet sind, um Δh aus der Ober­ fläche der Isolierschicht 2a vor. An einem isolierenden Leitersubstrat 70 sind in einem Muster Leiterbahnen 3AA bis 3CC, die in Andruckkontakt zu den Elektroden 3A bis 3C an dem Halbleiterchip 1 zu bringen sind, und aus dem gleichen Material (z. B. der Kupferfolie) wie die Leiterbahnen gebil­ dete leitende Teile 4a und 4b für die anodische Verbindung mit der Isolierschicht 2a ausgebildet.
Die auf diese Weise an dem Halbleiterchip 1 angeordneten Elektroden 3A, 3B und 3C werden mit den Leiterbahnen 3AA, 3BB und 3CC des Leitersubstrats 70 ausgerichtet. Dabei wer­ den gemäß der Darstellung in Fig. 33 die Elektroden 3A bis 3C den Leiterbahnen 3AA bis 3CC gegenübergesetzt und die leitenden Teile 4A und 4B für die anodische Verbindung wer­ den der auf die Oberfläche des Halbleiterchips 1 aufge­ brachten Isolierschicht 2a gegenübergesetzt. Nach beendeter Ausrichtung wird der Halbleiterchip 1 auf das isolierende Leitersubstrat 70 aufgelegt und die Kathode einer nicht dargestellten Gleichspannungsquelle wird mit dem Halblei­ terchip 1 verbunden, während die Anode der Gleichspannungs­ quelle mit den leitenden Teilen 4A und 4B für die anodische Verbindung verbunden wird. Wenn bei diesem Zustand das lei­ tende Teil 4A für die anodische Verbindung erwärmt wird, entsteht gemäß der Darstellung in Fig. 34 eine anodische Verbindung zwischen den leitenden Teilen 4A und 4B und der Isolierschicht 2a an dem Halbleiterchip 1. Dabei werden durch die Leiterbahnen 3AA bis 3CC die vorstehenden Elek­ troden 3A bis 3C um Δh zusammengepreßt, wobei dadurch die elektrischen Verbindungen hergestellt werden. Außerdem wer­ den über die Isolierschicht 2a und die leitenden Teile 4A und 4B für die anodische Verbindung der Halbleiterchip 1 und das Leitersubstrat 70 fest miteinander verbunden.
Neuntes Ausführungsbeispiel
Während gemäß Fig. 32 und 33 die leitenden Teile 4A und 4B für die anodische Verbindung an dem isolierenden Leiter substrat 70 ausgebildet sind und die anodische Verbindung mit der Isolierschicht 2a hergestellt wird, die an der Oberfläche des Halbleiterchips angebracht und als Anode be­ nutzt wird, werden demgegenüber in dem Fall, daß das Lei­ tersubstrat 70 als Kathode benutzt wird und der Halbleiter­ chip als Anode benutzt wird, gemäß der Darstellung in Fig. 29 jeweils leitende Teile für die anodische Verbindung (als Metallschicht) auf einen die jeweiligen Elektroden 2 umge­ benden elektrisch isolierenden Film derart aufgebracht, daß eine ausreichende Isolierung gegenüber den Elektroden 2 beibehalten ist. Ferner wird die Isolierschicht 2a auf das Leitersubstrat 70 außerhalb der Leiterbahnen 3AA bis 3CC aufgebracht.
Danach werden die Elektroden 2 an dem Halbleiterchip 1 mit den Leiterbahnen 3AA bis 3CC an dem Leitersubstrat 70 aus­ gerichtet und auf diese aufgesetzt, bevor die Anode einer nicht dargestellten Gleichstromquelle mit dem Halbleiter­ chip 1 verbunden wird und die Kathode mit den leitenden Teilen bzw. der Metallschicht 4A und 4B verbunden wird, so daß die anodische Verbindung zwischen der Isolierschicht 2a und den leitenden Teilen 4A und 4B hergestellt wird, um die Elektroden 2 elektrisch mit den Leiterbahnen 3AA bis 3CC zu verbinden.
Zehntes Ausführungsbeispiel
Die Fig. 35A bis 35C sind Draufsichten, die Einzelheiten der Gestaltung eines Leiterrahmens zeigen, der bei der Her­ stellung einer Halbleitervorrichtung unter Anwendung des anodischen Verbindungsverfahrens gemäß diesem Ausführungs­ beispiel verwendet wird. Die Fig. 35A zeigt ein Beispiel, bei dem nacheinander acht Leitergruppen angeordnet sind. In dieser Figur ist mit 3 eine Leiterrahmeneinfassung bezeich­ net. Die Fig. 35B ist eine vergrößerte Darstellung eines in Fig. 35A mit a bezeichneten Bereichs. In Fig. 35B sind mit 3 die Leiterrahmeneinfassung, mit 4a Innenleiter, deren mit einem Halbleiterchip zu verbindende Endabschnitte weggelas­ sen sind, und mit 44 Außenleiter bezeichnet. In Fig. 35C sind die in Fig. 35B weggelassenen Endabschnitte der Innen­ leiter 4a dargestellt.
Obgleich in Fig. 35C die Endabschnitte der mit 4a bezeich­ neten Innenleiter nicht als dem mittigen Bereich nahekom­ mend dargestellt sind, dient diese Darstellung lediglich zum Erleichtern des Vergleichs mit den in Fig. 42 darge­ stellten herkömmlichen Innenleitern. Es ist daher möglich, die Endabschnitte der Innenleiter 4a bis nahe an den mitti­ gen Bereich zu verlängern. Da gemäß der Darstellung in Fig. 35A die Formguß-Grundplatte 41 und die Aufhängungsleiter 42 für das Halten der Formguß-Grundplatte 41 unnötig sind, hat dies zur Folge, daß der Abstand zwischen den Innenleitern größer gewählt werden kann. Da außerdem keine Formguß- Grundplatte 41 in dem mittigen Bereich angebracht ist, kann dieser auf freizügige Weise für die Innenleiter genutzt werden. Während ferner für die Endabschnitte der herkömmli­ chen Innenleiter 4a wegen des Ultraschall-Thermokompressi­ onsbondens mit den Golddrähten die teuere Silberplattierung erforderlich ist, erübrigt sich durch das anodische Verbin­ dungsverfahren die Edelmetallplattierung. Sofern die Ober­ fläche des Innenleiters 4a eine gute Ebenheit hat, kann weiterhin selbst dann, wenn an dem Innenleiter 4a ein Me­ talloxidfilm entsteht, die anodische Verbindung problemlos hergestellt und der Innenleiter 4a fest mit dem Halbleiter­ chip 1 verbunden werden.
Während nach Fig. 35A anstelle der Aufhängungsleiter Leer­ stellen vorgesehen sind, können im Falle des für die anodi­ sche Verbindung gemäß diesem Ausführungsbeispiel verwende­ ten Leiterrahmens die Endabschnitte der Innenleiter 4a an den Stellen angeordnet werden, welche Elektroden 2 entspre­ chen, die an den vier Seiten des Halbleiterchips angeordnet sind. Während es ferner bei den herkömmlichen Leiterrahmen nicht möglich ist, zumindest die Endabschnitte der Innen­ leiter an den Bereichen der Aufhängungsleiter anzuordnen, entfällt bei diesem Ausführungsbeispiel diese Einschrän­ kung.
Elftes Ausführungsbeispiel
Der in Fig. 35A bis 35C dargestellte Leiterrahmen kann als Vorrichtung für das gleichzeitige Ansetzen einer Vielzahl von anodisch zu verbindenden Halbleiterchips an die richti­ gen Stellen der Innenleiter 4a verwendet werden. In diesem Fall werden zwei Leiterrahmen 3 derart übereinander ge­ setzt, daß die in den Leiterrahmenrändern ausgebildeten Teilungslöcher miteinander ausgefluchtet sind. Die Innen­ leiter 4a des obenliegenden Leiterrahmens 3 werden unter rechten Winkeln entlang des Umfangs des Halbleiterchips 1 nach oben gebogen. Ferner werden die Endabschnitte der In­ nenleiter 4a des unteren Leiterrahmens 3 gemäß der schwar­ zen Darstellung in Fig. 3 bis zu den Stellen verlängert, die den Elektroden 2 an dem Halbleiterchip 1 entsprechen.
Bei diesem Zustand wird die Leiterfläche des Halbleiter­ chips 1 nach unten gewandt eingesetzt und entlang der gebo­ genen Innenleiter 4a auf die Innenleiter 4a des Leiterrah­ mens 3 aufgesetzt. Dadurch werden die Elektroden 2 und die Innenleiter 4a für die anodische Verbindung ohne Fehlaus­ richtung genau eingestellt. Die Verwendung dieses Werkzeugs ermöglicht das gleichzeitige anodische Verbinden einer An­ zahl von Chips, so daß damit der Wirkungsgrad bei der Her­ stellung von Halbleitervorrichtungen verbessert ist.
Zwölftes Ausführungsbeispiel
Fig. 36A und 36B sind Darstellungen eines Beispiels, bei dem das anodische Verbindungsverfahren für das Herstellen eines laminierten mehrschichtigen Substrates angewandt wird. Ein mehrschichtiges isolierendes Substrat 70 wird mit fünf isolierenden Substraten 71, 72, 73, 74 und 75 gebil­ det, an denen jeweils Leiterbahnen 76, 77, 78, 79, 80 und 81 angebracht sind. Die Fig. 36A zeigt die Leiterbahnen 76 an dem isolierenden Substrat 71. Für den Zusammenbau des laminierten mehrschichtigen Substrates durch das anodische Verbindungsverfahren gemäß diesem Ausführungsbeispiel sind ferner an den Substraten 71, 72, 73, 74, und 75 jeweils An­ odenverbindungsteile 76′, 77′, 78′, 79′, 80′ und 81′ ange­ bracht. Die Fig. 36A zeigt das Anodenverbindungsteil 76′ an dem isolierenden Substrat 71.
Wenn beispielsweise an dem isolierenden Substrat 71 das An­ odenverbindungsteil 76′ gebildet wird, wird auf die ganze Oberfläche des isolierenden Substrats 71 eine Kupferfolie aufgebracht, bevor durch Ätzen das Muster der Leiterbahnen 76 gebildet wird. Zum Zurücklassen des Musters wird um das Muster herum in einer Breite geätzt, die einer minimalen Isolierstrecke entspricht. In diesem Fall wird die Kupfer­ folie bei einem engen Abstand zwischen den Leiterbahnen weggeätzt, während bei einem breiten Abstand die Kupferfo­ lie zwischen diesen zurückbleibt. Das heißt, gemäß der Dar­ stellung in Fig. 36A kann die das Anodenverbindungsteil 76′ darstellende Kupferfolie auf einem breiten Bereich oder in Abhängigkeit von den Stellen in Form kleiner isolierter In­ seln gemäß der Darstellung durch 76′A, 76′B und 76′C zu­ rückbleiben. Auf die verbliebene Kupferfolie wird eine Iso­ lierschicht aufgebracht, wodurch die Anodenverbindungsteile gebildet werden. Dabei werden die verbliebenen Kupferfoli­ enteile 76′A, 76′B und 76′C miteinander durch Durchgangs­ öffnungen hindurch elektrisch verbunden, so daß sie gleiche Polarität erhalten.
Die Fig. 36B ist eine vergrößerte Darstellung eines Durch­ gangsöffnungsteils. In dieser Figur sind die Leiterbahnen 76, 77, 78, 79, 80 und 81 schwarz und die anodischen Ver­ bindungsteile 76′, 77′, 78′, 79′, 80′, und 81′ weiß darge­ stellt. Die abgebildete Durchgangsöffnung dient zum elek­ trischen Verbinden der Leiterbahnen 81, 78 und 77.
Nachfolgend wird der Prozeß beschrieben, bei dem zum Erzeu­ gen des mehrschichtigen isolierenden Substrats 70 die iso­ lierenden Substrate 71 bis 75 übereinander geschichtet wer­ den:
  • 1) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 73 die Leiterbahnen 78 und die Anodenverbindungs­ teile 78′ sowie die Leiterbahnen 79 und die Anodenverbin­ dungsteile 79′ gebildet.
  • 2) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 72 die Leiterbahnen 77 und die Anodenverbindungs­ teile 77′ gebildet und es werden weiterhin durch Einbrennen und Ätzen die Leiterbahnen 80 und die Anodenverbindungs­ teile 80′ an dem isolierenden Substrat 74 ausgebildet.
  • 3) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 71 die Leiterbahnen 76 und die Anodenverbindungs­ teile 76′ gebildet.
  • 4) Durch Einbrennen und Ätzen werden an dem isolierenden Substrat 75 die Leiterbahnen 81 und die Anodenverbindungs­ teile 81′ gebildet.
Bei der Schichtung der isolierenden Substrate 71 bis 75 wird das Substrat 73 als Anode benutzt, wobei an die Ober­ seite des Substrats 73 das Substrat 72 und an die Unter­ seite des Substrats 73 das Substrat 74 angesetzt werden, welche als Kathode benutzt werden, bevor zu einer Erwärmung eine Gleichspannung derart angelegt wird, daß das Anoden­ verbindungsteil 78′ des Substrats 73 mit dem Substrat 72 und zugleich das Anodenverbindungsteil 79′ des Substrats 72 mit dem Substrat 74 anodisch verbunden werden.
Nachdem die Substrate 72, 73, und 74 anodisch zu einem dreischichtigen Substrat geformt sind, wird dieses als Anode verwendet, wobei auf die Oberseite des dreischichti­ gen Substrats das Substrat 71 aufgesetzt und an die Unter­ seite desselben das Substrat 75 angesetzt wird und die Substrate 71 und 75 als Kathode benutzt werden, so daß un­ ter Erwärmung eine Gleichspannung zum Herstellen der anodi­ schen Verbindung angelegt wird. Dabei werden die Anodenver­ bindungsteile 77′ an dem Substrat 72 und das Substrat 71 sowie die Anodenverbindungsteile 80′ an dem Substrat 74 und das Substrat 71 miteinander anodisch verbunden, wodurch ein Substrat mit sechs Schichten fertiggestellt ist.
Wenn das laminierte Substrat auf diese Weise geformt wird, können die Anodenverbindungsteile als Massefläche benutzt werden, so daß es nicht erforderlich ist, eine besondere Masseverbindungsschicht hinzuzufügen, wodurch die Anzahl von Leiterschichten verringert wird. Außerdem können die Anodenverbindungsteile auch als elektromagnetische Abschir­ mung genutzt werden.
Dreizehntes Ausführungsbeispiel
Die Fig. 37A ist eine perspektivische Ansicht einer Halb­ leitervorrichtung und zeigt einen Zustand, bei dem Außen­ leiter 44 anodisch mit einem Schaltungssubstrat und einer Trägerleiterplatte verbunden werden. In der Figur ist mit 90 eine Metallplatte mit einem bestimmten Gewicht bezeich­ net. In der Metallplatte 90 ist eine Öffnung mit der Kontur einer Halbleitervorrichtung ausgebildet, bei der ein QPF- Gehäuse verwendet wird, dessen Kontur quadratisch ist. Wenn die obere Fläche der Halbleitervorrichtung in diese Öffnung eingesetzt wird, liegen die Seiten der Öffnung auf durch die abgebogenen Endabschnitte der Außenleiter 44 gebildeten Anschlußabschnitten 44a auf, so daß an diesen eine be­ stimmte Belastung aufgebracht wird. Nachdem die abgebogenen Endabschnitte der Außenleiter auf die Leiterbahnen an dem Leitersubstrat aufgesetzt worden sind, wird die Metall­ platte 90 auf die Anschlußabschnitte 44a aufgesetzt, wo­ durch die Metallplatte 90 zu einer gemeinsamen Elektrode für die Außenleiter 44 wird und wegen der Belastung durch die Metallplatte die Ebenheit der Anschlußabschnitte 44a einstellbar ist.
Die Fig. 37B ist eine perspektivische Ansicht einer Halb­ leitervorrichtung und zeigt einen Zustand, bei dem für das Anbringen der Außenleiter 44 der Halbleitervorrichtung, bei der ein SOP-Gehäuse mit rechteckigem Umriß verwendet wird, anodisch mit einem Leitersubstrat oder einem Hauptplatten­ untersatz verbunden werden. In der Figur ist mit 90A eine Metallplatte mit einem bestimmten Gewicht bezeichnet. In der Metallplatte 90A ist eine Öffnung mit der Kontur des Halbleiters ausgebildet. Wenn die obere Fläche der Halblei­ tervorrichtung in die Öffnung eingesetzt wird, liegen die Seiten der Öffnung auf den Anschlußabschnitten 44a der Außenleiter 44 auf, so daß daran eine bestimmte Belastung aufgebracht wird. Die Metallplatte 90A wird auf gleiche Weise wie die Metallplatte 90 benutzt. Es ist außerdem mög­ lich, die Metallplatte 90A U-förmig oder dergleichen zu ge­ stalten. Der Grundgedanke besteht darin, metallische Teile derart anzusetzen, daß an den Anschlußabschnitten 44a eine bestimmte Belastung aufgebracht wird.
Als nächstes werden ausführlich Leiterbahnen für die An­ schlußabschnitte 44a beschrieben. Bei diesem Ausführungs­ beispiel sind hinsichtlich der Kontaktfläche des Anschluß­ abschnittes 44a eine Fläche A, die zur festen mechanischen Verbindung mit der Leiterbahn dient, und eine Fläche B be­ stimmt, die zur elektrischen Verbindung mit der Leiterbahn dient. Auf die Fläche A wird eine Isolierschicht 2a aufge­ bracht, die etwas Leitfähigkeit hat, wenn sie erwärmt wird. Andererseits wird auf die Fläche B nichts aufgebracht, so daß daher die elektrische Verbindung mit der Leiterbahn aufrechterhalten wird.
Bei diesem Zustand werden die Anschlußabschnitte 44a auf die entsprechenden Leiterbahnen aufgesetzt, bevor die Sei­ ten der Öffnung der Metallplatte 90 auf die Anschlußab­ schnitte 44a aufgelegt und dadurch an diesen eine Belastung aufgebracht wird, wonach an die Anschlußabschnitte 44a über die Metallplatte 90 die negative Spannung einer Gleich­ stromquelle angelegt wird. Dabei werden zunächst bei der Formung des Leitermusters alle Leiterplatten miteinander kurzgeschlossen und es wird an diese die positive Spannung der Gleichstromquelle angelegt. Nach der anodischen Verbin­ dung werden die Kurzschlüsse der Leiterbahnen beseitigt.
Nachdem die jeweiligen Potentiale angelegt sind, während die Anschlußabschnitte 44a erwärmt werden, bewirkt die Spannung der Gleichstromquelle das Fließen eines positiven Stroms von den Leiterbahnen zu der Metallplatte 90, so daß die anodische Verbindung zwischen den Anschlußabschnitten 44 und den Leiterbahnen hergestellt wird. Dadurch entsteht zwischen der Fläche A und der Leiterbahn eine elektrostati­ sche Haftungskraft und eine elektrochemische Verbindungs­ kraft, so daß die anodische Verbindung zwischen diesen her­ gestellt wird, durch die die Fläche B und die Leiterbahn miteinander elektrisch verbunden werden. Bei der elektri­ schen Verbindung erfährt die Anschlußfläche der Fläche B eine plastische Verformung und durch die bei der Verformung entstehende Kraft wird der Anschlußabschnitt 44a mit der Leiterbahn durch Druck verbunden.
Wenn der Halbleiterchip 1 und die Innenleiter 4a miteinan­ der anodisch verbunden werden, ist die ganze Oberfläche des Halbleiterchips 1, an der die Elektroden 2 angeordnet sind, als Fläche B bestimmt und die Fläche außerhalb der Elektro­ den 2 stellt die Fläche A dar.
Vierzehntes Ausführungsbeispiel
Bei dem vorangehend unter Bezugnahme auf Fig. 37A und 37B beschriebenen Ausführungsbeispiel ist eine Einspannvorrich­ tung in der Weise vorgesehen, daß für die anodische Verbin­ dung zwischen dem Außenleiter 44 und der Leiterbahn der Außenleiter 44 als Kathode und die Leiterbahn als Anode dient. Andererseits ist es auch möglich, für die anodische Verbindung zwischen dem Außenleiter 44 des Halbleiterchips 1 und der Leiterbahn eine Vorrichtung in der Weise zu ver­ wenden, daß der Außenleiter 44 als Anode und die Leiterbahn als Kathode dient. In diesem Fall wird eine Isolierschicht 2a auf im wesentlichen die Hälfte von zehn oberen und unte­ ren Außenleiter-Verbindungsbereichen aufgebracht, die bei­ spielsweise gemäß Fig. 36 als Muster an dem laminierten isolierten Substrat 70 ausgebildet sind und die ihrerseits mit einem schraffiert dargestellten elektrisch isolierenden Film 76′ verbunden sind. Dabei wird die Isolierschicht 2a auf den elektrisch isolierenden Film 76′ aufgebracht.
Weiterhin werden die Anschlußabschnitte 44a des Halbleiter­ chips 1 gemäß Fig. 37A auf die Außenleiter-Verbindungsbe­ reiche aufgesetzt und durch die Metallplatte 90 angepreßt. Hierbei wird positives Potential an die Metallplatte 90 und negatives Potential an die Isolierschicht 2a des isolieren­ den Substrats 70 angelegt und das isolierende Substrat 70 erwärmt, wodurch die Anschlußfläche des Außenleiters 44 und der Außenleiter-Verbindungsbereich miteinander anodisch verbunden werden. Wenn an einem Teil des Außenleiter-Ver­ bindungsbereich ein Vorsprung ausgebildet wird, auf den die Isolierschicht nicht aufgebracht wird, wird dadurch bei der anodischen Verbindung die elektrische Verbindung zwischen der Anschlußfläche des Außenleiters 44 und dem Außenleiter- Verbindungsbereich verbessert.
Fünfzehntes Ausführungsbeispiel
Während nach Fig. 37A und 37B sich die Außenleiter 44 über den Umfang des Halbleiterchips 1 hinweg erstrecken und die Endabschnitte derselben als Anschlußabschnitte 44a anodisch mit den Leiterbahnen verbunden werden, ist es auch möglich, die Innenleiter 4a außerhalb der strichliert dargestellten anodisch verbundenen Bereiche wegzuschneiden und die Ober­ fläche der an dem Halbleiterchip 1 verbliebenen Innenleiter 4a anodisch mit den entsprechenden Leiterbahnen zu verbin­ den. Durch die Verlängerung des Außenleiters 44 wird die Anbringungsfläche der Schaltung vergrößert.
Sechzehntes Ausführungsbeispiel
Als anderes Anwendungsbeispiel wird ein Verfahren beschrie­ ben, bei dem in der auf dem Drahtbondeverfahren basierenden Halbleitervorrichtung ein Chip anodisch mit einem Formguß- Grundplattenbereich eines Leiterrahmens verbunden wird. Dieses Verfahren ist in ein Verfahren, bei dem eine Iso­ lierschicht auf die Rückfläche des Halbleiterchips aufge­ bracht wird und die anodische Verbindung mit dem Halblei­ terchip als Kathode und der Grundplatte als Anode herge­ stellt wird, und ein Verfahren zu unterteilen, bei dem eine Isolierschicht 2a auf die Oberfläche der Grundplatte des Leiterrahmens aufgebracht wird und die anodische Verbindung mit der Grundplatte des Leiterrahmens als Kathode und dem Halbleiterchip als Anode hergestellt wird.
Siebzehntes Ausführungsbeispiel
Wenn die anodische Verbindung bei dem Anbringen einer Halb­ leitervorrichtung mit einer Kugelgitteranordnung an einem Leitersubstrat genutzt wird, kann dadurch der Arbeitsauf­ wand bei dem Anbringen vereinfacht werden. Die Fig. 38A ist eine perspektivische Ansicht einer Halbleitervorrichtung, bei der anstelle von Außenanschlußleitern eine Gitteranord­ nung von Kugeln verwendet wird. Die Fig. 38B ist eine per­ spektivische Ansicht der unteren Fläche der Halbleitervor­ richtung. An der unteren Fläche sind in Form einer Matrix kugelförmige Höcker B ausgebildet. Diese Höcker B sind mit Elektroden an dem Halbleiterchip 1 verbunden.
Die Fig. 38C ist eine Schnittansicht der in Fig. 38A darge­ stellten Halbleitervorrichtung. Die Höcker B sind über Golddrähte 5 mit den Elektroden an dem Halbleiterchip 1 verbunden. Auf die untere Fläche der Halbleitervorrichtung ist eine Isolierschicht 2a aufgebracht, die bei Erwärmung etwas leitfähig ist, und die Oberflächen der Höcker B ste­ hen um einige µm aus der Filmoberfläche der Isolierschicht 2a heraus. Demzufolge werden dann, wenn die anodische Ver­ bindung zwischen den Leiterbahnen und der Isolierschicht 2a hergestellt wird, nachdem die Höcker B auf die Leiterbahnen des Leitersubstrats aufgesetzt worden sind, die Höcker B und die entsprechenden Leiterbahnen miteinander elektrisch verbunden. Dadurch ist es möglich, in kurzer Zeit auf zu­ verlässiger Weise eine Halbleitervorrichtung sogar mit einer groß ausgelegten Kugelgitteranordnung an einem Lei­ tersubstrat anzubringen.
Es werden eine Halbleitervorrichtung und ein Herstellungs­ verfahren hierfür beschrieben, die es ermöglichen, sämtli­ che Innenleiter gleichzeitig mit einer Vielzahl von Elek­ troden zu verbinden, um zwischen diesen eine starke mecha­ nische und elektrische Verbindung herzustellen. Auf eine Oberfläche eines Halbleiterchips außerhalb der Elektroden wird eine Isolierschicht aufgebracht, die bei Erwärmung Leitfähigkeit hat, und die Endabschnitte der von einem Lei­ terrahmen wegführenden Innenleiter werden jeweils zum Über­ decken der oberen Fläche der Elektrode erweitert, bevor die Endabschnitte der Innenleiter und die Isolierschicht mit­ einander anodisch derart verbunden werden, daß jeweils die Elektrode und der Innenleiter unter Druck miteinander in Kontakt und damit elektrisch verbunden werden.

Claims (24)

1. Elektronikbauteil, das mindestens einen elektrischen Leiter für das Ein- und Ausführen von Strom und ein Schal­ tungselement mit mindestens einer elektrisch anzuschließen­ den Elektrode aufweist, dadurch gekennzeichnet, daß eine Isolierschicht (2a), die bei Erwärmung Leitfähigkeit hat, auf einen Bereich um die Elektrode (2) herum aufgebracht ist, bevor der Leiter (4a) mit der Elektrode in Kontakt ge­ bracht und auf die Isolierschicht aufgesetzt wurde, und daß die Isolierschicht und der Leiter anodisch miteinander der­ art verbunden sind, daß der Leiter und die Elektrode mit­ einander elektrisch verbunden sind.
2. Elektronikbauteil, dadurch gekennzeichnet, daß eine Iso­ lierschicht (2a), die bei Erwärmung Leitfähigkeit hat, auf eine Oberfläche eines Halbleiterchips (1) an einem Bereich außerhalb von mindestens einer an dem Halbleiterchip gebil­ deten Elektrode (2) aufgebracht ist und daß auf die Iso­ lierschicht mindestens ein sich von einem Leiterrahmen (3) weg erstreckender Innenleiter (4a) aufgesetzt ist, wobei dadurch, daß die Isolierschicht und der Innenleiter mitein­ ander anodisch verbunden sind, die elektrische Verbindung zwischen dem Innenleiter und der Elektrode hergestellt ist.
3. Elektronikbauteil nach Anspruch 2, dadurch gekennzeich­ net, daß auf einen an einer Oberfläche des Halbleiterchips (1) ausgebildeten isolierenden Passivierungsfilm (2i) eine Metallschicht (2m) aufgebracht ist.
4. Elektronikbauteil nach Anspruch 2, dadurch gekennzeich­ net, daß die Oberfläche der Elektrode (2) an dem Halblei­ terchip (1) höher als die oberste Fläche der bei Erwärmung leitfähigen, auf die Oberfläche des Halbleiterchips aufge­ brachten Isolierschicht (2a) liegt.
5. Elektronikbauteil nach Anspruch 4, dadurch gekennzeich­ net, daß ein Spitzenbereich der Elektrode (2) konvex ge­ formt ist.
6. Elektronikbauteil nach Anspruch 2, dadurch gekennzeich­ net, daß die Oberfläche der Elektrode (2) an dem Halblei­ terchip (1) niedriger als die oberste Fläche der bei Erwär­ mung leitfähigen, auf die Oberfläche des Halbleiterchips aufgebrachten Isolierschicht (2a) liegt.
7. Elektronikbauteil nach Anspruch 6, dadurch gekennzeich­ net, daß auf die Elektrode (2) an einer Fläche, die niedri-
ger als die Oberfläche der bei Erwärmung leitfähigen Iso­ lierschicht (2a) liegt, ein leitendes Material (2A; 2C) mit niedrigem Elastizitätsmodul aufgesetzt wird, wobei ein Teil des leitfähigen Materials aus der Oberfläche der Isolier­ schicht heraussteht.
8. Elektronikbauteil nach Anspruch 7, dadurch gekennzeich­ net, daß das leitfähige Material (2A; 2C) mit dem niedrigen Elastizitätsmodul Quecksilber ist.
9. Elektronikbauteil nach Anspruch 2, dadurch gekennzeich­ net, daß die bei Erwärmung leitfähige Isolierschicht (2a) auf einen Teilbereich der Oberfläche des anodisch mit dem Halbleiterchip (1) verbundenen Innenleiters (4a) aufge­ bracht und auf eine Leiterbahn eines Leitersubstrates (70) aufgesetzt ist, wobei die Isolierschicht und die Leiterbahn miteinander anodisch verbunden sind.
10. Elektronikbauteil nach Anspruch 2, dadurch gekennzeich­ net; daß ein Endabschnitt des anodisch mit dem Halbleiter­ chip (1) verbundenen Innenleiters (4a) entlang einer Kante des Halbleiterchips zum Bilden eines Außenleiters (44) ge­ bogen ist.
11. Elektronikbauteil, dadurch gekennzeichnet, daß eine Isolierschicht (2a), die bei Erwärmung Leitfähigkeit hat, auf eine Fläche eines Halbleiterchips (1) aufgebracht ist, die von der Fläche von mindestens einer Elektrode (2) an dem Halbleiterchip verschieden ist, und der Halbleiterchip an einem Leitersubstrat (70) angebracht ist, an dem zusätz­ lich zu mindestens einer elektrisch mit der Elektrode ver­ bundenen Leiterbahn (3AA bis 3CC) ein leitendes Teil (4A, 4B) zu einem Muster für die Kontaktierung mit der Isolier­ schicht geformt ist, wobei die Isolierschicht und das lei­ tende Teil miteinander anodisch verbunden sind, um den elektrischen Kontakt zwischen der Elektrode und der Leiter­ bahn herzustellen.
12. Elektronikbauteil, dadurch gekennzeichnet, daß eine Isolierschicht (2a), die bei Erwärmung Leitfähigkeit hat, auf ein leitendes Teil (76′) aufgebracht ist, das als Mu­ ster an einem ersten Leitersubstrat (71) isoliert von einem ersten Leiterbahnmuster (76) ausgebildet ist, und daß ein elektrisch mit dem ersten Leiterbahnmuster verbundenes zweites Leiterbahnmuster und ein von dem zweiten Leiter­ bahnmuster isoliertes leitfähiges Teil als Muster auf einen zweiten Leitersubstrat (72) ausgebildet sind, welches auf das erste Leitersubstrat aufgelegt ist, wobei die Isolier­ schicht und das leitende Teil miteinander anodisch verbun­ den sind, wodurch ein laminiertes Leitersubstrat (70) her­ gestellt ist.
13. Elektronikbauteil, dadurch gekennzeichnet, daß eine Isolierschicht (2a), die bei Erwärmung Leitfähigkeit hat, auf einen Teilbereich eines Leiterbahn-Anschlußabschnittes eines Außenleiters (44) einer Halbleitervorrichtung (1) aufgebracht und an eine Leiterbahn eines Leitersubstrates (70) angesetzt ist, wobei die Isolierschicht und die Lei­ terbahn miteinander anodisch verbunden sind, um die Halb­ leitervorrichtung an dem Leitersubstrat anzubringen.
14. Elektronikbauteil, dadurch gekennzeichnet, daß an einem Endabschnitt eines Innenleiters (4a) ein Vorsprung (2P) ausgebildet ist, um den herum eine Isolierschicht (2a) auf­ gebracht ist, die bei Erwärmung Leitfähigkeit hat, und daß auf einen Bereich um eine Elektrode (2) an einem Halblei­ terchip (1) herum in einer vorbestimmten Dicke eine Metall­ schicht (2m) zum Formen einer bis zu der Elektrode reichen­ den Krateröffnung aufgebracht ist, in die der Vorsprung zum Herstellen des Kontaktes zwischen den Innenleiter und der Elektrode greift, wobei die Isolierschicht und die Metall­ schicht miteinander anodisch verbunden sind (Fig. 26 bis 27).
15. Elektronikbauteil, dadurch gekennzeichnet, daß in einer Isolierschicht (2a), die an einem Endabschnitt eines Innen­ leiters (4a) angebracht ist und die bei Erwärmung Leitfä­ higkeit hat, eine sich bis zu dem Innenleiter erstreckende Öffnung zum Bilden einer Krateröffnung ausgebildet ist, die mit einer aus einer Metallschicht (2m) an der Oberfläche eines Halbleiterchips (1) herausstehend ausgebildeten kon­ vexen Elektrode in Eingriff steht, um den Innenleiter und die Elektrode miteinander in Kontakt zu bringen, wobei die Isolierschicht und die Metallschicht miteinander anodisch verbunden sind (Fig. 29 bis 31).
16. Elektronikbauteil, dadurch gekennzeichnet, daß eine Isolierschicht (2a), die bei Erwärmung Leitfähigkeit hat, auf eine Rückfläche eines Halbleiterchips (1) aufgebracht ist, der auf eine Formguß-Grundplatte (41) eines Leiterrah­ mens (3) aufgesetzt wird, bevor die Isolierschicht und die Formguß-Grundplatte miteinander zum Festlegen des Halblei­ terchips an dem Leiterrahmen anodisch verbunden werden.
17. Verfahren zum Herstellen eines Elektronikbauteils, da­ durch gekennzeichnet, daß eine Isolierschicht, die bei Er­ wärmung Leitfähigkeit hat, auf die ganze Oberfläche eines Halbleiterchips außerhalb von Elektroden an diesen aufge­ bracht wird und ein Endabschnitt eines jeweiligen Innenlei­ ters eines Leiterrahmens mit der oberen Fläche einer ent­ sprechenden Elektrode ausgefluchtet wird, wonach die Innen­ leiter und die Isolierschicht miteinander anodisch verbun­ den werden, wobei zugleich die Elektroden und die Innenlei­ ter miteinander elektrisch verbunden werden.
18. Verfahren zum Herstellen eines Elektronikbauteils, da­ durch gekennzeichnet, daß eine Isolierschicht, die bei Er­ wärmung Leitfähigkeit hat, auf eine Fläche außerhalb einer Elektrode an einem Halbleiterchip, der durch Teilen eines Halbleiterplättchens in eine Vielzahl von Abschnitten ge­ bildet ist, zum Bilden einer Krateröffnung um die Elektrode herum aufgebracht wird, daß in die Krateröffnung ein lei­ tendes Material mit niedrigem Elastizitätsmodul derart ein­ gebracht wird, daß ein Teil desselben freiliegt, und daß ein Endabschnitt eines Innenleiters eines Leiterrahmens auf die Fläche über der Elektrode gesetzt wird, wobei der In­ nenleiter und die Isolierschicht miteinander anodisch ver­ bunden werden und der Innenleiter mit der Elektrode elek­ trisch dadurch verbunden wird, daß unter Druck durch den Innenleiter das leitfähige Material mit der Elektrode in Kontakt gebracht ist, wenn die Isolierschicht mit dem In­ nenleiter verbunden ist.
19. Verfahren zum Herstellen eines Elektronikbauteils, da­ durch gekennzeichnet, daß eine Isolierschicht, die bei Er­ wärmung Leitfähigkeit hat, auf einen Bereich um einen an einem Elektrodenabschnitt eines Halbleiterchips angebrach­ ten Höcker aufgebracht wird und der Höcker an dem Elektro­ denabschnitt auf einen durch Ätzen eines flexiblen Bandes für das automatische Filmbonden gebildeten Innenleiter auf­ gesetzt wird, wobei die Isolierschicht und der Innenleiter miteinander anodisch verbunden werden, um die Elektrode über den Höcker elektrisch mit dem Innenleiter zu verbin­ den.
20. Verfahren zum Herstellen eines Elektronikbauteils, da­ durch gekennzeichnet, daß eine Isolierschicht, die bei Er­ wärmung Leitfähigkeit hat, auf eine untere Fläche einer mit einer Kugelgitteranordnung für den Außenanschluß versehenen Halbleitervorrichtung derart aufgebracht wird, daß ein obe­ rer Teil der Kugelgitteranordnung freiliegt, und daß die Kugelgitteranordnung auf Leiterbahnen eines Leitersubstrats aufgesetzt wird, um eine anodische Verbindung zwischen der Isolierschicht und den Leiterbahnen herzustellen, wodurch die Kugelgitteranordnung und die Leiterbahnen miteinander elektrisch verbunden werden.
21. Elektronikbauteil, gekennzeichnet durch mindestens einen elektrischen Leiter (4a) für das Ein- und Ausführen von Strom, ein Schaltungselement (1) mit mindestens einer Elektrode (2) daran, eine Isolierschicht, die zur anodi­ schen Verbindung bei Erwärmung Leitfähigkeit hat und die auf einen Bereich des Schaltungselements um die Elektrode herum aufgebracht ist, und einen Anodenverbindungsabschnitt für die anodische Verbindung des Leiters mit der Isolier­ schicht derart, daß die Elektrode überdeckt ist.
22. Elektronikbauteil, gekennzeichnet durch einen Halblei­ terchip (1) mit mindestens einer Elektrode (2) daran, eine Isolierschicht (2a), die zur anodischen Verbindung bei Er­ wärmung Leitfähigkeit hat und die auf einen Bereich des Halbleiterchips außerhalb der Elektrode aufgebracht ist, einen Leiterrahmen (3) mit mindestens einem elektrisch mit der Elektrode zu verbindenden Innenleiter (4a) und einen An­ odenverbindungsabschnitt zum anodischen Verbinden des In­ nenleiters mit der Oberfläche des Halbleiterchips derart, daß die Elektrode überdeckt ist.
23. Elektronikbauteil, gekennzeichnet durch einen Halblei­ terchip (1), der daran mindestens eine Elektrode (2) hat, und einen Leiterrahmen (3) mit mindestens einem Innenleiter (4a), der direkt mit der Elektrode verbunden ist.
24. Elektronikbauteil nach Anspruch 23, dadurch gekenn­ zeichnet, daß die Elektrode (2) und der Innenleiter (4a) miteinander durch anodische Verbindung direkt verbunden sind.
DE19525388A 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen Expired - Fee Related DE19525388B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19549563A DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE19549750A DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPP6-160350 1994-07-12
JP16035094A JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
DE19549563A DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE19549750A DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen

Publications (2)

Publication Number Publication Date
DE19525388A1 true DE19525388A1 (de) 1996-01-25
DE19525388B4 DE19525388B4 (de) 2005-06-02

Family

ID=34556721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19525388A Expired - Fee Related DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Country Status (1)

Country Link
DE (1) DE19525388B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1038316A1 (de) * 1997-12-05 2000-09-27 The Charles Stark Draper Laboratory, Inc. Integrierte schaltungsanordnung und herstellungsverfahren dafür
WO2002061834A2 (en) * 2001-01-30 2002-08-08 Murata Manufacturing Co., Ltd. Electronic part

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1665042A1 (de) * 1965-05-06 1970-10-08 Mallory & Co Inc P R Halbleiter
US4010488A (en) * 1975-11-21 1977-03-01 Western Electric Company, Inc. Electronic apparatus with optional coupling
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4712082A (en) * 1985-03-25 1987-12-08 Nippon Soken, Inc. Pressure sensor
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
JPH03209831A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
DE4230039A1 (de) * 1991-10-23 1993-04-29 Mitsubishi Electric Corp Halbleitervorrichtungen
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210843A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd 樹脂封止型半導体装置
JP2870822B2 (ja) * 1989-07-17 1999-03-17 三菱電機株式会社 シリコンとガラスとの接合方法
JP2569946B2 (ja) * 1990-10-25 1997-01-08 三菱電機株式会社 陽極接合方法
JP2831484B2 (ja) * 1991-03-27 1998-12-02 アルプス電気株式会社 ダイボンディング構造体
JP3172261B2 (ja) * 1992-05-19 2001-06-04 本田技研工業株式会社 パワーｍｏｓｆｅｔを用いたスイッチング回路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1665042A1 (de) * 1965-05-06 1970-10-08 Mallory & Co Inc P R Halbleiter
US4010488A (en) * 1975-11-21 1977-03-01 Western Electric Company, Inc. Electronic apparatus with optional coupling
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4712082A (en) * 1985-03-25 1987-12-08 Nippon Soken, Inc. Pressure sensor
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
JPH03209831A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
DE4230039A1 (de) * 1991-10-23 1993-04-29 Mitsubishi Electric Corp Halbleitervorrichtungen
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HATADA, KENZO et.al.: LED Array Modules by New Technology Microbump Bonding Method. In: IEEE Transactions on Components, Hybrids and Manufacturing Technology, Vol. 13, No. 3, Sept. 1990, pp. 521-527 *
JP 2180036 A. In: Patent Abstracts of Japan, E-984, 27.9.1990, Vol. 14, No. 451 *
JP 3209831 A. In: Patent Abstracts of Japan, E-1142, 6.12.1991, No. 482, Vol. 15 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1038316A1 (de) * 1997-12-05 2000-09-27 The Charles Stark Draper Laboratory, Inc. Integrierte schaltungsanordnung und herstellungsverfahren dafür
WO2002061834A2 (en) * 2001-01-30 2002-08-08 Murata Manufacturing Co., Ltd. Electronic part
WO2002061834A3 (en) * 2001-01-30 2003-06-12 Murata Manufacturing Co Electronic part
US6815834B2 (en) 2001-01-30 2004-11-09 Murata Manufacturing Co., Ltd. Electronic part

Also Published As

Publication number Publication date
DE19525388B4 (de) 2005-06-02

Similar Documents

Publication Publication Date Title
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE69023091T2 (de) Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE10009733A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE10238781A1 (de) Halbleitervorrichtung
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE102018126972A1 (de) Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102013103351A1 (de) Elektronikmodul
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 19549562

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 19549562

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 19549563

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 19549563

8172 Supplementary division/partition in:

Ref document number: 19549750

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19549750

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee