JP2823063B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2823063B2
JP2823063B2 JP3200848A JP20084891A JP2823063B2 JP 2823063 B2 JP2823063 B2 JP 2823063B2 JP 3200848 A JP3200848 A JP 3200848A JP 20084891 A JP20084891 A JP 20084891A JP 2823063 B2 JP2823063 B2 JP 2823063B2
Authority
JP
Japan
Prior art keywords
cap
glass
glass film
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3200848A
Other languages
English (en)
Other versions
JPH0547948A (ja
Inventor
義浩 久保田
Original Assignee
富士通 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通 株式会社 filed Critical 富士通 株式会社
Priority to JP3200848A priority Critical patent/JP2823063B2/ja
Publication of JPH0547948A publication Critical patent/JPH0547948A/ja
Application granted granted Critical
Publication of JP2823063B2 publication Critical patent/JP2823063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、半導体チップをセラミック製パ
ッケージにより封止する工程を含む半導体装置の製造方
法に関する。
【0002】
【従来の技術】半導体チップを封止するセラミック製パ
ッケージは、DIP(dual in line package)型ととも
に、図3(a),(b) に示すような表面実装型のパッケージ
P1,P2が使用されるようになっており、そのリードL1
L2は、J字状やL字状に湾曲されている。
【0003】なお、図3に示すパッケージP1,P2は、E
PROMを収納するもので、その上方には窓ガラスG1
G2が取付けられている。セラミック製パッケージによっ
て半導体チップを封止する場合には次に述べる工程を経
ることになる。
【0004】まず、図4(a) に示すように、セラミック
キャップ41の下面周縁に沿って低融点ガラス42を0.
4〜0.5mmの厚さに塗布しておく。そして、図4(b)
に示すように、セラミック基板43の中央に凹設された
キャビティ44に半導体チップ45を載せ、その周囲に
複数のリード46を取付けて、ついで、半導体チップ4
5とリード46をアルミニウム線47により接続する。
【0005】ついで、セラミックキャップ41をセラミ
ック基板43の上に置き、これを加熱炉(不図示)に入
れて温度を425℃から445℃まで上昇させると、低
融点ガラス42が溶融してこれによりセラミックキャッ
プ41とセラミック基板43が封着されることになる
(図4(c))。
【0006】しかし、このような封着方法によれば、加
熱の際にキャビティ44内の気体が膨張し、セラミック
キャップ41に傾きが生じてしまう。そこで、図5(a)
に示すように、低融点ガラス42を塗布する際に、セラ
ミックキャップ41の一部が表出するような深さの溝4
8を1ケ以上設けるようにしている。
【0007】これによれば、セラミック基板43の上に
セラミックキャップ41を載せた状態で(図5(b))低融
点ガラス42を加熱炉内で加熱すると、キャビティ44
内で膨張した気体は溝48から外部に逃げ、セラミック
キャップ41の傾きが生じなくなる(図5(b) 〜(d))。
低融点ガラス42が溶融する際には、図5(b) 〜(d)に
示すように、溝48は低融点ガラス42によってセラミ
ック基板43方向から徐々に浸食され、加熱温度が44
5℃〜450℃に達した時点で消滅することになる。
【0008】
【発明が解決しようとする課題】しかし、溝48が縮小
する過程においては、キャビティ44の内圧とセラミッ
クキャップ41の外圧が等しくなるので、低融点ガラス
42は、セラミックキャップ41又はセラミック基板4
3の重さにより押圧されて横方向にはみ出し、低融点ガ
ラス42の膜厚が薄くなって接着力が弱くなったり、あ
るいはガラスがはみ出すことによる封止外観が劣悪にな
るといった問題が生じる。
【0009】本発明はこのような問題に鑑みてなされた
ものであって、セラミック基板とセラミックキャップを
接着するガラスの薄層化を抑制することができる半導体
装置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記した課題は、図1に
例示するように、セラミックよりなるキャップ1の一面
の周縁に、該キャップ1を露出させない深さの凹部3を
設けたガラス膜2を形成する工程と、中央に半導体チッ
プ36を載置するキャビティ5を形成したセラミック製
の基板4の周囲にリード7を配置する工程と、前記キャ
ップ1によって前記基板4のキャビティ5側を覆う工程
と、前記ガラス膜2を加熱溶融することにより前記キャ
ップ1と前記基板4を接着して前記半導体チップ36を
封止する工程とを有することを特徴とする半導体装置の
製造方法により達成する。
【0011】または、図2に例示するように、セラミッ
クよりなるキャップ1の一面の周縁のガラス膜形成領域
の少なくとも一部に、溶けたガラスの流れの良い金属膜
14を形成した後に、該金属膜14を露出させる凹部13を設
けたガラス膜12を前記ガラス膜形成領域に形成する工程
と、中央に半導体チップ6を載置するキャビティ6を形
成したセラミック製の基板4の周囲にリード7を配置す
る工程と、前記キャップ1により前記基板4のキャビテ
ィ側を覆う工程と、前記ガラス膜12を加熱溶融すること
により前記キャップ1と前記基板4を接着して前記半導
体チップ6を封止する工程とを有することを特徴とする
半導体装置の製造方法により達成する。
【0012】または、少なくとも前記ガラス膜2に当た
る領域の前記リード7にアルミニウム膜8が形成されて
いることを特徴とする前記2つの半導体装置の製造方法
によって達成する。
【0013】
【作 用】第1、2の発明によれば、キャップ1の一面
に形成するガラス膜2にキャップ1を露出しない凹部3
を形成したり、あるいは、キャップ1の表面に、溶けた
ガラスの流れの良い金属膜14を形成してその上にガラ
ス膜12の凹部13を形成している。
【0014】このため、キャップ1と基板4を合わせて
ガラス膜2,12を加熱溶融すれば、溶けたガラス膜2が
短時間で凹部3,13を収縮、消滅させることになる。こ
の場合、キャビティ5内で膨張した気体の一部は凹部3
を通して抜け出すが、その凹部3が短時間で閉じるため
に、キャビティ5の内圧が外圧よりも高い状態に保持さ
れ、キャップ1がその重さによりガラス膜2を押圧して
薄くすることはない。しかも、そのキャビティ5内の気
体は、キャップ1を傾けるまでの圧力を有しておらず、
加熱後のキャップ1には位置ズレが生じていないことが
確かめられている。
【0015】また、第3の発明によれば、ガラス膜2が
当たる領域のリード7にアルミニウム膜8を形成してい
るために、溶けたガラスの流れがさらによくなる。
【0016】
【実施例】(a)本発明の一実施例の説明 図1は、本発明の一実施例の半導体チップ封止工程を示
す平面図と側面図である。
【0017】図において符号1は、アルミナのような絶
縁性セラミックよりなる平面矩形状のキャップで、その
下面周縁の環状領域には430℃以上の温度で溶融する
低融点のガラス膜2が1〜3mmの幅、0.40〜0.50mm
の厚さに積層されている。また、そのガラス膜2の1ヵ
所又は数カ所には、図1(a),(b) に示すように、0.44
〜0.30mmの深さ(D)、0.2〜0.4mmの長さ(L)の
凹部3がガラス膜2を幅方向に横切って形成されてい
る。
【0018】ガラス膜2は、例えば0.06〜0.10mmの
厚さのガラスをスクリーン印刷により複数回塗布して形
成したもので、ガラス膜2の中層や上層部分を積層する
際に凹部形成領域を除いた部分のみにガラスを印刷すれ
ば、凹部3は容易に形成される。
【0019】4は、中央に凹状のキャビティ5を有する
セラミック製の基板で、そのキャビティ5の中にはEP
ROMを有する半導体チップ6が金錫共晶や銀ガラス等
により接着され、また、その周囲には、外側にL字状に
折り曲げられた複数の42アロイリード7がガラスによ
り貼付けられている。さらに、リード7のうちキャップ
1に当たる部分とワイヤボンディング部分の表面はアル
ミニウム膜8で覆われており、ワイヤボンディング部分
と半導体チップ6上のパッド(不図示)とはアルミニウ
ムワイヤー9により接続されている。
【0020】このような状態で、まず、ガラス膜2の形
成面を下にしてキャップ1を基板4の上に載置した後
に、これらを加熱炉(不図示)の中に入れる(図1
(c))。この場合の加熱炉は例えば425℃以下の温度に
設定しておく。
【0021】次に、キャップ1を載せた基板4を加熱炉
に入れた後に炉内温度を445℃〜450℃まで徐々に
上昇させると、キャップ1下面のガラス膜2は430℃
から溶け出す。このとき、ガラス膜2の凹部3は、溶融
したガラスによって周囲全体から収縮されてついには消
滅し、その速度は速く、加熱温度430℃に達した時点
で短時間で進行する(図1(d))。
【0022】また、キャビティ5内で膨張した気体の一
部は凹部3を通して抜け出すが、その凹部3が短時間で
閉じるために、キャビティ5の内圧が外圧よりも高い状
態となり、キャップ1がその重さによりガラス膜2を押
圧して薄くすることはない。しかも、そのキャビティ5
内の気体は、キャップ1を傾けるまでの圧力を有してお
らず、加熱後のキャップ1には位置ズレが生じないこと
が確かめられている。
【0023】このように、気体の抜け孔となる凹部3の
消滅が速いのは、溶けたガラスはガラス上を速く流れる
からである。これに対して、溶けたガラスはセラミック
上では流れにくく、図5に示すような従来方法による場
合には溝38の収縮速度は遅く、キャビティ34からの
気体の放出量が多くなって内圧と外圧が等しくなり、こ
の結果、キャップ31はその重さによりガラス32を押
圧すると考えられる。
【0024】なお、図中符号5aは、キャップ1の内領
域に凹設した上側のキャビティ、15は、キャップ1の
キャビティ5aの中央に形成した窓ガラスを示してい
る。さらに、上記実施例では、リード7をL字状にして
図3(b) に示すような断面になるがリード7をJ字状に
して同図(a) に示すような構造にすることもできる。
【0025】(b)本発明のその他の実施例の説明 上記した実施例では、ガラス膜3に、キャップ1が露出
しない程度の深さの凹部3を形成しているが、図2に示
すように、少なくとも凹部を形成する領域のキャップ1
の表面に、アルミニウムのようなガラスの流れが良くな
る金属膜14を予め塗布し、凹部13から金属膜14を
露出するようにしておけば、凹部13は第1実施例と同
様に速く消滅してガラス膜12の薄層化が防止される。
【0026】また、上記実施例では、ガラス膜2の積層
工程において凹部3を形成するようにしたが、ガラス膜
2を一様の厚さに形成した後に、その一部を削って凹部
3を形成するようにしてもよい。
【0027】なお、上記した実施例では、キャップ1を
基板4の上に載せて加熱するようにしているが、ガラス
膜2を上向きにしてキャップ1の上に基板4を載せるよ
うにしてもよい。
【0028】
【発明の効果】以上述べたように本発明によれば、キャ
ップの一面に形成するガラス膜のキャップを露出しない
深さの凹部を形成したり、或いは、キャップの表面に溶
けたガラスの流れの良い膜を形成し、その上にガラス膜
の凹部を形成するようにしているので、溶けたガラス膜
の流れが溝の下のセラミックキャップ表面によって妨げ
られずに平坦化するように流れ、溶けたガラス膜の凹部
を短時間で消滅することができる。この結果、キャビテ
ィの内圧を低下させる際にキャビティの内圧が外圧より
も低くなることが防止され、セラミックキャップがその
重さによりガラス膜を薄層化することを未然に防止でき
る。
【0029】しかも、そのキャビティ内の気体は、キャ
ップを傾けるまでの圧力を有しておらず、加熱後のキャ
ップの位置ズレの発生を防止できる。さらに、ガラス膜
が当たる基板の領域にアルミニウム膜を形成しているの
で、溶けたガラスの流れがさらに良くなり、凹部を短時
間で消滅することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す平面図及び側面図で
ある。
【図2】本発明の第2実施例を示す平面図及び側面図で
ある。
【図3】半導体装置の一例を示す断面図である。
【図4】従来方法の第1の例を示す平面図及び側面図で
ある。
【図5】従来方法の第2の例を示す側面図である。
【符号の説明】
1 キャップ 2 ガラス膜 3 凹部 4 基板 5 キャビティ 6 半導体チップ 7 リード 8 アルミニウム膜 12 ガラス膜 13 凹部 14 金属膜 15 窓ガラス

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】セラミックよりなるキャップ(1)の一面
    の周縁に、該キャップ(1)を露出させない深さの凹部
    (3)を設けたガラス膜(2)を形成する工程と、 中央に半導体チップ(6)を載置するキャビティ(5)
    を形成したセラミック製の基板(4)の周囲にリード
    (7)を配置する工程と、 前記キャップ(1)によって、前記基板(4)のキャビ
    ティ(5)側を覆う工程と、 前記ガラス膜(2)を加熱溶融することにより前記キャ
    ップ(1)と前記基板(4)を接着して前記半導体チッ
    プ(6)を封止する工程とを有することを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】セラミックよりなるキャップ(1)の一面
    の周縁のガラス膜形成領域の少なくとも一部に、溶けた
    ガラスの流れの良い金属膜(14)を形成した後に、該金
    属膜(14)を露出させる凹部(13)を設けたガラス膜
    (12)を前記ガラス膜形成領域に形成する工程と、 中央に半導体チップ(6)を載置するキャビティ(6)
    を形成したセラミック製の基板(4)の周囲にリード
    (7)を配置する工程と、 前記キャップ(1)により前記基板(4)のキャビティ
    側を覆う工程と、 前記ガラス膜(12)を加熱溶融することにより前記キャ
    ップ(1)と前記基板(4)を接着して前記半導体チッ
    プ(6)を封止する工程とを有することを特徴とする半
    導体装置の製造方法。
  3. 【請求項3】少なくとも前記ガラス膜(2、12)に当た
    る領域の前記リード(7)表面にアルミニウム膜(8)
    が形成されていることを特徴とする請求項1、2記載の
    半導体装置の製造方法。
JP3200848A 1991-08-09 1991-08-09 半導体装置の製造方法 Expired - Fee Related JP2823063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3200848A JP2823063B2 (ja) 1991-08-09 1991-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3200848A JP2823063B2 (ja) 1991-08-09 1991-08-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0547948A JPH0547948A (ja) 1993-02-26
JP2823063B2 true JP2823063B2 (ja) 1998-11-11

Family

ID=16431230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3200848A Expired - Fee Related JP2823063B2 (ja) 1991-08-09 1991-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2823063B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2693694B2 (ja) * 1992-11-10 1997-12-24 日本碍子株式会社 半導体素子収納用パッケージのキャップ封止方法
JP2673928B2 (ja) * 1993-05-11 1997-11-05 株式会社巴川製紙所 電子部品素子封止用蓋材

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275147A (ja) * 1987-05-07 1988-11-11 Nec Corp 気密封止形半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0547948A (ja) 1993-02-26

Similar Documents

Publication Publication Date Title
US4727633A (en) Method of securing metallic members together
KR100345647B1 (ko) 압력 센서 및 그 제조방법
JPS62149155A (ja) 封止電子装置
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JP2008124161A (ja) 電子装置収納パッケージ、および電子装置収納パッケージの製造方法
JP2823063B2 (ja) 半導体装置の製造方法
EP0090566A2 (en) Semiconductor device package
JPH11126847A (ja) 電子部品収納用パッケージ
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
JPH0228351A (ja) 半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3374395B2 (ja) 電子部品用パッケージ
JP2522165B2 (ja) 半導体装置
JPH03108361A (ja) 半導体集積回路装置
JPS59117250A (ja) 半導体装置
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法
JP2557982B2 (ja) 半導体デバイスの製造方法
JPH06169025A (ja) 半導体素子収納用パッケージ
JPS6329555A (ja) 封止電子装置
US5237206A (en) Low-melting point glass sealed semiconductor device and method of manufacturing the same
JPH05211244A (ja) セラミックケース
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2810551B2 (ja) 半導体パッケージ
JPH05258689A (ja) 駆動用半導体素子内蔵型蛍光表示パネル
JP2004179361A (ja) 蓋部材およびそれを用いた電子部品収納用容器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961119

LAPS Cancellation because of no payment of annual fees