JP2615972B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2615972B2 JP2615972B2 JP1032339A JP3233989A JP2615972B2 JP 2615972 B2 JP2615972 B2 JP 2615972B2 JP 1032339 A JP1032339 A JP 1032339A JP 3233989 A JP3233989 A JP 3233989A JP 2615972 B2 JP2615972 B2 JP 2615972B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor element
- semiconductor device
- heat sink
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 表面実装型パッケージのキャップと放熱部材との取付
構造に関し、 熱抵抗を一層低減させて、且つ、封止不良を減少させ
ることを目的とし、 上面に配線層が設けられた基板と、 該基板上に表面が下向きに搭載され、上記配線層に電
気的に接続された少なくとも１つの半導体素子と、 該半導体素子の外形に一致した開口を有し、周縁部が
上記基板に接着され気密封止するキャップと、 該キャップの開口に嵌合してキャップの隆起部表面と
ほぼ等しいの高さをもつ半導体素子の裏面と前記キャッ
プの隆起部表面とからなる平坦面に接着した放熱部材と
を有してなることを特徴とする。
構造に関し、 熱抵抗を一層低減させて、且つ、封止不良を減少させ
ることを目的とし、 上面に配線層が設けられた基板と、 該基板上に表面が下向きに搭載され、上記配線層に電
気的に接続された少なくとも１つの半導体素子と、 該半導体素子の外形に一致した開口を有し、周縁部が
上記基板に接着され気密封止するキャップと、 該キャップの開口に嵌合してキャップの隆起部表面と
ほぼ等しいの高さをもつ半導体素子の裏面と前記キャッ
プの隆起部表面とからなる平坦面に接着した放熱部材と
を有してなることを特徴とする。
本発明は半導体装置のうち、特に表面実装型パッケー
ジのキャップと放熱部材との取付構造に関する。
ジのキャップと放熱部材との取付構造に関する。
半導体装置が高集積化され、LSIの消費電力が増大す
るに伴つて、放熱部材を取付けた表面実装型パッケージ
が増加しており、このような表面実装型パッケージでは
一層の熱抵抗の低下と製造歩留の向上が要望されてい
る。
るに伴つて、放熱部材を取付けた表面実装型パッケージ
が増加しており、このような表面実装型パッケージでは
一層の熱抵抗の低下と製造歩留の向上が要望されてい
る。
表面実装型パッケージにはSOP（Small Outline Packa
ge）タイプ,QFP（Quad Flat Package）タイプ,LCC（Lea
dless Chip Carrier）タイプ,SOJ（Small Outline J−l
ead Package）タイプなどが知られており、これらに搭
載される半導体素子はフリップチップ、あるいは、タブ
（TAB;Tape Automatic Bonding）方式でボンディングさ
れた型式か、または、ガルウィング形の短いリードを有
する型式の素子である。この半導体素子はキャップに封
入して気密封止されるが、素子が高密度に形成されてい
るために放熱部材を配設することが多く、半導体素子で
発生した熱を素子裏面より放熱部材に伝導して、その表
面より放熱する構造になる。
ge）タイプ,QFP（Quad Flat Package）タイプ,LCC（Lea
dless Chip Carrier）タイプ,SOJ（Small Outline J−l
ead Package）タイプなどが知られており、これらに搭
載される半導体素子はフリップチップ、あるいは、タブ
（TAB;Tape Automatic Bonding）方式でボンディングさ
れた型式か、または、ガルウィング形の短いリードを有
する型式の素子である。この半導体素子はキャップに封
入して気密封止されるが、素子が高密度に形成されてい
るために放熱部材を配設することが多く、半導体素子で
発生した熱を素子裏面より放熱部材に伝導して、その表
面より放熱する構造になる。
そのような放熱部材を設けた表面実装型パッケージを
有する従来の半導体装置として特開昭63−73650号で提
案しているものと同様な例を第６図〜第９図に示してい
る。第６図は正面図，第７図は平面図，第８図は底面
図，第９図は断面図であり、図中の記号は共通して、10
は半導体装置,11は半導体素子,12は基板,13はキャップ,
14はヒートシンク,15は放熱フィンで、ヒートシンク14
と放熱フィン15とで放熱部材が構成されている。第９図
に示すように、半導体素子11の表面11aには多数の微小
リード19を有して、基板12の上面12aに設けた配線層17
に接続し、基板12には貫通するビヤホール18が設けられ
て、下面12bにはリード20が半田付けされている。
有する従来の半導体装置として特開昭63−73650号で提
案しているものと同様な例を第６図〜第９図に示してい
る。第６図は正面図，第７図は平面図，第８図は底面
図，第９図は断面図であり、図中の記号は共通して、10
は半導体装置,11は半導体素子,12は基板,13はキャップ,
14はヒートシンク,15は放熱フィンで、ヒートシンク14
と放熱フィン15とで放熱部材が構成されている。第９図
に示すように、半導体素子11の表面11aには多数の微小
リード19を有して、基板12の上面12aに設けた配線層17
に接続し、基板12には貫通するビヤホール18が設けられ
て、下面12bにはリード20が半田付けされている。
キャップ13は隆起部13aと周縁部13bと開口13cからな
り、この開口13cの外形寸法は半導体素子11の外形寸法
より小さい。そのために、ヒートシンクに設けた突起部
14cをキャップの開口13cに嵌合して、この突起部14cと
半導体素子11の裏面11bとの間、および、キャップ13の
隆起部13aとヒートシンク14の下面14bとの間を蝋材60
（例えば、Pb:Sn＝9:1の組成）によつて溶融接着させて
気密封止している。第10図はキャップをヒートシンクに
嵌合させる前の状態を示す斜視図で、図中の記号は第６
図〜第９図の同一部位に同一記号がつけてある。
り、この開口13cの外形寸法は半導体素子11の外形寸法
より小さい。そのために、ヒートシンクに設けた突起部
14cをキャップの開口13cに嵌合して、この突起部14cと
半導体素子11の裏面11bとの間、および、キャップ13の
隆起部13aとヒートシンク14の下面14bとの間を蝋材60
（例えば、Pb:Sn＝9:1の組成）によつて溶融接着させて
気密封止している。第10図はキャップをヒートシンクに
嵌合させる前の状態を示す斜視図で、図中の記号は第６
図〜第９図の同一部位に同一記号がつけてある。
上記のように、従来の半導体装置では、ヒートシンク
の突起部14cと半導体素子の裏面11b、および、キャップ
の隆起部13aとヒートシンクの下面14bとを蝋材60によつ
て接着して内部を気密封止して、ヒートシンクと放熱フ
ィンからなる放熱部材を取り付けてある。
の突起部14cと半導体素子の裏面11b、および、キャップ
の隆起部13aとヒートシンクの下面14bとを蝋材60によつ
て接着して内部を気密封止して、ヒートシンクと放熱フ
ィンからなる放熱部材を取り付けてある。
しかし、上記のような従来の半導体装置は、ヒートシ
ンク14を半導体素子11とキャップ13に蝋材16を溶解して
接着する際、半導体素子の裏面11cの蝋材16がキャップ1
3の隆起部13aの裏側に流れ出して、半導体素子の裏面11
cとヒートシンクの突起部14cとの間の蝋材16が不足し、
封止不良になるという問題が起こる。第11図は第９図の
左端部分を拡大した図で、第９図の同一部位に同一記号
がつけてあるが、矢印で示す部分が流れ出した蝋材16を
示すものである。
ンク14を半導体素子11とキャップ13に蝋材16を溶解して
接着する際、半導体素子の裏面11cの蝋材16がキャップ1
3の隆起部13aの裏側に流れ出して、半導体素子の裏面11
cとヒートシンクの突起部14cとの間の蝋材16が不足し、
封止不良になるという問題が起こる。第11図は第９図の
左端部分を拡大した図で、第９図の同一部位に同一記号
がつけてあるが、矢印で示す部分が流れ出した蝋材16を
示すものである。
且つ、キャップの開口13cの外形が半導体素子11の外
形より小さく、ヒートシンクの突起部14cをキャップの
開口13cに嵌合させる構造であるから、半導体素子11の
裏面11bの接触面積が小さくて熱が充分に逃げずに、熱
抵抗が高くなる欠点がある。
形より小さく、ヒートシンクの突起部14cをキャップの
開口13cに嵌合させる構造であるから、半導体素子11の
裏面11bの接触面積が小さくて熱が充分に逃げずに、熱
抵抗が高くなる欠点がある。
更に、半導体装置の動作時に、加熱のために半導体素
子11,ヒートシンク14,キャップ13が膨張すると、銅材な
どからなるヒートシンク14の熱膨張率がシリコンからな
る半導体素子やコバールからなるキャップよりも遥かに
大きく、そのため、熱膨張すると半導体素子13を下に抑
圧される状態になり、その上に、半導体素子13がキャッ
プ13によつて上方には膨張できないから、微小リード19
を圧迫し、長時間の間にその繰り返しによつて微小リー
ド19が破壊される問題が起こる。また、ヒートシンクの
突起部14cと半導体素子の裏面11cとの間隔が大きいと、
蝋材が不足して完全に密着せず、熱抵抗が高くなる問題
も生じる。
子11,ヒートシンク14,キャップ13が膨張すると、銅材な
どからなるヒートシンク14の熱膨張率がシリコンからな
る半導体素子やコバールからなるキャップよりも遥かに
大きく、そのため、熱膨張すると半導体素子13を下に抑
圧される状態になり、その上に、半導体素子13がキャッ
プ13によつて上方には膨張できないから、微小リード19
を圧迫し、長時間の間にその繰り返しによつて微小リー
ド19が破壊される問題が起こる。また、ヒートシンクの
突起部14cと半導体素子の裏面11cとの間隔が大きいと、
蝋材が不足して完全に密着せず、熱抵抗が高くなる問題
も生じる。
本発明はこれらの問題点を解消させて、熱抵抗を一層
低減させ、しかも、封止不良を減少させることを目的と
した半導体装置を提案するものである。
低減させ、しかも、封止不良を減少させることを目的と
した半導体装置を提案するものである。
その課題は、上面に配線層が設けられた基板と、 該基板上に表面が下向きに搭載され、上記配線層に電
気的に接続された少なくとも１つの半導体素子と、 該半導体素子の外形に一致した開口を有し、周縁部が
上記基板に接着され気密封止するキャップと、 該キャップの開口に嵌合してキャップの隆起部表面と
ほぼ等しい高さをもつ半導体素子の裏面とキャップの隆
起部表面とからなる平坦面に接着した放熱部材とを有す
る半導体装置によつて解決される。
気的に接続された少なくとも１つの半導体素子と、 該半導体素子の外形に一致した開口を有し、周縁部が
上記基板に接着され気密封止するキャップと、 該キャップの開口に嵌合してキャップの隆起部表面と
ほぼ等しい高さをもつ半導体素子の裏面とキャップの隆
起部表面とからなる平坦面に接着した放熱部材とを有す
る半導体装置によつて解決される。
即ち、本発明は、キャップの隆起部表面との高さがほ
ぼ等しい裏面の半導体素子を配置し、ヒートシンクに突
起部を設けることなく、キャップと半導体素子との両方
の平坦な面に蝋材で接着する。
ぼ等しい裏面の半導体素子を配置し、ヒートシンクに突
起部を設けることなく、キャップと半導体素子との両方
の平坦な面に蝋材で接着する。
そうすれば、半導体素子の裏面全面にヒートシンクが
接着して放熱性が向上し、また、平坦な面での封止であ
るから蝋材が流れ出ることも少なく、且つ、平坦面であ
るから接着面の目視が容易になつて、封止不良を減少さ
せることができる。更に、動作時に加熱が繰り返えされ
ても、キャップによる抑圧力が余りかからず、そのた
め、微小リードの破壊も減少する。
接着して放熱性が向上し、また、平坦な面での封止であ
るから蝋材が流れ出ることも少なく、且つ、平坦面であ
るから接着面の目視が容易になつて、封止不良を減少さ
せることができる。更に、動作時に加熱が繰り返えされ
ても、キャップによる抑圧力が余りかからず、そのた
め、微小リードの破壊も減少する。
以下に図面を参照して実施例によつて詳細に説明す
る。
る。
第１図は本発明にかかる半導体装置の実施例Ｉの断面
図を示し、第２図に第１図の左端部分を拡大した図を示
しており、図中の記号30は半導体装置,31はシリコンよ
りなる半導体素子,32は例えばアルミナセラミックより
なる基板,33はコバールなどよりなるキャップ,34は例え
ばAlSi合金よりなるヒートシンク,35は例えばAlよりな
る放熱フィンで、ヒートシンク34には突起部がなく、ヒ
ートシンク34の裏面34bは平坦面である。且つ、従来の
構造と同じく、半導体素子31の表面31aには多数の微小
リード39を有し、これは基板32の上面32aに設けた配線
層37に接続して、更に、基板32のビヤホール38を通し
て、下面32bのリード40に接続している。なお、この接
続配線はポリイミドなどよりなる絶縁層を層間絶縁層に
用いた多層配線層にしてもよい。
図を示し、第２図に第１図の左端部分を拡大した図を示
しており、図中の記号30は半導体装置,31はシリコンよ
りなる半導体素子,32は例えばアルミナセラミックより
なる基板,33はコバールなどよりなるキャップ,34は例え
ばAlSi合金よりなるヒートシンク,35は例えばAlよりな
る放熱フィンで、ヒートシンク34には突起部がなく、ヒ
ートシンク34の裏面34bは平坦面である。且つ、従来の
構造と同じく、半導体素子31の表面31aには多数の微小
リード39を有し、これは基板32の上面32aに設けた配線
層37に接続して、更に、基板32のビヤホール38を通し
て、下面32bのリード40に接続している。なお、この接
続配線はポリイミドなどよりなる絶縁層を層間絶縁層に
用いた多層配線層にしてもよい。
キャップ33も従来と同様に隆起部33aと周縁部33bと開
口33cからなり、この開口33cの外形寸法は半導体素子31
の外形寸法に等しくしてある。例えば、半導体素子は一
辺が16mmの正方形，ヒートシンク34は一辺が約20mmの正
方形の角を円くしたものである。従って、半導体素子31
をボンディングした後、キャップ33の周縁部33bを基板3
2に接着すると、半導体素子31の外形とキャップの開口3
3cが一致し、半導体素子31の裏面31bがキャップの開口3
3cに表出して、キャップ33の隆起部33aの表面と半導体
素子31の裏面31bとが平坦面を形成する。
口33cからなり、この開口33cの外形寸法は半導体素子31
の外形寸法に等しくしてある。例えば、半導体素子は一
辺が16mmの正方形，ヒートシンク34は一辺が約20mmの正
方形の角を円くしたものである。従って、半導体素子31
をボンディングした後、キャップ33の周縁部33bを基板3
2に接着すると、半導体素子31の外形とキャップの開口3
3cが一致し、半導体素子31の裏面31bがキャップの開口3
3cに表出して、キャップ33の隆起部33aの表面と半導体
素子31の裏面31bとが平坦面を形成する。
次いで、ヒートシンク34の下面34bと上記のキャップ3
3の隆起部33a表面と半導体素子31の裏面31bからなる平
坦面との間を蝋材60によつて溶融接着して気密封止す
る。その溶融接着法は、例えば、シート状のものを挟ん
でおき、熱溶融させて接着する。なお、この実施例Ｉの
正面図，平面図，底面図は従来の第６図〜第８図に示す
構造と同じである。また、第３図はキャップとヒートシ
ンクを接着させる前の状態を示す斜視図で、図中の記号
は第１図，第２図と同一記号がつけてある。
3の隆起部33a表面と半導体素子31の裏面31bからなる平
坦面との間を蝋材60によつて溶融接着して気密封止す
る。その溶融接着法は、例えば、シート状のものを挟ん
でおき、熱溶融させて接着する。なお、この実施例Ｉの
正面図，平面図，底面図は従来の第６図〜第８図に示す
構造と同じである。また、第３図はキャップとヒートシ
ンクを接着させる前の状態を示す斜視図で、図中の記号
は第１図，第２図と同一記号がつけてある。
このような構造にすれば、半導体素子31の裏面31b全
体がヒートシンク34の下面34bに平坦面で接着して放熱
性が向上し、且つ、蝋材36の流出も少なく、平坦な接着
面は目視できて、封止不良を減少させることができる。
更に、動作時に加熱が繰り返えされても、半導体素子が
キャップと同一高さであるから半導体素子31への抑圧力
が小さく、微小リード39の破壊も減少する。
体がヒートシンク34の下面34bに平坦面で接着して放熱
性が向上し、且つ、蝋材36の流出も少なく、平坦な接着
面は目視できて、封止不良を減少させることができる。
更に、動作時に加熱が繰り返えされても、半導体素子が
キャップと同一高さであるから半導体素子31への抑圧力
が小さく、微小リード39の破壊も減少する。
次に、第４図は本発明にかかる半導体装置の実施例II
を示す図で、第４図（ａ）は断面図，第４図（ｂ）はキ
ャップの平面図を示し、図中の記号50は半導体装置,51
1,512,513は半導体素子,52は基板,53はキャップ,54はヒ
ートシンク,55は放熱フィン,56は蝋材,60はリードで、
同図（ｂ）に示すようにキャップ53には６つの開口53c1
〜53c6が設けられ、６つの半導体素子が封入される例で
ある。第１図の例と同様に、ヒートシンク54の裏面34b
は平坦面で、キャップ53の開口53c1〜53c6の外形寸法は
半導体素子の外形寸法に等しく、キャップ53を基板52に
周縁部53bで接着すると、半導体素子の外形とキャップ
の開口が一致してキャップの隆起部53a表面と半導体素
子の裏面が平坦面になり、そこにヒートシンク54を蝋材
56によつて溶融接着させて気密封止するものである。
を示す図で、第４図（ａ）は断面図，第４図（ｂ）はキ
ャップの平面図を示し、図中の記号50は半導体装置,51
1,512,513は半導体素子,52は基板,53はキャップ,54はヒ
ートシンク,55は放熱フィン,56は蝋材,60はリードで、
同図（ｂ）に示すようにキャップ53には６つの開口53c1
〜53c6が設けられ、６つの半導体素子が封入される例で
ある。第１図の例と同様に、ヒートシンク54の裏面34b
は平坦面で、キャップ53の開口53c1〜53c6の外形寸法は
半導体素子の外形寸法に等しく、キャップ53を基板52に
周縁部53bで接着すると、半導体素子の外形とキャップ
の開口が一致してキャップの隆起部53a表面と半導体素
子の裏面が平坦面になり、そこにヒートシンク54を蝋材
56によつて溶融接着させて気密封止するものである。
次に、第５図は本発明にかかる半導体装置の実施例II
Iを示す図で、図中の記号70は半導体装置,71は半導体素
子,72は基板,73はキャップ,74はヒートシンク,75は放熱
フィン,76は蝋材,77は配線層,80はリード,73cはキャッ
プの開口,73bはキャップの周縁部,73aはキャップの隆起
部で、本例は放熱フィンを櫛形にした以外は第１図に示
す実施例Ｉの構造と同じであり、同様に平坦面でヒート
シンク74を蝋材76で接着している。
Iを示す図で、図中の記号70は半導体装置,71は半導体素
子,72は基板,73はキャップ,74はヒートシンク,75は放熱
フィン,76は蝋材,77は配線層,80はリード,73cはキャッ
プの開口,73bはキャップの周縁部,73aはキャップの隆起
部で、本例は放熱フィンを櫛形にした以外は第１図に示
す実施例Ｉの構造と同じであり、同様に平坦面でヒート
シンク74を蝋材76で接着している。
これらの第４図，第５図に示す実施例も実施例Ｉと同
様に封止不良を改善して、放熱性を良くすることができ
る。
様に封止不良を改善して、放熱性を良くすることができ
る。
且つ、本発明における基板32,52,72にはアルミナセラ
ミック以外に窒化アルミニウム，ムライトなどのセラミ
ックも用いられ、ヒートシンク34,54,74にはCuW合金な
ど、放熱フィン35,55,75にはCuなども使用される。
ミック以外に窒化アルミニウム，ムライトなどのセラミ
ックも用いられ、ヒートシンク34,54,74にはCuW合金な
ど、放熱フィン35,55,75にはCuなども使用される。
以上の説明から明らかなように、本発明にかかる半導
体装置によれば、放熱性が改善されて熱抵抗が約20％程
度低下し、封止不良が減少して製造歩留が向上し、且
つ、微小リードの断線が低減できて高品質化する効果が
得られるものである。
体装置によれば、放熱性が改善されて熱抵抗が約20％程
度低下し、封止不良が減少して製造歩留が向上し、且
つ、微小リードの断線が低減できて高品質化する効果が
得られるものである。
第１図は本発明にかかる半導体装置の実施例Ｉの断面
図、 第２図は第１図の左端部分を拡大した図、 第３図はキャップとヒートシンクを接着させる前の状態
を示す斜視図、 第４図は本発明にかかる半導体装置の実施例IIを示す
図、 第５図は本発明にかかる半導体装置の実施例IIIの断面
図、 第６図は従来の半導体装置の正面図、 第７図は従来の半導体装置の平面図、 第８図は従来の半導体装置の底面図、 第９図は従来の半導体装置の断面図、 第10図はキャップとヒートシンクを嵌合させる前の状態
を示す斜視図、 第11図は第９図の左端部分を拡大した図である。 図において、30 ，50，70は半導体装置、 31,511,512,513,71は半導体素子、 32,52,72は基板、 33,53,73はキャップ、 34,54,74はヒートシンク、 35,55,75は放熱フィン、 36,56,76は蝋材、 37,57,77は配線層、 40,60,80はリード、 31b,71bは半導体素子の裏面、 33a,53a,73aはキャップの隆起部、 33b,53b,73bはキャップの周縁部、 33c,53c1〜53c6,73cはキャップの開口 を示している。
図、 第２図は第１図の左端部分を拡大した図、 第３図はキャップとヒートシンクを接着させる前の状態
を示す斜視図、 第４図は本発明にかかる半導体装置の実施例IIを示す
図、 第５図は本発明にかかる半導体装置の実施例IIIの断面
図、 第６図は従来の半導体装置の正面図、 第７図は従来の半導体装置の平面図、 第８図は従来の半導体装置の底面図、 第９図は従来の半導体装置の断面図、 第10図はキャップとヒートシンクを嵌合させる前の状態
を示す斜視図、 第11図は第９図の左端部分を拡大した図である。 図において、30 ，50，70は半導体装置、 31,511,512,513,71は半導体素子、 32,52,72は基板、 33,53,73はキャップ、 34,54,74はヒートシンク、 35,55,75は放熱フィン、 36,56,76は蝋材、 37,57,77は配線層、 40,60,80はリード、 31b,71bは半導体素子の裏面、 33a,53a,73aはキャップの隆起部、 33b,53b,73bはキャップの周縁部、 33c,53c1〜53c6,73cはキャップの開口 を示している。
フロントページの続き (72)発明者 原田 茂樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−225656（ＪＰ，Ａ) 特開 昭60−213048（ＪＰ，Ａ) 特開 昭63−80553（ＪＰ，Ａ) 特開 昭63−73650（ＪＰ，Ａ) 特開 昭58−92241（ＪＰ，Ａ)
Claims (1)
- 【請求項１】上面に配線層（37）が設けられた基板（3
2）と、 該基板上に表面が下向きに搭載され、上記配線層に電気
的に接続された少なくとも１つの半導体素子（31）と、 該半導体素子の外形に一致した開口（33c）を有し、周
縁部（33b）が上記基板に接着され気密封止するキャッ
プ（33）と、 該キャップの開口に嵌合してキャップの隆起部（33a）
表面とほぼ等しいの高さをもつ半導体素子の裏面（31
b）と前記キャップの隆起部（33a）表面とからなる平坦
面に接着した放熱部材（34,35）とを有してなることを
特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032339A JP2615972B2 (ja) | 1989-02-10 | 1989-02-10 | 半導体装置 |
| DE69018846T DE69018846T2 (de) | 1989-02-10 | 1990-02-08 | Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben. |
| EP90102464A EP0382203B1 (en) | 1989-02-10 | 1990-02-08 | Ceramic package type semiconductor device and method of assembling the same |
| US07/477,404 US5055914A (en) | 1989-02-10 | 1990-02-09 | Ceramic package type semiconductor device and method of assembling the same |
| KR1019900001629A KR940001283B1 (ko) | 1989-02-10 | 1990-02-10 | 세라믹팩형 반도체 장치 및 그의 조립방법 |
| US07/698,030 US5081067A (en) | 1989-02-10 | 1991-05-10 | Ceramic package type semiconductor device and method of assembling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032339A JP2615972B2 (ja) | 1989-02-10 | 1989-02-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02211656A JPH02211656A (ja) | 1990-08-22 |
| JP2615972B2 true JP2615972B2 (ja) | 1997-06-04 |
Family
ID=12356193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1032339A Expired - Fee Related JP2615972B2 (ja) | 1989-02-10 | 1989-02-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615972B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7367352B2 (ja) * | 2019-06-24 | 2023-10-24 | 富士電機株式会社 | 半導体モジュール、車両、および半導体モジュールの製造方法 |
-
1989
- 1989-02-10 JP JP1032339A patent/JP2615972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02211656A (ja) | 1990-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001283B1 (ko) | 세라믹팩형 반도체 장치 및 그의 조립방법 | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US5687474A (en) | Method of assembling and cooling a package structure with accessible chip | |
| US5650662A (en) | Direct bonded heat spreader | |
| JPH0777247B2 (ja) | 半導体装置の製造方法 | |
| US6239486B1 (en) | Semiconductor device having cap | |
| JPH0541471A (ja) | 半導体集積回路装置 | |
| JP2615972B2 (ja) | 半導体装置 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| AU661846B2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH0897336A (ja) | 半導体装置 | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JPS6220701B2 (ja) | ||
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP3110862B2 (ja) | 半導体装置 | |
| JPH0393259A (ja) | 半導体装置 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPS61150250A (ja) | 半導体装置 | |
| JP2001085581A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPH04107958A (ja) | 半導体パッケージ | |
| JPS63211657A (ja) | 半導体装置 | |
| JP2806345B2 (ja) | マルチチップモジュール | |
| JPH03292761A (ja) | チップキャリヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |