KR870003564A - 전자장치 - Google Patents

전자장치 Download PDF

Info

Publication number
KR870003564A
KR870003564A KR1019860007326A KR860007326A KR870003564A KR 870003564 A KR870003564 A KR 870003564A KR 1019860007326 A KR1019860007326 A KR 1019860007326A KR 860007326 A KR860007326 A KR 860007326A KR 870003564 A KR870003564 A KR 870003564A
Authority
KR
South Korea
Prior art keywords
electronic device
support means
adhesive
chip
cap
Prior art date
Application number
KR1019860007326A
Other languages
English (en)
Inventor
도미오 야마다
아끼오 호시
히데마사 가기이
가즈오 야마자끼
Original Assignee
미따 가쯔시게
가부시끼가이샤 히다찌 세이사꾸쇼
스즈끼 진이찌로
히다찌도오부세미콘덕터 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따 가쯔시게, 가부시끼가이샤 히다찌 세이사꾸쇼, 스즈끼 진이찌로, 히다찌도오부세미콘덕터 가부시끼가이샤 filed Critical 미따 가쯔시게
Publication of KR870003564A publication Critical patent/KR870003564A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

내용 없음

Description

전자장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1을 나타낸 세라믹 패케이지의 일부 단면도.
제4도는 본 발명의 실시예 2를 나타낸 세라믹 패캐에지의 일부 단면도.
제6도는 본 발명의 실시에 3를 나타낸 세라믹 패케이지의 일부 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 세라믹 베이스 2 : 캐(cap)
3 : 홈 4 : 케비티(cavity)
5 ; 접착재 6 : 전자소자(반도체치)
7 : 요부(블로우 홈 : blow hole) 8, 12, 17 : 돌기
10,16 : 리이드(lead) 11 ;금속세선
20 : 블로우 홈 진입 저지부재 100 : 세라믹 패케이지
101 : 제1리이드부 102 : 제리이드부

Claims (20)

  1. 반도체 칩을 지지하기 위한 칩지지수단과 상기 칩지지수단에 장착된 반도체 칩과 각각 그 둘레가 상기 칩지지수단에 둘러쌓인 제1리이드부와 상기 제1리이드부에 연속하고 그리고 상기 칩수단 상에 노출하여 상기 반도체 칩의 둘레에 배열된 제2리이드부를 갖는 상기 칩지개수단에 형성된 복수의 리이드와 상기 복수의 제2리이드부와 상기 반도체 칩을 전기적으로 접속하는 복수의 와이어와 그리고 상기 반도체칩, 상기 복수의 와이어와 상기 복수의 제2리이드, 를 외부 분위기로부터 밀봉되어 공간에 배치하기 위하여 상기 반도체칩의 둘렐를 둘러쌓도록 상기 칩지지수단 상에 형성된 접착재를 사용하여 접착된 캡으로 구성하고 있고, 상기 공간내의 기체의 체적이 팽창함을 방지하기 위한 체적 팽창지지수단이 상기 접착재가 접착된 밀봉부에 형성되어 있음을 특징으로 하는 전자장치.
  2. 제1항에 있어서, 상기 공간내의 기체의 체격 팽창은 상기 칩지지수단과 상기 캡을 상기 접착로 접착할 때의 밀봉 공정에서 발생함을 특징으로 하는 전자장치.
  3. 제1항에 있어서, 상기 공간내의 기체의 체적 팽창은 상기 접착재의 융점이상의 온도로 상기 접착재를 용융시킴에 기인하여 발생함을 특징으로 하는 전자장치.
  4. 제1항에 있어서, 상기 체적팽창 지지수단은 상기 밀봉부내에 상기 밀봉부에 따르도록 연속하여 형성됨을 특징으로 하는 전자장치.
  5. 제1항에 있어서, 상기 체적팽창 지지수단은, 상기 밀봉부내에서 상기 밀봉부에 따르도록 단속적으로 형성을 특징으로 하는 전자장치.
  6. 제1항에 있어서, 상기 체적팽창 지지수단은, 상기 접착재의 두께를 상기 밀봉부에서 변화시킴으로써 구성됨을 특징으로 하는 전자장치.
  7. 제1항에 있어서, 상기 체적 팽창 지지수단은, 상기 접착재의 두께를 상기 밀봉부에서 부분적으로 얇게 함으로써 구성됨을 특징으로 하는 전자장치.
  8. 제7항에 있어서, 상기 칩지지수단과 상기 캡과의 적어도 한쪽의 상기 접착재와 접하는 접촉부는 돈기부를 갖고 있으며, 상기 돈기부와 상기 접착재내에 개입됨으로써 상기 접착재의 두께를 얇게 함을 특징으로하는 전자장치.
  9. 제8항에 있어서, 상기 돈기부가 상기 칩지지수단의 상기 접촉부에 형성되어 있음을 특징으로 하는 전자장치.
  10. 제8항에 있어서, 상기 돈기부가 상기 캡의 상기 접촉부에 형성되어 있음을 특징으로 하는 전자장치.
  11. 제8항에 있어서, 상기 돌기부가 칩 지지수단 및 상기 캡의 각각의 상기 접촉부에 형성되어 있음을 특징으로 하는 전자장치.
  12. 제8항에 있어서, 상기 접착제의 두께가 얇은 부분, 상기 캡의 상기 접촉면에 형성된 돈기부와 상기 칩지지수단의 상기 접촉면에 형성된 홈부로써 구성되어 있음을 특징으로 하는 전자장치.
  13. 제8항에 있어서, 상기 칩지지수단 또는 캡의 적어도 한쪽의 상기 접촉면에 복수열 형성되어 있음을 특징으로 하는 전자장치.
  14. 제8항에 있어서, 상기 돌기부는 상기 밀봉부에 따라서 루프상으로 연속하여 형성되어 있음을 특징으로 하는 전자장치.
  15. 제8항에 있어서, 상기 돌기부는 상기 밀봉부에 따라서 루프상으로 단속적으로 형성되어 있음을 특징으로 하는 전자장치.
  16. 제8항에 있어서, 상기 돌기부는 디디돌 형상으로 배치되어 있음을 특징으로 하는 전자장치.
  17. 제8항에 있어서, 상기 돌기부의 단면 형상은, 3각형, 4각형, 사다리꼴형, 반원형 중에서 선택된 하나의 형상임을 특징으로 하는 전자장치.
  18. 제8항에 있어서, 상기 돌기부는 반원구형상으로서, 상기 밀봉부에 따라서 디딤돌 형상으로 배치되어 있음을 특징으로하는 전자장치.
  19. 제1항에 있어서, 상기 칩지지수단과 상기 캡은 세라믹으로 형성되고, 상기 접착재는 유리임을 특징으로 하는 전자장치.
  20. 제1항에 있어서, 상기 칩지지수단은 세라믹으로 형성되고, 상기 캡은 금속으로 형성되고, 상기 접착재는 금속납재임을 특징으로 하는 전자장치.
    ※ 참고사항 ; 최초출원 내용에 의하여 공개하는 것임.
KR1019860007326A 1985-09-02 1986-09-02 전자장치 KR870003564A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19195285 1985-09-02
JP60-191952 1985-09-02

Publications (1)

Publication Number Publication Date
KR870003564A true KR870003564A (ko) 1987-04-18

Family

ID=16283183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007326A KR870003564A (ko) 1985-09-02 1986-09-02 전자장치

Country Status (2)

Country Link
JP (1) JPS62149155A (ko)
KR (1) KR870003564A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151773A (en) * 1990-03-30 1992-09-29 Hitachi, Ltd. Electronic circuit apparatus comprising a structure for sealing an electronic circuit
JP2006224193A (ja) * 2005-02-15 2006-08-31 Olympus Corp 電子装置及び電子装置の製造方法
JP4816050B2 (ja) * 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
WO2008023826A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
US9034729B2 (en) 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
WO2008023827A1 (fr) 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur
JP4856014B2 (ja) * 2007-06-28 2012-01-18 三菱電機株式会社 回路モジュールとその製造方法
JP5047077B2 (ja) * 2008-06-30 2012-10-10 富士フイルム株式会社 固体撮像装置の製造方法
JP5277755B2 (ja) 2008-07-01 2013-08-28 オムロン株式会社 電子部品
JP5982972B2 (ja) * 2012-04-10 2016-08-31 日本電気株式会社 真空パッケージ、センサ、および真空パッケージの製造方法
WO2013172443A1 (ja) * 2012-05-18 2013-11-21 株式会社村田製作所 電子部品及びその製造方法
JP2014179405A (ja) * 2013-03-14 2014-09-25 Seiko Epson Corp 接合体、接合体の製造方法、センサーデバイス、電子機器、および移動体
JP2015041654A (ja) * 2013-08-21 2015-03-02 株式会社島津製作所 パッケージ及び光検出センサ
JP2016069265A (ja) * 2014-09-29 2016-05-09 日本碍子株式会社 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
JP2018148137A (ja) * 2017-03-08 2018-09-20 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法、電子モジュール、電子機器および移動体
JP2022125775A (ja) * 2021-02-17 2022-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
JPS62149155A (ja) 1987-07-03

Similar Documents

Publication Publication Date Title
KR870003564A (ko) 전자장치
KR930003335A (ko) 반도체 칩모듈 및 그 제조방법
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
KR830004676A (ko) 회로 패키지들의 제조방법
KR950024313A (ko) 고 열방출용 반도체 패키지
KR950001998A (ko) 소형 다이 패드를 갖고 있는 반도체 디바이스 및 이의 제조 방법
KR880005684A (ko) 반도체장치
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
KR960005972A (ko) 수지 밀폐형 반도체 장치 및 그 제조 방법
US3337678A (en) Sealed microminiature electronic package
KR900019205A (ko) 반도체장치 및 그 제조방법
KR880006773A (ko) 반도체패키지
KR970060459A (ko) 기판 상에 반도체 칩을 고정하는 방법과 그의 구조
KR970053677A (ko) 히트싱크가 부착된 컬럼형 패키지
KR960019675A (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
KR940002773Y1 (ko) 다이접착에 적합한 리드프레임 구조
KR960012436A (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JPS6129155A (ja) 半導体装置
KR910020861A (ko) 배선리이드(lead)지지 안정성과 밀봉시일(hermetic sealing)성이 우수한 반도체 패키지
KR930017160A (ko) 반도체 패키지
KR870004506A (ko) 표면 패케이징용(Packaging)반도체 패케이지
GB1458846A (en) Semiconductor packages
KR100199280B1 (ko) 기밀성이 향상된 모듈 케이스 및 이를 채용한 전력반도체모듈
RU1683447C (ru) Микросборка
KR970072338A (ko) 리드프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application