KR100378278B1 - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR100378278B1
KR100378278B1 KR10-2000-0021822A KR20000021822A KR100378278B1 KR 100378278 B1 KR100378278 B1 KR 100378278B1 KR 20000021822 A KR20000021822 A KR 20000021822A KR 100378278 B1 KR100378278 B1 KR 100378278B1
Authority
KR
South Korea
Prior art keywords
substrate
board
electronic component
wire
electrode portions
Prior art date
Application number
KR10-2000-0021822A
Other languages
English (en)
Other versions
KR20010014818A (ko
Inventor
효도하루오
기무라다께오
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR20010014818A publication Critical patent/KR20010014818A/ko
Application granted granted Critical
Publication of KR100378278B1 publication Critical patent/KR100378278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fuses (AREA)

Abstract

발화, 발연, 변색, 변형되지 않는 과전류 보호 장치에도 적합한, 중공 형상 패키지를 염가로 대량 생산할 수 있는 제조 방법을 제공한다.
다수의 소자 탑재부(50)를 갖는 큰 기판(21)을 준비한다. 기판(21) 표면에는 전극부(25, 26)를 갖는다. 전극부(25, 26) 사이를 금속 세선(27)으로 접속하여 퓨즈 소자로 한다. 소자 탑재부(50)의 주위는 기둥부(41)로 둘러싸여 오목부(24)를 형성하고, 금속 세선(27)을 수납한다. 오목부(24)를 밀폐하도록 그 상부를 덮개(31)로 기밀 밀봉한 후, 각 소자 탑재부(50)마다 덮개(31)와 기판(21)을 일괄하여 절단하고, 개개의 전자 부품을 얻는다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 과전류 보호 장치에도 이용하는데 적합한 중공(中空) 형상의 패키지로 이루어진 전자 부품의 제조 방법과, 과전류 보호 장치를 수납한 전자 부품에 관한 것이다.
전자 기기에 있어서, 탑재한 각종 전자 부품에 과대한 전류가 흐르는 경우나, 전원을 역접속한 경우 등에, 상기 전자 부품을 파괴로부터 보호하기 위한 과전류 보호 장치를 탑재하는 것이 많다. 과전류 보호 장치로서는, 상기 전자 부품이 파괴되기 직전의 전류가 흘렀을 때에 용단되는 퓨즈 소자가 일반적이고, 오래 전에는 유리관 내에 밀봉한 것이나, 예를 들면 일본 실개소57-46615호에 기재된 바와 같은 수지 밀봉형의 것이 있다.
도 9는 수지 밀봉형의 과전류 보호 장치를 나타낸 것이다. 쌍을 이루는 리드(1,2)에 걸쳐 금, 은 등으로 이루어지는 금속 세선(3)을 와이어 본딩에 의해 접속하고, 주위를 불연성의 수지(4), 예를 들면 실리콘 수지 등으로 몰드한 구조를 갖고 있다. 금속 세선(3)은 예를 들면 30㎛의 직경을 갖고 있고, 금속 세선(3)의 직경과 용단(溶斷) 전류 사이에 규칙성이 있는 것을 이용하여 퓨즈 소자로 한 것이다.
그러나, 불연성이라고는 해도, 금속 세선(3)이 용단될 때의 발열에 의해, 수지(4)가 발화, 발연, 또는 변색된다고 하는 결점이 있었다. 기기를 보호하여야 할소자가 발화하면, 기기 자체에 영향을 주게 되어, 그 신뢰성이 손상된다.
또한, 최근의 휴대 전화 등, 휴대성을 구비하고 또한 충전지 구동을 행하는 전자 기기에서는, 충전 시에 있어서의 전원의 역접속에도 대책을 마련할 필요가 있고, 이와 같은 경우에 있어서 과전류 보호 소자가 필수로 되지만, 종래의 소자로서는 경박단소화(輕搏短小化)를 만족하는 것이 없어, 전자 기기의 대형화를 초래한다고 하는 결점이 있었다.
본 발명은 상술한 각 사정을 감안하여 이루어진 것으로, 서로 대향하는 제1 및 제2 주요면(主面)을 갖는 기판; 상기 기판의 제1 주요면측에 형성하는 적어도 한쌍의 전극부; 상기 한쌍의 전극부 사이에 접속되는 퓨즈 소자; 상기 퓨즈 소자를 중공 기밀(中空 氣密)하는 덮개; 및 상기 기판의 제2 주요면에 형성되고 상기 한쌍의 전극의 각각에 전기적으로 접속되는 외부 접속 단자를 포함하는 것을 특징으로 하는 것이다.
도 1의 (a) 및 (b)는 본 발명을 설명하기 위한 사시도.
도 2의 (a) 및 (b)는 본 발명을 설명하기 위한 사시도.
도 3의 (a) 및 (b)는 본 발명을 설명하기 위한 사시도.
도 4의 (a) 및 (b)는 본 발명을 설명하기 위한 단면도 및 평면도.
도 5의 (a) 및 (b)는 본 발명을 설명하기 위한 사시도.
도 6의 (a) 및 (b)는 본 발명을 설명하기 위한 사시도.
도 7의 (a) 및 (b)는 본 발명을 설명하기 위한 사시도.
도 8의 (a) 및 (b)는 본 발명을 설명하기 위한 단면도 및 평면도.
도 9는 종래예를 설명하기 위한 사시도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 기판
23 : 측부
24 : 오목부
25, 26 : 전극부
27 : 금속 세선
31 : 덮개
(제1 실시예)
도 1 및 도 2는 본 발명의 제1 실시예를 설명하기 위한 도면이다.
제1 공정: 도 1의 (a) 참조
우선, 큰(大判) 기판(21)을 준비한다. 기판(21)의 제1 주요면(主面)(22a)에는 다수조의 전극부(25, 26)가 묘화되어 있다. 기판(21) 상에, 메시(網目)의 눈 부분에 한쌍의 전극부(25, 26)를 각각 노출하는 관통 구멍(40)을 설치한 제2 기판(21b)을 고착하여, 각 관통 구멍(40) 부분에 오목부(24)를 형성한다. 각 오목부(24)와 그 주위를 둘러싸는 제2 기판(21b)의 기둥부(41)의 일부가 소자 탑재부(50)를 구성하게 된다. 각 소자 탑재부(50)는 등간격으로 종횡으로 배치되어 있다.
이와 같은 기판(21)을 준비한 후, 각 오목부(24)마다 전극부(25, 26) 사이에 금속 세선(27)을 와이어 본딩하여, 퓨즈 소자를 형성한다. 또한, 와이어 본딩한 후에 제2 기판(21b)을 붙이는 순서여도 좋다. 또한, 기판(21)과 제2 기판(21b)이 미리 일체화한 것이여도 좋다.
제2 공정: 도 1의 (b) 참조
제2 기판(21b) 상에 1장의 판형의 덮개(3l)를 접착하여, 복수의 오목부(24)를 공통의 덮개(31)로 밀폐한다. 각 오목부(24)의 내부는 기밀 공간으로 되어, 각 퓨즈 소자는 상기 기밀 공간 내에 밀봉된다. 접착에는 에폭시계나 유리계의 접착제를 이용한다.
제4 공정: 도 2의 (a) 참조
그리고, 기판(21) 표면에 형성한 정합 마크를 기준으로 하여, 각 탑재부(50)마다 분할하여 도 2의 (b)에 도시한 바와 같은 개별의 장치를 얻는다. 분할에는 다이싱블레이드(42)를 이용하고, 기판(21)의 이면측[제2 주요면(22b)측]에 다이싱 시트를 접착하고, 기판(21)과 제2 기판(21b)을 다이싱 라인(43)에 따라서 종횡으로 절단한다. 이것에 의해, 제2 기판(21b)의 기둥부(41)가 측부(23)를 형성한다.
(제2 실시예)
도 3은 상기 퓨즈 소자를 수납하는 경우의, 제2 실시예를 나타낸 것이다.
제1 공정: 도 3의 (a) 참조
다수의 탑재부(50)를 갖는 평판형의 기판(21)을 준비한다. 기판(21)의 제1주요면(22a)에는 다수조의 전극부(25, 26)가 묘화되어 있다. 전극부(25, 26)의 주위가 각 소자 탑재부(50)를 구성하게 된다. 또한, 각 소자 탑재부(50)는 등간격으로 종횡으로 배치되어 있다.
이와 같은 기판(21)을 준비한 후, 각 오목부(24)마다, 전극부(25, 26) 사이에 금속 세선(27)을 와이어 본딩하여, 퓨즈 소자를 형성한다.
제2 공정: 도 3의 (b) 참조
각 탑재부(50)에 대응하는 다수의 오목부(24)를 갖는 덮개(31)를 준비하고, 덮개(31)의 기둥부(41)를 기판(21) 표면에 붙인다. 각 오목부(24)의 내부는 기밀 공간으로 되어, 각 퓨즈 소자는 상기 기밀 공간 내에 밀봉된다.
제3 공정: 도시하지 않음
제1 실시예와 마찬가지로, 덮개(31)와 기판(21)을 다이싱· 분할하여 개개의 전자 부품을 형성한다.
이러한 수법은, 다수개의 장치를 통합하여 제조하므로, 개개로 패키징하는 경우와 비교하여, 공정이 간소하고 또한 패키지 사이즈를 작게 할 수 있는 것이다.
도 4의 (a) 및 (b)는 상기 제1 실시예에 의해 제조된 과전류 보호 장치를 나타내는 단면도 및 평면도이다.
도면 중, 참조 번호 21은 세라믹이나 유리 에폭시 등의 절연 재료로 이루어지는 기판을 나타낸다. 250∼350㎛의 판두께와, 평면에서 보아 [도 4의 (b)와 같이 관측하여] 긴변×짧은변이 1.5㎜×2.5㎜ 정도의 직사각형 형상을 갖고 있다. 기판(21)은 표면측에 제1 주요면(22a)을, 이면측에 제2 주요면(22b)을 각각 구비한다. 참조 번호 23은 기판(21)의 외주 근방을 높이 0.4㎜, 폭이 0.5㎜ 정도로 둘러싸도록 설치된 환형의 측부이고, 측부(23)에 의해 기판(21)의 중앙 부분을 오목하게 한 오목부(24)를 형성하고 있다. 측부(23)는 기둥부(41)를 대략 중앙에서 절단함으로써 얻어지고 있다. 기판(2l)과 측부(23)는, 각각 별개로 형성된 부재를 접착제(51)로 고착한 것이다. 기판(21)과 측부(23)가 미리 일체화한 것이어도 좋다. 또한, 제2 실시예에서 제조된 전자 부품에서는, 덮개(31)와 측부(23)가 일체화한다.
기판(21)의 제1 주요면(22a)의 표면에는 금 도금 등의 도전 패턴에 의해 전극부(25, 26)가 형성되어 있다. 전극부(25, 26) 사이에는 예를 들면 직경이 30㎛의 금속 세선(27)이 와이어 본드에 의해 접착되어 있다. 금속 세선(27)은 순도 99.99%의 금선이나, 땜납의 세선 등으로 이루어지며, 전극부(25)에 제1 본드가 도포되어 오목부(24)의 높이에 들어갈 수 있는 높이의 와이어 루프로 전극부(26)에 제2 본딩된다.
기판(21)의 제2 주요면(22b)의 표면에는 금 도금 등의 도전 패턴에 의해 외부 접속 단자(28, 29)가 형성되어 있다. 전극부(25, 26)의 하부에는 기판(21)을 더욱 관통하는 비아 홀(30)이 설치된다. 비아 홀(30)의 내부는 텅스텐 등의 도전 재료에 의해서 매설되어 있고, 전극부(25)를 외부 접속 단자(28)에, 전극부(26)를 외부 접속 단자(29)에 각각 전기적으로 접속한다. 외부 접속 단자(28, 29)는 그 단부가 기판(21)의 단부로부터 0.1∼0.2㎜ 정도 후퇴되어 있다. 또한, 금속 세선(27)은, 각각 전극부(25, 26)의 비아 홀(30)의 바로 윗쪽에 접속되어 있는 것이 바람직하다.
측부(23)의 표면에는, 오목부(24) 내부를 밀폐 공간으로 하도록 판두께가 0.15∼0.25㎜ 정도의 세라믹판으로 이루어지는 덮개(31)가 접착제(51)에 의해 접착 고정되어 있다. 이것에 의해 금속 세선(27)은 기밀 공간 내에 완전히 수납된다. 또한, 덮개(31) 측에 측부(23)가 일체화된 형태여도 좋다.
상기한 과전류 보호 장치는 실장 기판 상의 전극 패턴에 대해 외부 접속 전극(28, 29)을 대향 접착하도록 하여 실장된다. 외부 접속 단자(28, 29) 사이에 정격 이상의 과전류가 흘렀을 때, 상기 과전류는 금속 세선(27)에 흘러 금속 세선(27)의 고유 저항에 의해 급격한 온도 상승을 가져온다. 이 발열에 의해, 금속 세선(27)이 용단하여 과전류에 대한 보호 기능을 완수한다. 상기한 직경 30㎛의 금(Au)선이면, 용단 전류는 약 4A(1∼5초)로 된다. 대부분의 경우, 방열성과 저항의 관계로부터 전극부(25, 26)에 가까운 개소보다는, 금속 세선(27)의 중심 근방에서 용단한다. 이 때, 용단 개소가 수지 등의 다른 소재에 접하지 않으므로, 외관 상에서, 장치가 발화, 발연, 변색, 변형되지 않는 장치를 얻는 것이 가능하다. 또한, 금속 세선(27)이 용단함으로써, 과전류 시에 단자 사이가 완전히 오픈되는 소자로 하는 것이 가능하다.
또한, 퓨즈 소자로서는, 금속 세선 외에 전극부(25, 26)를 형성하는 도전 패턴의 일부를 쐐기형으로 폭을 좁게 하여 연속시킨 것이나, 폴리실리콘 저항체를 고착하는 것 등에 의해서도 형성할 수 있다. 요컨대, 용단 개소가 오목부(24) 내에 수납되어 있으면 된다. 또한, 오목부(24) 내부는 대기 중에서 밀폐되지만, 예를 들면 질소 분위기 등의 불연성 가스를 충전하는 것도 가능하다.
(제3 실시예)
도 5∼도 6은 퓨즈 소자를 대신하여 전자 부품으로서 반도체 칩을 수납한 제3 실시예를 나타낸 도면이다.
제1 공정: 도 5의 (a)
우선, 큰 기판(21)을 준비한다. 큰 기판(2l)은 세라믹이나 유리 에폭시 등의 절연 재료로 이루어지고, 100∼500㎛의 판두께를 구비한다. 큰 기판(21)은, 표면측에 제1 주요면(22a)을, 이면측에 제2 주요면(22b)을 각각 더 구비한다. 참조 번호(2lb)는 격자형의 관통 구멍을 갖는 제2 기판이고, 상기 제2 기판(21b)을 큰 기판(21)에 붙임으로써, 기판 표면에 오목부(24)를 형성하고 있다. 참조 번호(41)는 높이 0.1∼0.5㎜, 폭이 0.25∼0.5㎜ 정도의 일정 폭으로 격자형으로 설치한 기둥부이다. 또한, 기판(21)과 제2 기판(21b)을 미리 일체화 성형한 것을 준비하여도 좋다.
오목부(24)는, 예를 들면 1개의 크기가 약 0.8㎜×0.6㎜의 크기를 갖고, 기판(21)에 종횡으로 등간격으로 배치되어 있다. 오목부(24)의 제1주요면(22a)에는 다수조의 아일랜드부(60)와 전극부(61, 62)가 금 도금 등의 도전 패턴에 의해 묘화되어 있다. 각 오목부(24)와 그 주위를 둘러싸는 제2 기판(21b)의 기둥부(41)의 일부가 소자 탑재부(50)를 구성하게 된다.
이와 같은 기판(21)을 준비한 후, 각 오목부(24)마다, 아일랜드부(60)에 반도체 칩(63)을 다이 본딩하고, 본딩 와이어(64)를 와이어 본딩한다. 이 때의 본딩 와이어(64)의 루프 높이는, 기둥부(41)의 높이 이하에 들어갈 수 있는 높이로 한다.
제2 공정: 도 5의 (b) 참조
판두께가 0.1∼0.3㎜ 정도의 세라믹판이나 유기계 절연 재료판으로 이루어지는 1장의 판형의 덮개(31)를 준비하고, 이것을 복수의 소자 탑재부(50)에 걸치도록 기둥부(41)의 상에 접착하여, 각 오목부(24)를 덮개(31)로 밀폐한다. 접착에는 에폭시계 등의 접착제를 이용한다. 이것에 의해 반도체 칩(63)과 본딩 와이어(64)는 완전히 기밀 공간 내에 수납된다.
제3 공정: 도 6의 (a) 참조
그리고, 기판(21) 표면에 형성한 정합 마크를 기준으로 하여, 각 소자 탑재부(50)마다 분할하여 도 6의 (b)에 도시한 바와 같은 개별의 장치를 얻는다. 분할에는 다이싱블레이드(42)를 이용하고, 기판(21)의 이면측[제2 주요면 (22b) 측)에 다이싱 시트를 접착하여, 기판(21)과 덮개(31)를 다이싱 라인(43)에 따라서 종횡으로 일괄해서 절단한다. 또한, 다이싱 라인(43)은 기둥부(41)의 중심에 위치한다. 또한, 다이싱 시트를 덮개(36)측에 접착하여도 좋다.
(제4 실시예)
도 7은 퓨즈 소자를 대신하여 전자 부품으로서 반도체 칩을 수납한 제4 실시예를 나타낸 도면이다.
제1 공정: 도 7의 (a) 참조
우선, 큰 기판(21)을 준비한다. 큰 기판(21)은 세라믹이나 유리 에폭시 등의 절연 재료로 이루어지고, 0.1∼0.5㎜의 판두께를 구비한다. 큰 기판(21)은 표면측에 제1 주요면(22a)을, 이면측에 제2 주요면(22b)을 각각 더 구비한다. 제1 주요면(22a)의 표면에는 다수조의 아일랜드부(60)와 전극부(61, 62)가 금 도금 등의 도전 패턴에 의해 묘화되어 있다. 아일랜드(60)와 전극부(61, 62)의 주위를 둘러싸는 영역이 소자 탑재부(50)를 구성하며, 상기 소자 탑재부(50)가 등간격으로 종횡으로 다수개 배치된다.
이와 같은 기판(21)을 준비한 후, 각 소자 탑재부(50)마다, 아일랜드부(60)에 반도체 칩(63)을 다이 본딩하고, 본딩 와이어(64)를 와이어 본딩한다.
제2 공정: 도 7의 (b) 참조
판두께가 0.1∼0.3㎜ 정도의 세라믹판이나 유기계 절연 재료판으로 이루어지는 덮개(31)를 준비한다. 덮개(31)에는, 제1 주요면(22a)에 대향하는 면에 각 소자 탑재부(50)를 둘러싸는 오목부(24)를 구비하고 있고, 오목부(24)의 주위는 기둥부(41)가 높이 0.1∼0.2㎜, 폭이 0.2∼0.5㎜ 정도로 격자형으로 둘러싼다. 오목부(24)는 예를 들면 1개의 크기가 약 0.8㎜×0.6㎜의 크기를 갖고, 종횡으로 등간격으로 배치되어 있다.
그리고, 다이 본드, 와이어 본드가 종료한 기판(21)에, 각 소자 탑재부(50)의 각각을 오목부(24)에 수납하도록 하여, 덮개(31)를 접착 고정한다. 접착에는 에폭시계 등의 접착제를 이용한다. 이것에 의해, 반도체 칩(63)과 본딩 와이어(64)는 기밀 공간 내에 완전히 수납된다. 본 실시예도, 평판형의 기판(21)에 대해 다이 본드, 와이어 본딩을 할 수 있으므로, 흡착 콜릿이나 본딩 툴과 기둥부(41)와의 접촉이 없어, 오목부(24)의 치수를 축소할 수 있다.
제3 공정: 도시하지 않음
제3 실시예와 마찬가지로, 기판(21) 표면에 형성한 정합 마크를 기준으로 하여, 각 소자 탑재부(50)마다 분할하여 개별의 장치를 얻는다(도시하지 않음). 분할에는 다이싱블레이드(42)를 이용하여, 기판(21)의 이면측[제2주요면(22b)측]에 다이싱 시트를 접착하고, 기판(2l), 덮개(31)를 다이싱 라인(43)을 따라서 종횡으로 일괄하여 절단한다. 또한, 다이싱 라인(43)은 기둥부(41)의 중심에 위치한다. 또한, 다이싱 시트를 덮개(31)측에 접착하여도 좋다.
도 8의 (a) 및 (b)는 상기 제2 실시예에 의해 얻어진 전자 부품의 상세를 나타내는 단면도 및 평면도이다. 큰 기판(21)으로부터 분리된 기판(21a)은 평면에서 보아 [도 8의 (b)와 같이 관측하여] 긴변×짧은변이 1.5㎜×2.5㎜ 정도의 직사각형 형상을 갖고 있다.
기판(21a)의 아일랜드부(60)에는 예를 들면 쇼트키 배리어 다이오드 등의 2단자 소자나, MESFET, MOSFET 등의 3단자 소자 혹은 집적 회로 등을 형성한 반도체 칩(63)이 다이 본딩되어 있다. 반도체 칩(63)의 표면에 형성한 전극 패드와 전극부(61, 62)가 본딩 와이어(64)로 접속되어 있다.
기판(21a)의 제2 주요면(22b)의 표면에는 금 도금 등의 도전 패턴에 의해 외부 접속 단자(32, 33, 34)가 형성되어 있다. 또한, 전극부(32, 33, 34)에는 기판(21)의 제1 주요면(22a)으로부터 제2 주요면(22b)까지 관통하는 비아 홀(35)이 설치된다. 비아 홀(35)의 내부는 텅스텐, 은, 구리 등의 도전 재료에 의해 매설되어 있고, 아일랜드부(60)를 외부 접속 단자(32)에, 전극부(61)를 외부 접속 단자(33)에, 전극부(62)를 외부 접속 단자(34)에 각각 전기적으로 접속한다. 외부 접속 단자(32, 33, 34)는, 그 단부가 기판(21)의 단부로부터 0.1∼0.2㎜ 정도 후퇴되어 있다. 또한, 본딩 와이어(64)는 각각 전극부(61, 62)의 비아 홀(35)의 바로 윗쪽에 접속되어 있는 것이 바람직하다. 외부 접속 단자(32, 33, 34)는 미리 큰 기판(21)에 형성되어 있다.
반도체 칩(63)의 주변은, 다이싱에 의해 절단된 기둥부(41)가 둘러싸고, 그 상부를 절단된 덮개(31)가 밀폐한다. 측부(23)와 기판(21a)의 제1 주요면(22a) 및 측부(23)와 덮개(31)가 접착제(51)에 의해 접착된다. 이것에 의해 반도체 칩(63)은 오목부(24)가 구성하는 기밀 공간 내에 수납된다. 기판(21a), 측부(23) 및 덮개(31)의 외주 단면(端面)은, 다이싱에 의해 절단된 평탄한 절단 단면이 된다.
상기한 전자 부품은 실장 기판 상의 전극 패턴에 대해 외부 접속 전극(32, 33, 34)을 대향 접착하도록 하여 실장된다.
이러한 제조 방법에 의해 얻어지는 본원의 전자 부품은 큰 기판(21)을 이용하므로, 개별로 제조하는 수법에 비해 제조 공정을 간소화할 수 있어, 중공 형상의 패키지를 염가로 제조할 수 있는 것이다. 또한, 리드가 장치 외형으로부터 돌출하지 않으므로, 프린트 기판 상에 실장했을 때의 실장 면적을 저감시킬 수 있다.
또한, 상기는 전자 부품으로서 퓨즈 소자와 반도체 칩을 예로 하여 설명하였지만, 예를 들면 반도체 칩과 퓨즈 소자의 양자를 수납하여도 좋은 것은 물론이다.
이상으로 설명한 바와 같이, 본 발명에 따르면, 다수개의 소자를 공통의 기판에서 제조하고, 뒤로부터 절단하도록 제조함으로써, 중공 형상의 패키지로 이루어지는 전자 부품을, 일괄해서 통합하여 제조할 수 있는 이점을 갖는다. 이에 따라, 제조 비용을 저감하여, 염가인 전자 부품을 제공할 수 있으며, 또한 전자 부품의 소형화에도 기여할 수 있다.
또한, 장치 외형으로부터 리드 단자가 돌출되지 않는 구조로 하였으므로, 전자 부품의 실장 면적을 대폭 저감할 수 있는 이점을 갖는다.
또한, 중공 형상의 패키지 내에 퓨즈 소자를 수납함으로써, 발화, 발연, 변색, 변형이 없는 과전류 보호 장치를 얻을 수 있는 이점을 갖는다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전자 부품에 있어서,
    서로 대향하는 제1 및 제2 주요면(主面)을 갖는 기판;
    상기 기판의 제1 주요면측에 형성하는 적어도 한쌍의 전극부;
    상기 한쌍의 전극부 사이에 접속되는 퓨즈 소자;
    상기 퓨즈 소자를 중공 기밀(中空 氣密)하는 덮개; 및
    상기 기판의 제2 주요면에 형성되고 상기 한쌍의 전극의 각각에 전기적으로 접속되는 외부 접속 단자
    를 포함하는 것을 특징으로 하는 전자 부품.
  5. 제4항에 있어서,
    상기 퓨즈 소자는 본딩 와이어인 것을 특징으로 하는 전자 부품.
  6. 제4항에 있어서,
    상기 기판에 비아 홀이 설치되고, 상기 전극부와 상기 외부 접속 단자를 전기적으로 접속하는 것을 특징으로 하는 전자 부품.
KR10-2000-0021822A 1999-04-26 2000-04-25 전자 부품 KR100378278B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11851499 1999-04-26
JP1999-118514 1999-04-26
JP11209423A JP2001015000A (ja) 1999-04-26 1999-07-23 電子部品の製造方法及び電子部品
JP1999-209423 1999-07-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020020050644A Division KR20020074117A (ko) 1999-04-26 2002-08-26 전자 부품의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010014818A KR20010014818A (ko) 2001-02-26
KR100378278B1 true KR100378278B1 (ko) 2003-03-29

Family

ID=26456439

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0021822A KR100378278B1 (ko) 1999-04-26 2000-04-25 전자 부품
KR1020020050644A KR20020074117A (ko) 1999-04-26 2002-08-26 전자 부품의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020020050644A KR20020074117A (ko) 1999-04-26 2002-08-26 전자 부품의 제조 방법

Country Status (4)

Country Link
US (2) US6285067B1 (ko)
JP (1) JP2001015000A (ko)
KR (2) KR100378278B1 (ko)
TW (2) TW466523B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311959A (ja) * 1999-04-27 2000-11-07 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP4565728B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 中空気密パッケージ型の半導体装置
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
KR100442868B1 (ko) * 2002-01-23 2004-08-02 삼성전자주식회사 반도체 소자의 퓨즈 형성방법
CN1251318C (zh) * 2002-02-25 2006-04-12 精工爱普生株式会社 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
TWI226648B (en) * 2002-07-18 2005-01-11 Epcos Ag Surface-mountable component and its production method
KR100483651B1 (ko) * 2003-03-26 2005-04-19 (주)에스팩솔루션 에어캐비티형 웨이퍼레벨 패키지 및 그 제조방법
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US8395253B2 (en) * 2004-01-28 2013-03-12 International Rectifier Corporation Hermetic surface mounted power package
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
KR100681425B1 (ko) * 2004-11-03 2007-02-15 주식회사 대립 신발 건조방법 및 장치
US7663204B2 (en) * 2007-04-27 2010-02-16 Powertech Technology Inc. Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications
JP5586378B2 (ja) * 2010-01-28 2014-09-10 京セラ株式会社 ヒューズ装置
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
JP5495895B2 (ja) * 2010-03-30 2014-05-21 京セラ株式会社 ヒューズ装置
KR101409827B1 (ko) 2013-12-17 2014-06-19 주식회사 에스엠하이테크 서지용 에스엠디 퓨즈 및 그 제조방법
KR20150109807A (ko) * 2014-03-21 2015-10-02 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
JP6222002B2 (ja) * 2014-08-22 2017-11-01 トヨタ自動車株式会社 電流遮断装置
US9706662B2 (en) * 2015-06-30 2017-07-11 Raytheon Company Adaptive interposer and electronic apparatus
CN105633281B (zh) * 2016-01-06 2018-07-17 京东方科技集团股份有限公司 一种柔性显示面板及其封装方法、显示装置
CN105810527B (zh) * 2016-04-22 2019-03-01 南京萨特科技发展有限公司 一种电流保护器及制造方法
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900000826Y1 (ko) * 1984-11-21 1990-01-30 세이이 찌로오 미아이 반도체 장치의 팩키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699403A (en) * 1970-10-23 1972-10-17 Rca Corp Fusible semiconductor device including means for reducing the required fusing current
JPS62172625A (ja) * 1986-01-23 1987-07-29 オムロン株式会社 チツプ素子
JPH06244494A (ja) * 1993-02-18 1994-09-02 Sumitomo Electric Ind Ltd 半導体レーザ装置
JPH08242046A (ja) * 1995-03-03 1996-09-17 Rohm Co Ltd 温度ヒューズ付き半導体装置の構造
US5661330A (en) * 1995-03-14 1997-08-26 International Business Machines Corporation Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6078092A (en) * 1999-10-18 2000-06-20 Harvatek Corporation Resettable fuse integrated circuit package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900000826Y1 (ko) * 1984-11-21 1990-01-30 세이이 찌로오 미아이 반도체 장치의 팩키지

Also Published As

Publication number Publication date
TWI229362B (en) 2005-03-11
US20010042898A1 (en) 2001-11-22
KR20020074117A (ko) 2002-09-28
JP2001015000A (ja) 2001-01-19
TW466523B (en) 2001-12-01
US6461893B2 (en) 2002-10-08
KR20010014818A (ko) 2001-02-26
US6285067B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
KR100378278B1 (ko) 전자 부품
JP4565727B2 (ja) 半導体装置の製造方法
KR20010014827A (ko) 반도체 장치와 그 제조 방법
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US5157475A (en) Semiconductor device having a particular conductive lead structure
KR20010067344A (ko) 전자 부품 및 그 조립 방법
JP4605880B2 (ja) 半導体装置
JP4565728B2 (ja) 中空気密パッケージ型の半導体装置
KR100347506B1 (ko) 반도체 장치의 제조 방법
JP2002110833A (ja) 半導体装置およびその製造方法
JPH11191562A (ja) 半導体装置の製造方法
JP4475788B2 (ja) 半導体装置の製造方法
CN115954758A (zh) 一种支持高功率激光器高兼容性的coc装置
JPH11176856A (ja) 半導体装置の製造方法
JPS6129155A (ja) 半導体装置
KR100393101B1 (ko) 반도체패키지 및 그 제조 방법
JP2005229010A (ja) 半導体装置及びその製造方法
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR100402107B1 (ko) 솝 와이어 본딩방법
JP2001044313A (ja) 半導体装置の製造方法
JPH05226507A (ja) 表面実装型半導体素子パッケージ
KR19980056157A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080310

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee