JPH04119659A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH04119659A
JPH04119659A JP24096390A JP24096390A JPH04119659A JP H04119659 A JPH04119659 A JP H04119659A JP 24096390 A JP24096390 A JP 24096390A JP 24096390 A JP24096390 A JP 24096390A JP H04119659 A JPH04119659 A JP H04119659A
Authority
JP
Japan
Prior art keywords
power supply
lead
metal plate
grounding
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24096390A
Other languages
English (en)
Inventor
Takatoshi Takigawa
貴稔 瀧川
Shiyunsuke Saka
俊祐 坂
Seisaku Yamanaka
山中 正策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP24096390A priority Critical patent/JPH04119659A/ja
Publication of JPH04119659A publication Critical patent/JPH04119659A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源ラインのノイズから半導体素子の誤動作
を有効に防ぐリードフレームに関するものである。
〔従来の技術とその課題〕
半導体装置において、電源線より伝搬するノイズは、素
子の誤動作の要因となるのでシステムの機能保護上その
対策が重要である。
このため、例えば樹脂モールド・パッケージの安価な半
導体装置では、第4図のように、チップコンデンサ等の
デカップリングコンデンサCを、半導体装置20の電源
リード21及び接地リード22にできるだけ近く取り付
け、コンデンサCのリード線や配線パターンによるイン
ダクタンスを小さくして、電源ラインのインピーダンス
を下げる方法が用いられている。
しかし、上記のものでは、配線パターンによる制約から
コンデンサーCを半導体装置20の近くに設けることが
できない場合があり、配線パターン長によるインダクタ
ンスの増加により、ノイズ吸収効果が減少してしまうと
いう問題や、大きなシステムでは、半導体装置20ごと
に設けるコンデンサCが膨大な数になるため、そのコス
トと取り付はスペースが問題となっている。
この一つの解決策として、半導体素子のモールドに同時
焼成多層セラミンクパッケージを用いたものがある。こ
のものは、アルミナ等を主成分とするセラミックスとタ
ングステン等を主成分とする金属とを印刷により幾層も
積層し焼成したもので、この層を設ける際、第5図に示
すようにパンケージ内のt源す−ド21と接地リード2
2間にコンデンサCを形成し、対ノイズ性向上させてい
る。
図中29は金属キャップ、30はボンディングワイヤー
を示す。
しかしながら、上記の多層セラミックパッケージのもの
では、パッケージそのもののコストが樹脂モールドのも
のに比べ非常に高価であるという問題がある。
そこで、この発明の課題は、上記に鑑み、多層セラミッ
クパッケージ以外の安価な、例えば樹脂パンケージや、
セラミ・ンクパンケージ(サックワード)を用いた半導
体装置にもコンデンサを内臓できるようにしたリードフ
レームを提供することにある。
〔課題を解決するための手段〕
上記の!!!!題を解決するため、この発明では、接地
用金属板の周囲に、誘電体層を形成し、その上に電源用
金属板を積層すると共に、その積層体内側の接地用金属
板上を、半導体搭載面とし、この搭載面は搭載される半
導体素子より大きなものとし、前記電源用金属板上にそ
の内側縁から所定幅の金属面を残して絶縁シートを設け
、このシート上に接続リードを接合し、この接続リード
の内、it電源リードなるものを前記電源用金属板に接
続すると共に、接地用リードとなるものを前記接地用金
属板に接続した構成としたのである。
また、上記誘電体層を接地用金属板上に直接に形成した
構成とすることもできる。
また、上記接地用金属板及び電源用金属板に突片を設け
、この突片を各々接地リードまたは電源リードに接合し
た構成とすることもできる。
さらに、上記リードフレームの接地用金属板を電源用金
属板とし、電源用金属板を接地用金属板とした構成とす
ることもできる。
上記所定幅とは、ポンディングワイヤーの接続面の幅を
いい、実験等により、適宜法められる。
〔作用〕
このように構成されるリードフレームは、接地及び電源
用金属板とその間の誘電体層とによってデカップリング
コンデンサが形成される。
この時、このコンデンサは接地用金属板周囲の広い範囲
に形成される。
また、電源用金属板内側縁の露出した電源用金属板によ
り、半導体素子周囲に電源用電極が形成され、同様に、
半導体周囲には、前記電源用電極の内側に接地用金属板
によって接地用電極が形成される。
また、接地用金属板及び電源用金属板に突片を設け、こ
の突片を各々接地用リード及び電源用リードに直接接合
したものは、各金属板とリード間が電気的に接続される
のみならず、機械的に接合され、強固に保持される。
さらに、上記接地用金属板を電源用金属板とし、電源用
金属板を接地用金属板としても上記同様向し作用が得ら
れる。
〔実施例〕 以下、この発明の実施例を第1回乃至第3図に基づいて
説明する。
第1図及び第2図に示すように、リードフレーム1は、
接地機能板2、電源機能板4、及び接続用リード8から
なっている。
接地機能板2には、その周囲に誘電体層3を介して電源
機能板4が積層されており、誘電体3及び電源機能板4
は接地機能板2の周囲を被う額縁状となっている。
この積層体の内側は、半導体素子6搭載面5となってお
り、この半導体素子6より大きな搭載面5に素子6を載
置すると、その周囲にワイヤーボンディング用電極面5
′が形成される。
前記誘電体層3は、絶縁樹脂のスピンコード焼成か、あ
るいは、物理的、化学的気相形成手段により接地機能板
2に誘電体膜が直接形成されたもので、誘電体層3を接
地機能板2及び電源機能板4に接着剤付き樹脂テープで
取り付けた場合と比べ、同し厚さで大きな容量を得るこ
とができる。
例えば、75〜100μ程度のポリイミド(誘電率3.
5)に接着剤を塗布した樹脂テープを、リード数100
PiNのQFPタイプのLSIに用いたものでは、10
0PF程度の静電容量しか得られない。一方、直接形成
したものでは、形成厚5μm〜15μm程度の薄いもの
となったので、1nF前後の静電容量が得られ、大きな
電源ノイズ除却効果と、安定な電気特性を得ることがで
きる。
前記誘電体層3は液体を塗布し、焼固めて形成してもよ
い。
電源機能板4上面には、両面に接着剤が塗布された絶縁
シート7が、電源機能板4の内側縁から所定幅の金属面
を残して取り付けられており、前記金属面は、電源用ワ
イヤーボンディング電極4′となっている。
前記シート7上には、接続用リード8が接合されており
、このシート7上の接続用リード7部分(インナ一部分
W′)には、ワイヤーボンディング用のAgメツキ等の
表面処理が施されている。
また、前記両機能板2.4には、各々数個のツメ10が
設けられており、同図に示すように、各々Ha用リード
8′または接地用リード8″と電気溶接され、電気的に
接続されると同時に、機械的に接合され、強固に保持さ
れた一体構造となっている。前記機能板2.4と接続リ
ード8との接続には、導伝性接着テープを用いることも
できる。
このように、このリードフレーム1は、多層構造をとっ
ているので、両機能板2.3は広い電源または接地面と
なり、電源リード8′と接地リード8″間のインダクタ
ンスは著しく低くなって、素子スイッチング時に生ずる
過度電流に対する対ノイズ性は向上する。
また、半導体素子6への電源及び接地バッド(電極)へ
のワイヤーボンディングは、素子6周囲の各々の電極面
4’、5’を介して行なわれるため、ビン配置が自由で
、リードフレーム1の総ピン数も減少させることができ
るため、コンパクトな半導体装置を提供できる。
なお、第2図に示す断面口の接続リード8へのワイヤー
ボンディングは、信号用接続リードへのボンディングを
示し、電源8′あるいは接地リード8″へのボンディン
グを示したものではない。
(実験例) 上記、実施例に基づき、実施例の構造を持つ、J ED
EC規格に準した、ビン数100のトランスファーモー
ルド封脂樹脂ボディ(QFP)を試作した。
まず、接地機能板2に真空槽内でアルミナの蒸着を行な
った。この蒸着は、99.9%以上のアルミナ焼結体を
電子線により加熱し、その後、槽内に10− ’Tor
r度の酸素ガスを導入し、13.56MHzの高周波を
加えて放電し、ガスを励起して、10μm −15μm
のアルミナ薄膜を形成した。この時、蒸着は酸素ガス雰
囲気下の低温で行なったため、この薄膜は、酸素とA1
の原子比がアルミナ固有の3:2となるものが得られ、
大きな誘電率を得られるものが形成された。
次いで、第3図に示す、第2図A部分の詳細図に示すよ
うに、前述のアルミナ薄膜3上に蒸着によりNi層12
を1μm厚形成し、更にその上に、電解メツキによりA
g層13を2μm厚形成した。
また、電源機能板4の上面には、電解メツキによりAg
層14を3μm厚形成した。同様に接続リード8には、
ボンディングワイヤWがボンディングされるインナ一部
分W′に、電解メツキによりAg層を形成した。
なお、前記両機能板2.4及び接続リード8には、今回
使用したCu合金の圧延板をエツチング(或いはスタン
ピング)したちの乙こ替えて、Fe−42%N1等の合
金等の地材質のものも使用可能である。次に、これらの
表面処理を施したものを以下に述べる手順で組み立てた
接地機能板2と電源機能板4とを、同図のようにAgフ
ィラー入りの導電性樹脂接着剤15を印刷等の手法で塗
布し貼り合せた。次に、第1図及び第2図に示すように
、接続リード8を、電#機能板4よりやや大きな四角い
抜き穴を有するポリイミド等でできた絶縁シート7に、
接続リード8のインナ一部W′先端と前記シート7とを
一致させて接着した。次いで、電源機能板4とソート7
面の前記リード8の搭載されていない面とを接着して、
空気中で焼き固めた。
最後に、両機能板2.4のツメ10を、各々接続リード
8の電源用リード8′と接地用8″とに電気溶接して組
み立てた。これにより、リードフレーム1は一体構造と
なって、両機能板2.4で挾まれた領域のアルミナ薄膜
が、誘電体3として作用し、大容量のデカップリングコ
ンデンサが形成された。
この容量を測定した結果、1 n F (100OPF
)程度あり、例えば樹脂テープで誘電体3を接着した際
に比べ、誘電体層を薄くしたので10倍以上の大容量と
なった。このため、大きなフィルター効果が得られるこ
とを確認した。
また、このように、組み立てたり一トフレーム1に半導
体素子6を載置し、ワイヤーボンディングを行ない、樹
脂モールドを行なって試作を完了した。
この際リードフレーム1は、接続リード8が電源機能板
4に固定されているため、ワイヤーボンディングや樹脂
モールド作業も容易で、樹脂モールド時の半導体素子6
へかかる応力も減少した。
なお、このリードフレーム1は、接地用機能板2を電源
用機能板4とし、電源用機能板4を接地用機能板2とし
て入れ替えて用いることも可能で、その際にも前述と同
様の作用を得ることができる。
〔効果〕
この発明は、以上のように構成したので、安価な例えば
、プラスチンクパノケージに大きな容量のデカップリン
グコンデンサを内臓させることができる。
このため、多層セラミックパンケージと同等の大きな対
ノイズ特性を得ることができる。また、半導体装置を多
数使用する大きなシステムにおいては、基板上に別途に
デカップリングコンデンサを取り付けなくてよいので、
基板の小型化、配線パターンの簡略化、並びに前記コン
デンサ費用の低減等が計れる。
また、半導体素子は周囲のワイヤーボンディング電極を
介して電源リードと接地リードとの接続が行なわれるた
め、ビン配置が自由で総ビン数の減少も計れる。
さらに、接地用金属上に誘電体層を直接に形成すると、
誘電体層を樹脂テープで取り付けたものに比べ、直接形
成したため誘電体層を薄くできるので、両金属板間に形
成されるデカップリングコンデンサの容量を大きくでき
る。
【図面の簡単な説明】
第1回乃至第30はこの発明に係るリードフレームの一
実施例を示し、第1図は斜視図、第2回は断面図、第3
図は第2図のA部分の拡大詳細図、第4図は従来例の斜
視図、第5図は他の従来例の一部断面図である。 1・・・・・・リードフレーム、 2・・・・・・接地用金属板(接地用機能板)または電
源用金属板(電源用機能板)、 3・・・・・・誘電体、 4・・・・・・電源用金属板(電源用機能板)または接
地用金属板(接地用機能板)、 5・・・・・・半導体搭載面、 6・・・・・・半導体
素子、7・・・・・・絶縁シート、   8・・・・・
・接続リード、8′・・・・・電源用リード(接地用リ
ード)、8″・・・・・・接地用リード(電源用リート
)、10・・・・・・突片(ツメ)。

Claims (4)

    【特許請求の範囲】
  1. (1)接地用金属板の周囲に、誘電体層を形成し、その
    上に電源用金属板を積層すると共に、その積層体内側の
    接地用金属板上を半導体搭載面とし、この搭載面は搭載
    される半導体素子より大きなものとし、前記電源用金属
    板上にその内側縁から所定幅の金属面を残して絶縁シー
    トを設け、このシート上に接続リードを接合し、この接
    続リードの内、電源リードとなるものを前記電源用金属
    板に接続すると共に、接地用リードとなるものを前記接
    地用金属板に接続したことを特徴とするリードフレーム
  2. (2)上記誘電体層を接地用金属板上に直接に形成した
    ことを特徴とする請求項(1)記載のリードフレーム。
  3. (3)上記接地用金属板及び電源用金属板に突片を設け
    、この突片を各々接地リードまたは電源リードに接合し
    たことを特徴とする請求項(1)または(2)記載のリ
    ードフレーム。
  4. (4)上記請求項(1)、(2)または(3)記載のリ
    ードフレームの接地用金属板を電源用金属板とし、電源
    用金属板を接地用金属板としたことを特徴とするリード
    フレーム。
JP24096390A 1990-09-10 1990-09-10 リードフレーム Pending JPH04119659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24096390A JPH04119659A (ja) 1990-09-10 1990-09-10 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24096390A JPH04119659A (ja) 1990-09-10 1990-09-10 リードフレーム

Publications (1)

Publication Number Publication Date
JPH04119659A true JPH04119659A (ja) 1992-04-21

Family

ID=17067261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24096390A Pending JPH04119659A (ja) 1990-09-10 1990-09-10 リードフレーム

Country Status (1)

Country Link
JP (1) JPH04119659A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283655A (ja) * 1993-03-26 1994-10-07 Kyocera Corp 半導体素子収納用パッケージ
EP0626725A3 (en) * 1993-05-24 1995-04-19 Shinko Electric Ind Co Multilayer conductive frame for a semiconductor device.
JP2011528852A (ja) * 2008-07-18 2011-11-24 ジョンソン コントロールズ テクノロジー カンパニー グラウンディングシステムおよび装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283655A (ja) * 1993-03-26 1994-10-07 Kyocera Corp 半導体素子収納用パッケージ
EP0626725A3 (en) * 1993-05-24 1995-04-19 Shinko Electric Ind Co Multilayer conductive frame for a semiconductor device.
US5576577A (en) * 1993-05-24 1996-11-19 Shinko Electric Industries Co., Ltd. Multi-layer lead-frame for a semiconductor device
JP2011528852A (ja) * 2008-07-18 2011-11-24 ジョンソン コントロールズ テクノロジー カンパニー グラウンディングシステムおよび装置

Similar Documents

Publication Publication Date Title
KR930010076B1 (ko) 다층혼성집적회로
EP1761119A1 (en) Ceramic capacitor
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2002233140A (ja) 超小型電力変換装置
JPH02187054A (ja) 混成集積回路部品の構造
US6884938B2 (en) Compact circuit module
JPH04119659A (ja) リードフレーム
JPH04206658A (ja) ハーメチックシール型電気回路装置
JP3854095B2 (ja) 多層回路基板
JP2003115561A (ja) 集積型電子部品、電子部品装置及びその製造方法
JPH0517709B2 (ja)
JPH02177350A (ja) 半導体装置用パッケージ
JP2575749B2 (ja) 半導体装置におけるリードの製造方法
JP3935833B2 (ja) 電子装置
JPH0358465A (ja) 樹脂封止型半導体装置
US20090237868A1 (en) Capacitor device
CN114743950A (zh) 一种双面封装产品及其加工方法
JP2878046B2 (ja) 電子部品収納用パッケージ
CN116169126A (zh) 一种半导体封装结构及封装方法
JPS6035243Y2 (ja) 半導体リ−ドレスパッケ−ジ
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JP2531061Y2 (ja) 超高周波用ハイブリッドic
WO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2012248611A (ja) モジュール