CN116169126A - 一种半导体封装结构及封装方法 - Google Patents

一种半导体封装结构及封装方法 Download PDF

Info

Publication number
CN116169126A
CN116169126A CN202310356048.5A CN202310356048A CN116169126A CN 116169126 A CN116169126 A CN 116169126A CN 202310356048 A CN202310356048 A CN 202310356048A CN 116169126 A CN116169126 A CN 116169126A
Authority
CN
China
Prior art keywords
semiconductor device
circuit board
semiconductor
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310356048.5A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202310356048.5A priority Critical patent/CN116169126A/zh
Publication of CN116169126A publication Critical patent/CN116169126A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种半导体封装结构及封装方法，所述半导体封装结构包括：两个层叠设置的半导体器件；位于所述半导体器件之间的金属隔离层。该半导体封装结构中，将两个半导体器件层叠设置，降低了封装后的总体积，同时，在两个半导体器件之间设置金属隔离层，避免了两个半导体器件在工作过程中相互干扰。

Description

一种半导体封装结构及封装方法
技术领域
本申请涉及半导体领域，更具体的说，涉及一种半导体封装结构及封装方法。
背景技术
随着电子设备的不断发展，设备中芯片的集成度会不断的提高，这就要求降低芯片中各类元件的体积，对于元件的封装提出了较大的挑战。而传统的单面结构的封装结构体积较大，难以满足小尺寸芯片的需求。而在现有技术中，为了降低芯片的尺寸，会有将部分器件堆叠设置，但是相互堆叠的器件相互之间会产生电磁干扰，影响器件性能。
发明内容
有鉴于此，本申请提供了一种半导体封装结构及封装方法，方案如下：
一种半导体封装结构，包括：
两个层叠设置的半导体器件；
位于所述半导体器件之间的金属隔离层。
优选的，在上述半导体封装结构中，所述半导体器件包括：衬底以及位于所述衬底表面上的功能结构；所述功能结构包括用于电路互连的第一电极端和第二电极端。
优选的，在上述半导体封装结构中，所述衬底为压电材料层；
所述功能结构包括：位于所述衬底表面的电极层，所述电极层背离所述衬底的一侧表面具有厚金属层，所述厚金属层用于所述电极层中不同电极的电连接；覆盖所述电极层以及所述厚金属层的绝缘保护层，所述绝缘保护层具有第一开口和第二开口；所述第一开口所露出的厚金属层作为所述第一电极端，所述第二开口所露出的厚金属层作为所述第二电极端。
优选的，在上述半导体封装结构中，在两个所述半导体器件的层叠方向上，两个所述半导体器件的第一电极端相对设置，两个所述半导体器件的第二电极端相对设置。
优选的，在上述半导体封装结构中，两个所述半导体器件分别为第一半导体器件和第二半导体器件；两个所述半导体器件的衬底相对设置；
所述第一半导体器件背离所述第二半导体器件的一侧具有第一电路板，所述第一半导体器件的第一电极端和第二电极端与所述第一电路板分别通过第一电连接结构电连接，所述第一电连接结构还用于支撑所述第一电路板；
所述第二半导体器件背离所述第一半导体器件的一侧具有第二电路板，所述第二半导体器件的第一电极端和第二电极端与所述第二电路板分别通过第二电连接结构电连接，所述第二电连接结构还用于支撑所述第二电路板；
其中，所述第一电路板与所述第二电路板的边缘通过第三电连接结构连接，所述第三电连接结构还用于支撑所述第一电路板与所述第二电路板。
优选的，在上述半导体封装结构中，所述第一电路板和所述第二电路板为印刷电路板或是陶瓷电路板；
所述第二电路板背离所述第一电路板的一侧具有用于连接外部电路的引脚。
优选的，在上述半导体封装结构中，两个所述半导体器件分别为第一半导体器件和第二半导体器件；
所述第二半导体器件中，所述功能结构背离所述衬底的一侧表面为平面，所述平面具有露出所述第一电极端的第一开口和露出所述第二电极端的第二开口；
其中，所述第一半导体器件的衬底固定在所述平面上；所述第一半导体器件与所述第二半导体器件的第一电极端通过第一导电孔电连接，第二电极端通过第二导电孔电连接；所述金属隔离层与所述第一导电孔以及所述第二导电孔绝缘。
本申请还提供了一种用于制备上述介绍任一项半导体封装结构的封装方法，包括：
制备半导体器件；
将两个所述半导体器件层叠固定；
其中，两个所述半导体器件之间具有金属隔离层。
优选的，在上述封装方法中，制备所述半导体器件的方法包括：
提供衬底；
在所述衬底的一侧表面形成功能结构，所述功能结构包括用于电路互连的第一电极端和第二电极端。
优选的，在上述封装方法中，形成所述功能结构的方法包括：
在所述衬底的表面形成电极层；
在所述电极层背离所述衬底的一侧形成厚金属层；所述厚金属层用于所述电极层中不同电极的电连接；
形成覆盖所述电极层以及所述厚金属层的绝缘保护层，所述绝缘保护层具有第一开口和第二开口；所述第一开口所露出的厚金属层作为所述第一电极端，所述第二开口所露出的厚金属层作为所述第二电极端。
优选的，在上述封装方法中，两个所述半导体器件分别为第一半导体器件和第二半导体器件；
将两个所述半导体器件层叠固定，包括：
在所述第一半导体器件与所述第二半导体器件中一者的衬底表面形成所述金属隔离层；
将所述第一半导体器件的衬底与所述第二半导体器件的衬底相对贴合固定；
在所述第一半导体器件背离所述第二半导体器件的一侧固定连接第一电路板，在所述第二半导体器件背离所述第一半导体器件的一侧固定连接第二电路板；所述第一半导体器件的第一电极端和第二电极端与所述第一电路板分别通过第一电连接结构电连接，所述第一电连接结构还用于支撑所述第一电路板；所述第二半导体器件的第一电极端和第二电极端与所述第二电路板分别通过第二电连接结构电连接，所述第二电连接结构还用于支撑所述第二电路板；
将所述第一电路板与所述第二电路板的边缘通过第三电连接结构电连接，所述第三电连接结构还用于支撑所述第一电路板与所述第二电路板。
优选的，在上述封装方法中，两个所述半导体器件分别为第一半导体器件和第二半导体器件；所述第二半导体器件中，所述功能结构背离所述衬底的一侧表面为平面，所述平面具有露出所述第一电极端的第一开口和露出所述第二电极端的第二开口；
将两个所述半导体器件层叠固定，包括：
在所述平面或是所述第一半导体器件的衬底表面形成所述金属隔离层；
将所述第一半导体器件固定在所述平面上；
形成穿过所述第一半导体器件的第一导电孔和第二导电孔，所述第一半导体器件与所述第二半导体器件的第一电极端通过所述第一导电孔电连接，第二电极端通过所述第二导电孔电连接；所述金属隔离层与所述第一导电孔以及所述第二导电孔绝缘。
基于上述介绍，本申请提供了一种半导体封装结构及封装方法，该半导体封装结构中，将两个半导体器件堆叠设置，降低了器件封装后的体积。同时，在两个半导体器件之间设置金属隔离层，避免了两个半导体器件在工作过程中相互干扰。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1为本申请提供的一种半导体封装结构的示意图；
图2为本申请提供的另一种半导体封装结构的示意图；
图3为本申请提供的又一种半导体封装结构的示意图；
图4-图12为本申请实施例提供的一种半导体封装方法在不同工艺步骤所对应的产品结构图；
图13-图14为本申请实施例提供的另一种半导体封装方法在不同工艺步骤所对应的产品结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1，图1为本申请提供的一种半导体封装结构的示意图。该半导体封装结构包括：两个层叠设置的半导体器件Q；位于半导体器件Q之间的金属隔离层15。
本申请所提供的半导体封装结构适用于滤波器、双合路器以及多工器中的任一种。以滤波器为例，在该半导体封装结构中，将两个半导体器件Q堆叠设置，降低了器件封装后的体积。同时，在两个半导体器件Q之间设置金属隔离层15，避免了两个半导体器件Q在工作过程中相互干扰。
在上述介绍中的半导体器件Q包括：衬底10以及位于衬底10表面上的功能结构；功能结构包括用于电路互连的第一电极端21和第二电极端22。
在平行于衬底10的方向上，第一电极端21与第二电极端22设置在半导体器件Q的两侧，用于和外部电路进行连接。
如图1所示，在该半导体器件Q中，衬底10为压电材料层；功能结构包括：位于衬底10表面的电极层11，电极层11背离衬底10的一侧表面具有厚金属层13，厚金属层13用于电极层11中不同电极的电连接；覆盖电极层11以及厚金属层13的绝缘保护层14，绝缘保护层14具有第一开口和第二开口；第一开口所露出的厚金属层13作为第一电极端21，第二开口所露出的厚金属层13作为第二电极端22。
其中，压电材料层的材料可以是钛酸钡(BT)、锆钛酸铅(PZT)、改性锆钛酸铅、偏铌酸铅、铌酸铅钡锂(PBLN)、改性钛酸铅(PT)等压电材料中的一种或多种的组合。该半导体器件Q的第一电极端21和第二电极端22为通过绝缘保护层14的第一开口和第二开口露出的部分厚金属层13，该厚金属层13作为电极层的欧姆接触层与外部电连接，能降低接触电阻，提高电连接的稳定性，同时还能保护电极层11，提高半导体器件的使用寿命。
电极层1包括多个电极，需要连接的电极可以通过厚金属层13进行连接，厚金属层13可以通过绝缘层12与需要隔离的电极绝缘。
在上述介绍中，在两个半导体器件Q的层叠方向上，两个半导体器件Q的第一电极端21相对设置，两个半导体器件Q的第二电极端22相对设置。
由于两个半导体器件Q的第一电极端21相对设置，将两个半导体器件堆叠后，能减少两个第一电极端21之间的距离，若两个第一电极端21相互连接，能降低连接成本，减少外部影响。
在本申请实施例中，对两个半导体器件Q的堆叠方式不做限定，可以基于需求进行选择。为了便于理解，本申请提供了两种不同的连接方式进行介绍。
参考图2，图2为本申请提供的另一种半导体封装结构的示意图。其中，图2所示的封装结构内部的两个堆叠的半导体器件Q为图1中所示的两个半导体器件Q。其中，两个半导体器件Q分别为第一半导体器件Q1和第二半导体器件Q2；两个半导体器件Q的衬底10相对设置；第一半导体器件Q1背离第二半导体器件Q2的一侧具有第一电路板41，第一半导体器件Q1的第一电极端21和第二电极端22与第一电路板41分别通过第一电连接结构31电连接，第一电连接结构31还用于支撑第一电路板41；第二半导体器件Q2背离第一半导体器件Q1的一侧具有第二电路板42，第二半导体器件Q2的第一电极端21和第二电极端22与第二电路板42分别通过第二电连接结构32电连接，第二电连接结构32还用于支撑第二电路板42；其中，第一电路板41与第二电路板42的边缘通过第三电连接结构33连接，第三电连接结构33还用于支撑第一电路板41与第二电路板42。
第一半导体器件Q1与第一电路板41通过第一电连接结构31连接，与第一电路板41之间具有间距，而所述第二半导体器件Q2与第二半导体器件Q2通过第二电连接结构32连接，与第二电路板42之间具有间距，而第一电路板41与第二电路板42通过第三电连接结构33电连接，从而实现两个半导体器件的连接。第三电连接结构33位于两电路板的边缘位置，与两个半导体器件之间具有间距，第三电连接结构还能对两个电路板起到支撑作用，并与第一电路板41和第二电路板42组成一封装结构，该封装结构内部为堆叠设置的第一半导体器件Q1和第二半导体器件Q2，以实现对半导体器件Q的保护。
其中，第一电连接结构31与第二电连接结构32以及第三电连接结构33均为金属材料，而第一电连接结构31的高度与第二电连接结构32的高度相同，能保证两个半导体器件Q贴合后，能通过第一电连接结构31与第二电连接结构32与对应的电路板电连接固定。同时第一电连接结构31与第二电连接结构32还能作为一电感，能改善电路中的信号分布，提高半导体器件的性能。
在上述介绍中，使用的第一电路板41和第二电路板42为印刷电路板或是陶瓷电路板；第二电路板42背离第一电路板41的一侧具有用于连接外部电路的引脚50。
本申请中仅选取了两种较为常见的电路板作为示例，对于其他形式的电路板同样适用。第二电路板42背离第一电路板41一侧的引脚分别对应了第一半导体器件Q1和第二半导体器件Q2的第一电极端21和第二电极端22，从而实现了第一半导体Q1与第二半导体Q2与外部电路的连接。
通过设置两电路板，将上述半导体器件Q封装在内部，保护了半导体器件Q，同时在第二电路板42上设置连接外部电路的引脚50，通过第一电连接结构31、第二电连接结构32将两个半导体器件Q与其对应的电路板连接，通过第三电连接结构33将两电路板连接，通过第二电路板42上的电路以及引脚50，将两个半导体器件Q与外部电路连接。
本申请还提供了另一种半导体的封装结构，如图3所示，图3为本申请提供的又一种半导体封装结构的示意图。其中两个半导体器件Q分别为第一半导体器件Q1和第二半导体器件Q2；第二半导体器件Q2中，功能结构背离衬底10的一侧表面为平面，平面具有露出第一电极端21的第一开口和露出第二电极端22的第二开口；其中，第一半导体器件Q1的衬底10固定在平面上；第一半导体器件Q1与第二半导体器件Q2的第一电极端21通过第一导电孔A1电连接，第二电极端22通过第二导电孔A2电连接；金属隔离层15与第一导电孔A1以及第二导电孔A2绝缘。
第一半导体器件Q1与第二半导体器件Q2通过导电孔相互连接，降低了二者之间的连接距离，减少了寄生电感的影响。同时第一半导体器件Q1能对第二半导体器件Q2起到保护作用。而位于第一半导体器件Q1与第二半导体器件Q2之间的金属隔离层15，能保护第一半导体器件Q1与第二半导体器件Q2在工作过程中不会相互影响。采用上述介绍的堆叠方式，能进一步的降低半导体器件Q的体积。
其中，金属隔离层15在对应与第一导电孔A1以及第二导电孔A2的位置进行镂空处理，以实现金属隔离层15与导电孔之间的绝缘。
参考图2、图4-图12所示，本申请还提供了一种用于制备上述介绍的半导体封装结构的封装方法，图4-图12为本申请实施例提供的一种半导体封装方法在不同工艺步骤所对应的产品结构图，该封装方法包括：
步骤S10，如图4所示，制备半导体器件Q。
步骤S20，如图5所示，将两个半导体器件Q层叠固定；其中，两个半导体器件Q之间具有金属隔离层15。
在上述步骤S10中，制备半导体器件Q的方法包括：
步骤S11，如图6所示，提供衬底10。
步骤S12，如图7-图10所示，在所述衬底10的一侧表面形成功能结构，所述功能结构包括用于电路互连的第一电极端21和第二电极端22。
在衬底10的一侧表面形成功能结构的时候，可以在衬底10的另一侧表面制备一层牺牲层，用以保护所述衬底10，当功能结构形成之后，在去除该牺牲层。
在上述步骤S12中，形成功能结构的方法包括：
步骤S121，如图7所示，在衬底10的表面形成电极层11。
步骤S122，如图8-图9所示，在电极层11背离衬底10的一侧形成厚金属层13；厚金属层13用于电极层11中不同电极的电连接。其中，电极层11中的电极可以通过厚金属层13连接，需要与厚金属层13绝缘的电极可以通过绝缘层12隔离。可以先如图8所示，形成绝缘层12，覆盖需要被隔离的电极，然后再如图9所示，形成厚金属层连接需要连接的电极。
步骤S123，如图10所示，形成覆盖电极层11以及厚金属层13的绝缘保护层14，绝缘保护层14具有第一开口和第二开口；第一开口所露出的厚金属层13作为第一电极端21，第二开口所露出的厚金属层13作为第二电极端22。
其中电极层11的结构可以是多组相同的电极或多组不同的电极组成。本申请对此不做限定。需要注意的是，当需要形成的厚金属层13需要连接两个不相邻的电极时，需要预先在两个电极之间制备一层绝缘层12，如图8所示，将两个电极之间的电极隔离。
在本申请提供的封装方法中，第一半导体器件Q1与第二半导体器件Q2基于金属隔离层15对称设置。两个半导体器件分别为第一半导体器件Q1和第二半导体器件Q2；将两个半导体器件Q层叠固定，包括：
步骤S21，如图11所示，在第一半导体器件Q1与第二半导体器件Q2中一者的衬底10表面形成金属隔离层15。
本申请对于金属隔离层15的形成并未限制在第一半导体器件Q1中或第二半导体器件Q2中，如图5或图11所示，图5和图11分别是在两个半导体器件其中的一个形成金属隔离层15，可见对金属隔离层15的设置并不影响后续将第一半导体器件Q1与第二半导体器件Q2贴合固定。
步骤S22，如图11所示，将第一半导体器件Q1的衬底10与第二半导体器件Q2的衬底10相对贴合固定。
第一半导体器件Q1与第二半导体器件Q2的衬底10相互贴合，使得二者的第一电极端21与第二电极端22均在外侧，从而便于与外部电路进行连接。
步骤S23，如图12所示，在第一半导体器件Q1背离第二半导体器件Q2的一侧固定连接第一电路板41，在第二半导体器件Q2背离第一半导体器件Q1的一侧固定连接第二电路板42；第一半导体器件Q1的第一电极端21和第二电极端22与第一电路板41分别通过第一电连接结构31电连接，第一电连接结构31还用于支撑第一电路板41；第二半导体器件Q2的第一电极端21和第二电极端22与第二电路板42分别通过第二电连接结构32电连接，第二电连接结构32还用于支撑第二电路板42。
步骤S24，如图2所示，将第一电路板41与第二电路板42的边缘通过第三电连接结构33电连接，第三电连接结构33还用于支撑第一电路板41与第二电路板42。
通过设置第三电连接结构33将第一电路板41与第二电路板42固定，通过设置第一电连接结构31与第二电连接结构32，将分别将两个半导体器件Q与对应电路板相互固定，同时第三电连接结构33还能连接所述第一电路板41与第二电路板42，进而使得第一半导体器件Q1通过第一电路板41连接到第二电路板42，最终均通过第二电路板42背离第一电路板41一侧的引脚与外部电路连接。
对于上述步骤S20中所说的将两个半导体层叠固定，本申请还提供了制备另一种半导体封装结构的封装方法，如图3、图13-图14所示，图13-图14为本申请实施例提供的另一种半导体封装方法在不同工艺步骤所对应的产品结构图。两个半导体器件Q分别为第一半导体器件Q1和第二半导体器件Q2；其中，在第二半导体器件Q2中，功能结构背离衬底10一侧表面为平面，平面具有露出第一电极端21的第一开口和露出第二电极端22的第二开口；对平面来说，可以预先形成开口，以便于后续将第一电极端21与第二电极端22相互连接。也可以在第一半导体器件Q1与第二半导体器件Q2连接后再进行打孔，基于打孔将两个半导体器件Q的第一电极端21和第二电极端22对应连接。
本申请实施例以预先形成开口为例进行说明：其中在将两个半导体器件Q制备完成后，需要将两个半导体器件层叠固定，该固定方式包括：
步骤S31，如图13所示，在平面或是第一半导体器件Q1的衬底10表面形成金属隔离层15。
为了便于将两个半导体器件Q的电极端连接起来，金属隔离层15对应第二半导体的第一电极端21和第二电极端22的位置预留了开口，如图13所示，以便于后续形成导电孔时，使得导电孔和金属隔离层15绝缘，避免短路。
步骤S32，如图14所示，将第一半导体器件Q1固定在平面上。
步骤S33，如图3所示，形成穿过第一半导体器件Q1的第一导电孔A1和第二导电孔A2，第一半导体器件Q1与第二半导体器件Q2的第一电极端21通过第一导电孔A1电连接，第二电极端22通过第二导电孔A2电连接；金属隔离层15与第一导电孔A1以及第二导电孔A2绝缘。
对于该方式来说，第一半导体器件Q1位于第二半导体器件Q2的功能结构上，降低了堆叠后的体积。同时第一半导体器件Q1还能对第二半导体器件Q2起到保护作用。通过第一导电孔A1和第二导电孔A2将第两个半导体器件Q的电极端连接起来，并在第一半导体件Q1的第一开口处与第二开口处稍作延长，使得第二半导体器件Q2的电极端也能与外部电路连接。为了使得两个半导体器件Q的电极端连接的稳定性，金属隔离层15在对应第一导电孔A1与第二导电孔A2的位置处进行了开口处理，从而保证了二者相互连接时的稳定性。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的封装方法而言，由于其与实施例公开的封装结构相对应，所以描述的比较简单，相关之处参见封装结构部分说明即可。
需要说明的是，在本申请的描述中，需要理解的是，附图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的附图标记标识同样的结构。另外，处于理解和易于描述，附图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其他元件上或者可以存在中间元件。另外，“在…上”是指将元件定位在另一元件上或者另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。
术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种半导体封装结构，其特征在于，包括：
两个层叠设置的半导体器件；
位于所述半导体器件之间的金属隔离层。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体器件包括：衬底以及位于所述衬底表面上的功能结构；所述功能结构包括用于电路互连的第一电极端和第二电极端。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述衬底为压电材料层；
所述功能结构包括：位于所述衬底表面的电极层，所述电极层背离所述衬底的一侧表面具有厚金属层，所述厚金属层用于所述电极层中不同电极的电连接；覆盖所述电极层以及所述厚金属层的绝缘保护层，所述绝缘保护层具有第一开口和第二开口；所述第一开口所露出的厚金属层作为所述第一电极端，所述第二开口所露出的厚金属层作为所述第二电极端。
4.根据权利要求2所述的半导体封装结构，其特征在于，在两个所述半导体器件的层叠方向上，两个所述半导体器件的第一电极端相对设置，两个所述半导体器件的第二电极端相对设置。
5.根据权利要求2所述的半导体封装结构，其特征在于，两个所述半导体器件分别为第一半导体器件和第二半导体器件；两个所述半导体器件的衬底相对设置；
所述第一半导体器件背离所述第二半导体器件的一侧具有第一电路板，所述第一半导体器件的第一电极端和第二电极端与所述第一电路板分别通过第一电连接结构电连接，所述第一电连接结构还用于支撑所述第一电路板；
所述第二半导体器件背离所述第一半导体器件的一侧具有第二电路板，所述第二半导体器件的第一电极端和第二电极端与所述第二电路板分别通过第二电连接结构电连接，所述第二电连接结构还用于支撑所述第二电路板；
其中，所述第一电路板与所述第二电路板的边缘通过第三电连接结构连接，所述第三电连接结构还用于支撑所述第一电路板与所述第二电路板。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述第一电路板和所述第二电路板为印刷电路板或是陶瓷电路板；
所述第二电路板背离所述第一电路板的一侧具有用于连接外部电路的引脚。
7.根据权利要求2所述的半导体封装结构，其特征在于，两个所述半导体器件分别为第一半导体器件和第二半导体器件；
所述第二半导体器件中，所述功能结构背离所述衬底的一侧表面为平面，所述平面具有露出所述第一电极端的第一开口和露出所述第二电极端的第二开口；
其中，所述第一半导体器件的衬底固定在所述平面上；所述第一半导体器件与所述第二半导体器件的第一电极端通过第一导电孔电连接，第二电极端通过第二导电孔电连接；所述金属隔离层与所述第一导电孔以及所述第二导电孔绝缘。
8.一种用于制备如权利要求1-7任一项所述半导体封装结构的封装方法，其特征在于，包括：
制备半导体器件；
将两个所述半导体器件层叠固定；
其中，两个所述半导体器件之间具有金属隔离层。
9.根据权利要求8所述的封装方法，其特征在于，制备所述半导体器件的方法包括：
提供衬底；
在所述衬底的一侧表面形成功能结构，所述功能结构包括用于电路互连的第一电极端和第二电极端。
10.根据权利要求9所述的封装方法，其特征在于，形成所述功能结构的方法包括：
在所述衬底的表面形成电极层；
在所述电极层背离所述衬底的一侧形成厚金属层；所述厚金属层用于所述电极层中不同电极的电连接；
形成覆盖所述电极层以及所述厚金属层的绝缘保护层，所述绝缘保护层具有第一开口和第二开口；所述第一开口所露出的厚金属层作为所述第一电极端，所述第二开口所露出的厚金属层作为所述第二电极端。
11.根据权利要求9所述的封装方法，其特征在于，两个所述半导体器件分别为第一半导体器件和第二半导体器件；
将两个所述半导体器件层叠固定，包括：
在所述第一半导体器件与所述第二半导体器件中一者的衬底表面形成所述金属隔离层；
将所述第一半导体器件的衬底与所述第二半导体器件的衬底相对贴合固定；
在所述第一半导体器件背离所述第二半导体器件的一侧固定连接第一电路板，在所述第二半导体器件背离所述第一半导体器件的一侧固定连接第二电路板；所述第一半导体器件的第一电极端和第二电极端与所述第一电路板分别通过第一电连接结构电连接，所述第一电连接结构还用于支撑所述第一电路板；所述第二半导体器件的第一电极端和第二电极端与所述第二电路板分别通过第二电连接结构电连接，所述第二电连接结构还用于支撑所述第二电路板；
将所述第一电路板与所述第二电路板的边缘通过第三电连接结构电连接，所述第三电连接结构还用于支撑所述第一电路板与所述第二电路板。
12.根据权利要求9所述的封装方法，其特征在于，两个所述半导体器件分别为第一半导体器件和第二半导体器件；所述第二半导体器件中，所述功能结构背离所述衬底的一侧表面为平面，所述平面具有露出所述第一电极端的第一开口和露出所述第二电极端的第二开口；
将两个所述半导体器件层叠固定，包括：
在所述平面或是所述第一半导体器件的衬底表面形成所述金属隔离层；
将所述第一半导体器件固定在所述平面上；
形成穿过所述第一半导体器件的第一导电孔和第二导电孔，所述第一半导体器件与所述第二半导体器件的第一电极端通过所述第一导电孔电连接，第二电极端通过所述第二导电孔电连接；所述金属隔离层与所述第一导电孔以及所述第二导电孔绝缘。
CN202310356048.5A 2023-03-23 2023-03-23 一种半导体封装结构及封装方法 Pending CN116169126A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310356048.5A CN116169126A (zh) 2023-03-23 2023-03-23 一种半导体封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310356048.5A CN116169126A (zh) 2023-03-23 2023-03-23 一种半导体封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN116169126A true CN116169126A (zh) 2023-05-26

Family

ID=86413414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310356048.5A Pending CN116169126A (zh) 2023-03-23 2023-03-23 一种半导体封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN116169126A (zh)

Similar Documents

Publication Publication Date Title
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP5819362B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP3495727B2 (ja) 半導体パッケージおよびその製造方法
US10014111B2 (en) Substrate terminal mounted electronic element
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US20090273884A1 (en) Capacitor component, method of manufacturing the same and semiconductor package
US20150041198A1 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2010199269A (ja) コンデンサおよびコンデンサモジュール
JP4738228B2 (ja) 半導体装置及び半導体装置の製造方法
US7884443B2 (en) Semiconductor device having a mounting substrate with a capacitor interposed therebetween
CN116169126A (zh) 一种半导体封装结构及封装方法
JP4012652B2 (ja) 半導体装置
JP3659439B2 (ja) 表面実装型電子部品
JP3152138B2 (ja) 弾性表面波装置
JP3854095B2 (ja) 多層回路基板
JP3836367B2 (ja) 高周波モジュール
WO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2002359343A (ja) 半導体装置
JP2012248611A (ja) モジュール
JP2003101382A (ja) 弾性表面波装置
JP7272003B2 (ja) 薄膜電子部品搭載基板及びその製造方法
JP3935833B2 (ja) 電子装置
JP4227477B2 (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
KR101382706B1 (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination