JPH09148524A - 高周波回路装置 - Google Patents

高周波回路装置

Info

Publication number
JPH09148524A
JPH09148524A JP30923895A JP30923895A JPH09148524A JP H09148524 A JPH09148524 A JP H09148524A JP 30923895 A JP30923895 A JP 30923895A JP 30923895 A JP30923895 A JP 30923895A JP H09148524 A JPH09148524 A JP H09148524A
Authority
JP
Japan
Prior art keywords
high frequency
frequency signal
ground potential
frequency circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30923895A
Other languages
English (en)
Other versions
JP3489926B2 (ja
Inventor
Yoshihiro Notani
佳弘 野谷
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30923895A priority Critical patent/JP3489926B2/ja
Priority to DE1996141875 priority patent/DE19641875C2/de
Publication of JPH09148524A publication Critical patent/JPH09148524A/ja
Application granted granted Critical
Publication of JP3489926B2 publication Critical patent/JP3489926B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 高周波信号ワイヤにおけるインピーダンス不
整合による高周波信号の減衰のない高周波回路装置を得
る。 【解決手段】 高周波信号ボンディングパッド４の両側
に接地電位ボンディングパッド１１を設け、隣接する二
つの高周波半導体チップ素子１の間において、上記ボン
ディングパッド４，及び９の間を高周波信号ワイヤ２、
及びこの高周波信号ワイヤ２に平行に配置された接地電
位ワイヤ１２により接続し、これらのワイヤ２．１２に
より疑似的なコプレーナ型高周波伝送線路を構成するよ
うにする。 【効果】 上記の疑似的なコプレーナ型高周波伝送線路
の特性インピーダンスを高周波伝送線路６のそれに整合
させることができ、高周波信号ワイヤ２と高周波半導体
チップ素子１との間のインピーダンス不整合に起因する
高周波信号の減衰を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波回路装置に
関し、特に高周波回路要素間をワイヤにより接続してな
る高周波回路装置に関する。
【０００２】
【従来の技術】従来のベース基板上に二つの高周波半導
体チップ素子をダイボンディングし、これらの素子間を
高周波信号ワイヤにより接続した高周波回路装置の断面
図，及び上面図をそれぞれ図２５，図２６に示す。高周
波半導体チップ素子６１は、半導体基板表面に、目的に
応じてＦＥＴ，抵抗，キャパシタ等が配置されたＩＣ
（集積回路）パターン５，上記高周波信号ワイヤ２をボ
ンディングするための高周波信号ボンディングパッド
４，及び高周波信号を伝達するための高周波伝送線路６
を設けてなる高周波回路要素である。ここで高周波伝送
線路６においては、所望の特性インピーダンスが得られ
るように、半導体基板の誘電率，厚み，及び線路の幅な
どが設定されている。また、高周波信号ワイヤ２は、高
周波半導体チップ素子６１の高周波信号ボンディングパ
ッド４にワイヤボンディングされており、これらのボン
ディングパッド４の間で高周波信号を伝達するためのも
のである。また、半導体チップ素子６１は、半田等のダ
イボンディング材３によって、キャリアあるいはパッケ
ージのベースメタルであるベース基板２０に取り付けら
れている。
【０００３】図２７は従来の高周波半導体チップ素子が
パッケージに実装されてなる高周波回路装置を示す上面
図である。この図においては、図２５，図２６と同一部
分には同一符号を付している。パッケージ７０は、金属
または表面に金属膜が形成されたセラミック基板等から
なるベース基板２０と、この基板２０上に設けられた下
層セラミック枠体２１，及びこの下層セラミック枠体２
１上に設けられた上層セラミック枠体２２とからなるも
のである。上層セラミック枠体２２上には、通常パッケ
ージ７０内を気密封止するための蓋が接着されている
が、この図ではその図示を省略している。下層セラミッ
ク枠体２１の表面上には、上層セラミック枠体２２の内
側と外側（すなわちパッケージ７０の内側と外側）の間
で高周波信号の伝達を行うためのパッケージ側伝送線路
９が、上層セラミック枠体２２の下を通って設けられて
おり、そのパッケージ内の部分はボンディングパッドと
しても用いることが可能である。このパッケージ側伝送
線路９においても高周波信号を伝送するため所望の線路
特性インピーダンスが得られるように、下層セラミック
枠体２１の誘電率，厚み，線路の幅などが設定されてい
る。ベース基板２０上には、上記の高周波半導体チップ
素子６１と、アルミナセラミック基板などにメッキ等を
用いて金属膜からなる高周波伝送線路６を形成してなる
高周波信号伝送用スルー線路６８が半田などによりダイ
ボンディングされている。このスルー線路６８において
も、高周波信号を伝送するため線路の特性インピーダン
スが所望の値となるように、アルミナセラミック基板の
誘電率，厚み，線路の幅などが設定されている。図２７
に示した例では、高出力を得るため、二つの高周波半導
体チップ素子６１を直列に配置し、さらにパッケージの
内部寸法にこれら二つの素子の長さを合わせるためのス
ルー線路６８が設けられ、そしてこれらの素子６１間、
素子６１とスルー線路６８の間、及びスルー線路６８と
パッケージ７０の間、素子６１とパッケージ７０の間の
電気的な接続をボンディングワイヤ２によって行ってい
る。ここでは簡易化のため、高周波信号ワイヤ２による
高周波信号線路の接続についてのみ図示し、バイアス端
子等を接続するボンディングワイヤの図示は省略してい
る。さらに、スルー線路６８はここでは上記のように長
さ調整のために用いているが、たとえば入出力のインピ
ーダンス整合回路として用いる場合もある。
【０００４】
【発明が解決しようとする課題】上記の図２７に示され
た従来の高周波回路装置におけるパッケージ内部での高
周波信号は、パッケージ側線路９、高周波信号ワイヤ
２、高周波信号伝送用スルー線路６８、高周波信号ワイ
ヤ２、高周波半導体チップ素子６１上の高周波伝送線路
６、高周波信号ワイヤ２、高周波半導体チップ素子６１
上の高周波伝送線路６、高周波信号ワイヤ２、パッケー
ジ側伝送線路９の順に伝送されていく。ここでパッケー
ジ側伝送線路９、スルー線路６８、高周波半導体チップ
素子６１上の高周波伝送線路６は、前述のように線路の
特性インピーダンスを所望の値とすることが可能で、通
常これは５０Ωになっている。一方、高周波信号ワイヤ
２の部分では特性インピーダンスの制御が不可能なた
め、この部分でインピーダンスの不整合がおこり、高周
波信号の反射損失が増加する。たとえば、長さ４ｍｍの
高周波信号伝送用スルー線路６８を両端間の距離が７５
〜１００μｍとなるように２ヶ並べその間を直径２５μ
ｍのＡｕワイヤで接続し、これらのスルー線路６８の上
記高周波信号ワイヤが接続されていない端の間で高周波
信号の減衰量を測定した結果を図２８に示す。この図か
らわかるように、この試料では高周波信号ワイヤでのイ
ンピーダンス不整合により、高周波信号の減衰量は１０
ｄＢを越えている。このように従来の図２７に示したよ
うな高周波回路装置においては、高周波信号ワイヤ２で
のインピーダンス不整合により、高周波半導体チップ素
子１の性能を最大限に引き出すことができないという問
題があった。
【０００５】この発明は、上記の問題に鑑みなされたも
のであり、高周波信号ワイヤにおけるインピーダンス不
整合による高周波信号の減衰のない高周波回路装置を提
供することを目的とするものである。
【０００６】
【課題を解決するための手段】この発明（請求項１）に
係る高周波回路装置は、高周波信号ボンディングパッ
ド，及びこの高周波信号ボンディングパッドの両側に設
けられた接地電位ボンディングパッドを各々有する複数
の高周波回路要素と、隣接する二つの上記高周波回路要
素の間において上記高周波信号ボンディングパッドの間
を接続する高周波信号ワイヤと、これら二つの高周波回
路要素の間においてこの高周波信号ボンディングパッド
の両側に設けられた上記接地電位ボンディングパッドの
間を接続するこの高周波信号ワイヤに平行に設けられた
接地電位ワイヤとを備えたものである。
【０００７】また、この発明（請求項２）に係る高周波
回路装置は、上記の高周波回路装置（請求項１）におい
て、その表面上に上記高周波回路要素が設けられてお
り、少なくとも上記高周波信号ワイヤ及び上記接地ワイ
ヤ直下の表面部分が接地電位である接地電位基板と、上
記接地電位基板と上記高周波信号ワイヤ及び上記接地電
位ワイヤとの間に設けられた誘電体とを備えたものであ
る。
【０００８】また、この発明（請求項３）に係る高周波
回路装置は、高周波信号ボンディングパッドを各々有す
る複数の高周波回路要素と、隣接する二つの上記高周波
回路要素の間において、これら各高周波回路要素の高周
波信号ボンディングパッドの間を接続する高周波信号ワ
イヤと、その表面上に上記高周波回路要素が設けられて
おり、少なくともこの高周波信号ワイヤ直下の表面部分
が接地電位である接地電位基板と、上記接地電位基板と
上記高周波信号ワイヤとの間に設けられた誘電体とを備
えたものである。
【０００９】また、この発明（請求項４）に係る高周波
回路装置は、上記の高周波回路装置（請求項２または
３）において、上記誘電体を、樹脂からなるものとした
ものである。
【００１０】また、この発明（請求項５）に係る高周波
回路装置は、上記の高周波回路装置（請求項２または
３）において、上記誘電体を、高誘電率材料が混入され
た樹脂からなるものとしたものである。
【００１１】また、この発明（請求項６）に係る高周波
回路装置は、上記の高周波回路装置（請求項１ないし３
のいずれか）において、上記複数の高周波回路要素のう
ちの少なくとも一つを、半導体チップからなる高周波半
導体チップ素子としたものである。
【００１２】また、この発明（請求項７）に係る高周波
回路装置は、上記の高周波回路装置（請求項１ないし３
のいずれか）において、上記複数の高周波回路要素のう
ちの少なくとも一つを、半導体チップからなる高周波半
導体チップ素子をパッケージの内側に設けてなる高周波
半導体パッケージ素子としたものである。
【００１３】
【発明の実施の形態】 実施の形態１． 構成１．この発明の実施の形態１における高周波回路装
置（請求項１）は、図１，２，３，４，５，または図
７，８に示すように、高周波信号ボンディングパッド
（４，９），（９），及びこの高周波信号ボンディング
パッド（４，９），（９）の両側に設けられた接地電位
ボンディングパッド（１１，３１），（３２）を各々有
する複数の高周波回路要素（１，８），（１００）と、
隣接する二つの上記高周波回路要素（１，８），（１０
０）の間において上記高周波信号ボンディングパッド
（４，９），（９）の間を接続する高周波信号ワイヤ
（２），（１０２）と、これら二つの高周波回路要素
（１，８），（１００）の間においてこの高周波信号ボ
ンディングパッド（４，９），（９）の両側に設けられ
た上記接地電位ボンディングパッド（１１，３１），
（３２）の間を接続するこの高周波信号ワイヤ（２），
（１０２）に平行に設けられた接地電位ワイヤ（１
２），（１１２）とを備えたものである。これにより、
上記高周波信号ワイヤ（２），（１０２）と上記接地電
位ワイヤ（１２），（１１２）とは、疑似的なコプレー
ナ型高周波伝送線路を構成することとなり、これらのワ
イヤの間の距離等を適切な値に設定することにより、こ
の伝送線路の特性インピーダンスを、上記高周波回路要
素（１，８），（１００）のインピーダンスと整合させ
ることができる。このため、上記高周波信号ワイヤ
（２），（１０２）と上記高周波回路要素（１，８），
（１００）との間のインピーダンス不整合に起因する高
周波信号の減衰を防止することができる。
【００１４】構成２．この発明の実施の形態１における
高周波回路装置（請求項６）は、図１，２，３，４，５
に示すように、上記の構成１の高周波回路装置（請求項
１）において、上記複数の高周波回路要素のうちの少な
くとも一つを、半導体チップからなる高周波半導体チッ
プ素子（１）である上記高周波回路要素を含むものとし
たものである。これにより、上記高周波信号ワイヤ
（２）と上記接地電位ワイヤ（１２）とは上記のように
疑似的なコプレーナ型高周波伝送線路を構成することと
なり、高周波半導体チップ素子（１）の間を接続するこ
の伝送線路を高周波半導体チップ素子（１）にインピー
ダンス整合させることができ、上記高周波信号ワイヤ
（２）の接続部分でのインピーダンス不整合に起因する
高周波信号の減衰を防止することができる。
【００１５】構成３．この発明の実施の形態１における
高周波回路装置（請求項７）は、図７，８に示すよう
に、上記の構成１の高周波回路装置（請求項１）におい
て、上記複数の高周波回路要素のうちの少なくとも一つ
を、半導体チップからなる高周波半導体チップ素子（１
０１）をパッケージの内側に設けてなる高周波半導体パ
ッケージ素子（１００）としたものである。これによ
り、上記高周波信号ワイヤ（１０２）と上記接地電位ワ
イヤ（１１２）とは上記のように疑似的なコプレーナ型
高周波伝送線路を構成することとなり、高周波半導体パ
ッケージ素子（１００）の間を接続するこの伝送線路を
高周波半導体パッケージ素子（１００）にインピーダン
ス整合させることができ、上記高周波信号ワイヤ（１０
２）の接続部分でのインピーダンス不整合に起因する高
周波信号の減衰を防止することができる。
【００１６】実施例１．この発明の実施の形態１におけ
る一実施例について説明する。図１，図２，図３に本実
施例１による、ベース基板上に二つの高周波半導体チッ
プ素子を備え、これらの素子の間をワイヤで接続した高
周波回路装置の斜視図，側面図，上面図を示す。上記高
周波半導体チップ素子１は、ＧａＡｓ等からなる半導体
基板の表面に、ＩＣ（集積回路）パターン５，高周波信
号ボンディングパッド４，接地電位ボンディングパッド
１１，及び高周波信号を伝達するための高周波伝送線路
６を設けてなる高周波回路要素である。ただし、図１は
上記ワイヤ２，１２及びボンディングパッド４，１１の
近傍を拡大して示した図である。
【００１７】上記ＩＣパターン５は、上記半導体基板上
に目的に応じてＦＥＴ（電界効果トランジスタ），抵
抗，キャパシタ等を配置したものである。また、高周波
伝送線路６において所望の特性インピーダンスが得られ
るように、半導体基板の誘電率，厚み，及び線路の幅な
どが設定されている。また、高周波信号ワイヤ２は、高
周波半導体チップ素子１の高周波信号ボンディングパッ
ド４にワイヤボンディングされており、二つの素子１の
これらのボンディングパッド４の間で高周波信号を伝達
するためのものである。さらに、接地電位ワイヤ１２
は、それぞれの素子１の接地電位ボンディングパッド１
１にワイヤボンディングされており、上記高周波信号ワ
イヤ２に平行に設けられている。なお、高周波信号ワイ
ヤ２，及び接地電位ワイヤ１２は直径２５μｍ程度のＡ
ｕワイヤからなり、これらのワイヤのワイヤボンディン
グは熱圧着法，超音波熱圧着法等を用いて行われる。
【００１８】上記半導体チップ素子１は、半田等のダイ
ボンディング材３によって、キャリアあるいはパッケー
ジのベースメタルであるベース基板２０に取り付けられ
ている。ベース基板２０は、通常全体がＣｕＷ等の金属
であるか、または表面にメッキなどを用いてＡｕ等の金
属膜が形成されたセラミック基板であり、この金属また
は金属膜の電位は接地電位に固定される。さらに、高周
波半導体チップ素子１の裏面、すなわちダイボンディン
グ面は一般に半田等のダイボンディング材３を介してベ
ース基板２０表面に電気的に接触しているため、その電
位は接地電位となっている。この場合、上記接地電位ボ
ンディングパッド１１は、スルーホール（図示せず）に
より上記の半導体基板裏面に接続されることによって接
地電位に固定される。このスルーホールは、素子１を構
成する半導体基板の表面と裏面の間に設けられた貫通孔
の内面にＡｕメッキ等によりメタライズを施すことによ
り形成される。図では省略しているが、このスルーホー
ルは、接地電位ボンディングパッド１１に隣接する領域
に設け、スルーホールと接地電位ボンディングパッド１
１の間は半導体基板表面上に金属膜を形成して接続すれ
ばよい。なお、スルーホールを用いずに、半導体基板の
側面にメタライズを行うことにより、接地電位ボンディ
ングパッド１１と半導体基板裏面とを接続してもよい。
【００１９】本実施例１による上記高周波半導体チップ
素子１をパッケージ７０に実装してなる高周波回路装置
の上面図を図４に、図４におけるＡ−Ａ’面での断面図
を図５に示す。これらの図においては、図１，図２，図
３と同一部分には同一符号を付している。パッケージ７
０は、ベース基板２０，この基板２０上に設けられた下
層セラミック枠体２１，及びこの下層セラミック枠体２
１上に設けられた上層セラミック枠体２２からなるもの
である。上層セラミック枠体２２上には、通常パッケー
ジ７０内を気密封止するための蓋が接着されるが、この
図ではその記載を省略している。
【００２０】上記下層セラミック枠体２１の表面上に
は、上層セラミック枠体２２の内側と外側（すなわちパ
ッケージ７０の内側と外側）の間で高周波信号の伝達を
行うためのパッケージ側伝送線路９が、上層セラミック
枠体２２の下を通って設けられており、そのパッケージ
７０の内側の部分はボンディングパッドともなってい
る。このパッケージ側伝送線路９においても、高周波信
号を伝送するための所望の線路特性インピーダンスが得
られるように、下層セラミック枠体２１の誘電率，厚
み，線路の幅などが設定されている。なお、パッケージ
側伝送線路９は、一般にＷ等からなる金属膜で構成さ
れ、露出した表面にはＡｕメッキが施されている。
【００２１】また、パッケージ７０内部（上層セラミッ
ク枠体２２の内側）の上記下層セラミック枠体２１表面
上のパッケージ側伝送線路９の両側の領域には、パッケ
ージ側接地電位ボンディングパッド３１が設けられてい
る。このパッケージ側接地電位ボンディングパッド３１
も、上記接地電位ボンディングパッド１１と同様に、下
層セラミック枠体２１に形成された貫通孔内の全体にタ
ングステンを混入したペースト等を充填して形成された
スルーホールにより、または上記下層セラミック枠体２
１の側面に施されたメタライズにより、上記ベース基板
２０の表面に接続され、その電位は接地電位に固定され
ている。
【００２２】上記ベース基板２０上には、上記の高周波
半導体チップ素子１と、アルミナセラミックあるいはサ
ファイア等からなる基板にメッキ等により金属膜からな
る高周波伝送線路６が形成された高周波信号伝送用スル
ー線路８がハンダなどによりダイボンディングされてい
る。このスルー線路８においても、高周波信号を伝送す
るため線路の特性インピーダンスが所望の値となるよう
に、上記基板の誘電率，厚み，線路の幅などが設定さ
れ、また高周波信号ボンディングパッド４の両側に接地
電位ボンディングパッド１１が形成されている。このス
ルー線路８においても、上記半導体チップ素子１と同様
に、接地電位ボンディングパッド１１は、上記基板に形
成された貫通孔内の全体にタングステンを混入したペー
スト等を充填して形成されるスルーホール、または上記
基板の側面に施されたメタライズにより、ベース基板２
０の表面に接続され、接地電位に固定されている。
【００２３】図４，図５に示した例では、高出力を得る
ため、二つの高周波半導体チップ素子１を直列に配置
し、さらにパッケージ７０の内部寸法にこれら二つの素
子の長さを合わせるためのスルー線路８が設けられ、そ
してこれらの素子１の間、素子１とスルー線路８との
間、スルー線路８とパッケージ７０との間、及び素子１
とパッケージ７０との間において、高周波信号ボンディ
ングパッド４，９間に高周波信号ワイヤ２，接地電位ボ
ンディングパッド１１，３１間に接地電位ワイヤ１２を
張架することにより、これらの間を電気的に接続してい
る。接地電位ワイヤ１２は、高周波信号ワイヤ２に平行
になるように設けられており、これらのワイヤは疑似的
なコプレーナ型高周波伝送線路を構成している。高周波
半導体チップ素子１，及び高周波伝送用スルー線路８に
設けられた高周波伝送線路６，並びにパッケージ側伝送
線路９の特性インピーダンスは通常５０Ωとなってお
り、この場合上記の高周波信号ワイヤ２と接地電位ワイ
ヤ１２とから構成される疑似的なコプレーナ型伝送線路
のインピーダンスも５０Ωに近づくように、高周波信号
ワイヤ２と接地電位ワイヤ１２との間の距離等を設定す
る。なお、スルー線路８は、上記の高周波回路装置では
高周波半導体チップ素子１の長さ調整のために用いてい
るが、入出力のインピーダンス整合回路として用いる場
合もある。また、図では簡易化のため高周波信号ワイヤ
２，及び接地電位ワイヤ１２による高周波信号線路の接
続についてのみ記載し、バイアス端子等に接続されてい
るボンディングワイヤは省略している。
【００２４】本実施例１においては、高周波半導体チッ
プ素子１の間、高周波半導体チップ素子１と高周波スル
ー線路８との間、高周波半導体チップ素子１とパッケー
ジ７０との間、及び高周波スルー線路８とパッケージ７
０との間を、上記のように高周波信号ワイヤ２とこれと
平行に設けられた接地電位ワイヤ１２とにより接続し、
疑似的なコプレーナ型伝送線路を構成するようにしたか
ら、これらのワイヤの間の距離等を適切な値に設定する
ことにより、上記のワイヤで構成される疑似的なコプレ
ーナ型伝送線路の特性インピーダンスを、上記高周波半
導体チップ素子１，及び高周波伝送用スルー線路８にお
ける伝送線路６，及びパッケージ側伝送線路９の特性イ
ンピーダンスと整合させることができる。このため、上
記高周波信号ワイヤ２と上記伝送線路６，９との間のイ
ンピーダンス不整合に起因する高周波信号の減衰を防止
することができる。
【００２５】図６にそれぞれ長さ４ｍｍの二つの上記高
周波伝送用スルー線路８を７５〜１００μｍの間隔で並
べ、その間を直径２５μｍのＡｕワイヤからなる高周波
信号ワイヤ２，及び接地電位ワイヤ１２により、これら
のワイヤがスルー線路８内の伝送線路６と同一の特性イ
ンピーダンスを有する上記の疑似的なコプレーナ型伝送
線路を構成するように接続した場合の，上記高周波伝送
用スルー線路８の間の高周波信号の減衰量を示す。ただ
し、この減衰量は、上記二つの高周波伝送用スルー線路
６のワイヤで接続されていない側の入出力端子（ボンデ
ィングパッド）の間で測定されたものである。この図か
ら、図２８に示した従来の場合に比べて明らかに高周波
信号の減衰量が少ないことがわかる。
【００２６】なお、ここでは高周波信号ワイヤ２，及び
接地電位ワイヤ１２にＡｕワイヤを用いたが、これにＡ
ｌワイヤ、Ｃｕワイヤ、Ａｕリボン等を用いてもよい。
また、高周波半導体チップ素子１を構成する半導体基板
としては、上記のＧａＡｓ以外にも、他の化合物半導
体、またはＳｉ等を用いてもよい。
【００２７】実施例２．この発明の実施の形態１におけ
る他の実施例について説明する。本実施例２は、その内
部に高周波半導体チップ素子を備えたパッケージからな
る高周波半導体パッケージ素子の間を、上記実施例１と
同様の高周波信号ワイヤ及び接地電位ワイヤを用いて接
続するようにしたものである。
【００２８】図７，図８に本実施例２による、基板４０
上に二つの高周波半導体パッケージ素子１００を備え、
これらの素子の間をワイヤ１０２，１１２で接続してな
る高周波回路装置の斜視図，側面図を示す。図１〜５と
同一部分には同一符号を付して、その詳しい説明は省略
する。図において、２３はパッケージ内部を気密封止す
るための蓋、３２はその電位が接地電位に固定されてい
る接地電位ボンディングパッド、１０２は高周波信号ワ
イヤ、１１２は接地電位ワイヤである。高周波半導体パ
ッケージ素子１００は、図に示されているように、ベー
ス基板３０，下層セラミック枠体２１，上層セラミック
枠体２２，蓋２３，及びベース基板３０上に設けられた
高周波半導体チップ素子１０１，高周波伝送用スルー線
路等からなるものである。ただし、高周波伝送用スルー
線路の図示は省略している。また、上層セラミック枠体
２２の外側の下層セラミック枠体２１表面には、パッケ
ージ側伝送線路９の両側に接地電位ボンディングパッド
３２が設けられている。このボンディングパッド３２
は、上記実施例１に記載したパッケージ側接地電位ボン
ディングパッド３１と同様に、スルーホールまたは下層
セラミック枠体２１の側面に形成されたメタライズによ
りベース基板３０に接続され、その電位は接地電位に固
定されている。
【００２９】さらに、これらの高周波半導体パッケージ
素子１００の間においては、パッケージ側伝送線路９間
はこの伝送線路９にワイヤボンディングされた高周波信
号ワイヤ１０２により接続され、接地電位ボンディング
パッド３２間はこのボンディングパッド３２にワイヤボ
ンディングされた接地電位ワイヤ１１２により接続され
ている。この接地電位ワイヤ１１２も、上記実施例１と
同様に、高周波信号ワイヤ１０２に平行になるように設
けられており、これらのワイヤ１０２，１１２は疑似的
なコプレーナ型高周波伝送線路を構成している。これら
のワイヤは直径２５μｍ程度のＡｕワイヤである。パッ
ケージ側伝送線路９の特性インピーダンスは通常５０Ω
となっているため、上記の高周波信号ワイヤ１０２と接
地電位ワイヤ１１２から構成される上記の疑似的なコプ
レーナ型伝送線路の特性インピーダンスも５０Ωに近づ
くように、高周波信号ワイヤ１０２と接地電位ワイヤ１
１２との間の距離等が設定されている。
【００３０】本実施例２においては、高周波半導体パッ
ケージ素子１００の間を、上記のように高周波信号ワイ
ヤ１０２とこれと平行に設けられた接地電位ワイヤ１１
２とにより接続し、これらのワイヤが疑似的なコプレー
ナ型伝送線路を構成するようにしているから、これらの
ワイヤの間の距離等を適切な値に設定することにより、
上記のワイヤ１０２，１１２で構成される疑似的なコプ
レーナ型伝送線路の特性インピーダンスをパッケージ側
伝送線路９の特性インピーダンスに整合させることがで
きる。このため、上記高周波信号ワイヤ１０２と上記伝
送線路９との間のインピーダンス不整合に起因する高周
波信号の減衰を防止することができる。
【００３１】なお、高周波半導体パッケージ素子１００
の間を接続するワイヤには、Ａｕワイヤを用いている
が、これに幅０．１〜０．２ｍｍ，厚さ５０μｍ程度の
Ａｕリボンを用いてもよい。
【００３２】実施の形態２． 構成１．この発明の実施の形態２における高周波回路装
置（請求項２）は、図９，１０，１１，１２，または図
１３，１４，１５，１６に示すように、高周波信号ボン
ディングパッド（４），（９），及びこの高周波信号ボ
ンディングパッド（４），（９）の両側に設けられた接
地電位ボンディングパッド（１１），（３２）を各々有
する複数の高周波回路要素（１），（１００）と、隣接
する二つの上記高周波回路要素（１），（１００）の間
において上記高周波信号ボンディングパッド（４），
（９）の間を接続する高周波信号ワイヤ（２），（１０
２）と、これら二つの高周波回路要素（１），（１０
０）の間においてこの高周波信号ボンディングパッド
（４），（９）の両側に設けられた上記接地電位ボンデ
ィングパッド（１１），（３２）の間を接続する、この
高周波信号ワイヤ（２），（１０２）に平行に設けられ
た接地電位ワイヤ（１２），（１１２）と、その表面上
に上記高周波回路要素（１），（１００）が設けられて
おり、少なくとも上記高周波信号ワイヤ（２），（１０
２）及び上記接地電位ワイヤ（１２），（１１２）の直
下の表面部分が接地電位である接地電位基板（３０），
（５０）と、この接地電位基板（３０），（５０）と、
上記高周波信号ワイヤ（２），（１０２）及び上記接地
電位ワイヤ（１２），（１１２）との間に設けられた誘
電体（１３，１５），（１１３，１１５）とを備えたも
のである。これにより、上記高周波信号ワイヤ（２），
（１０２），上記接地電位ワイヤ（１２），（１１
２），上記接地電位基板（３０），（５０），及び上記
誘電体（１３，１５），（１１３，１１５）は、疑似的
な接地面付コプレーナ型高周波伝送線路を構成すること
となり、これらのワイヤの間の距離，ワイヤと接地電位
基板（３０），（５０）表面との間の距離，上記誘電体
（１３，１５），（１１３，１１５）の誘電率等を適切
な値に設定することにより、この伝送線路の特性インピ
ーダンスを、上記高周波回路要素（１），（１００）の
インピーダンスに整合させることができる。このため、
上記高周波信号ワイヤ（２），（１０２）と上記高周波
回路要素（１），（１００）との間のインピーダンス不
整合に起因する高周波信号の減衰を防止することができ
る。
【００３３】構成２．この発明の実施の形態２における
高周波回路装置（請求項４）は、図９，１０，または図
１３，１４に示すように、上記の構成１の高周波回路装
置（請求項２）において、上記誘電体（１３），（１１
３）を、樹脂からなるものとしたものである。これによ
り、上記誘電体を容易に形成することができ、また、樹
脂の材料を変えることにより、誘電体（１３），（１１
３）の誘電率を変えることができ、上記の疑似的な接地
面付コプレーナ型高周波伝送線路の特性インピーダンス
を広い範囲で制御することができる。
【００３４】構成３．この発明の実施の形態２における
高周波回路装置（請求項５）は、図１１，１２，または
図１５，１６に示すように、上記の構成１の高周波回路
装置（請求項２）において、上記誘電体（１３），（１
１３）を、高誘電率材料（１５），（１１５）が混入さ
れた樹脂からなるものとしたものである。これにより、
上記誘電体を容易に形成することができ、また、樹脂の
材料を変えることにより、上記誘電体（１３），（１１
３）の誘電率を変えることができるだけでなく、上記高
誘電率材料（１５），（１１５）の材質または混入比率
を変化させることにより、上記誘電体の誘電率を変える
ことができ、上記の疑似的な接地面付コプレーナ型高周
波伝送線路の特性インピーダンスを上記構成２の高周波
回路装置より広い範囲で制御することができる。
【００３５】構成４．この発明の実施の形態２における
高周波回路装置（請求項６）は、図９，１０，１１，１
２に示すように、上記の構成１の高周波回路装置（請求
項２）において、上記複数の高周波回路要素のうちの少
なくとも一つを、半導体チップからなる高周波半導体チ
ップ素子（１）としたものである。これにより、上記の
ように上記高周波信号ワイヤ（２），上記接地電位ワイ
ヤ（１２），上記接地電位基板（３０），及び上記誘電
体（１３，１５）は、疑似的な接地面付コプレーナ型高
周波伝送線路を構成することとなり、高周波半導体チッ
プ素子（１）の間を接続するこの伝送線路を高周波半導
体チップ素子（１）にインピーダンス整合させることが
でき、上記高周波信号ワイヤ（２）の接続部分でのイン
ピーダンス不整合に起因する高周波信号の減衰を防止す
ることができる。
【００３６】構成５．この発明の実施の形態２における
高周波回路装置（請求項７）は、図１３，１４，１５，
１６に示すように、上記の構成１の高周波回路装置（請
求項２）において、上記複数の高周波回路要素のうちの
少なくとも一つを、半導体チップからなる高周波半導体
チップ素子（１０１）をパッケージの内側に設けてなる
高周波半導体パッケージ素子（１００）としたものであ
る。これにより、上記のように上記高周波信号ワイヤ
（１０２），上記接地電位ワイヤ（１１２），上記接地
電位基板（５０），及び上記誘電体（１１３，１１５）
は、疑似的な接地面付コプレーナ型高周波伝送線路を構
成することとなり、高周波半導体パッケージ素子（１０
０）の間を接続するこの伝送線路を高周波半導体パッケ
ージ素子（１００）にインピーダンス整合させることが
でき、上記高周波信号ワイヤ（１０２）の接続部分での
インピーダンス不整合に起因する高周波信号の減衰を防
止することができる。
【００３７】実施例３．この発明の実施の形態２におけ
る一実施例について説明する。本実施例３は、高周波半
導体チップ素子の間を、上記実施例１と同様の高周波信
号ワイヤ及び接地電位ワイヤを用いて接続し、さらにこ
れらのワイヤとベース基板（接地電位基板）との間に誘
電体を設けるようにしたものである。
【００３８】図９，１０に本実施例３による、ベース基
板３０上に二つの高周波半導体チップ素子１を備え、こ
れらの素子の間をワイヤ２，１２で接続した高周波回路
装置の斜視図，側面図を示す。図１〜８と同一部分には
同一符号を付して、その詳しい説明は省略する。図にお
いて、１３はエポキシ樹脂からなる誘電体であり、３０
は少なくともその表面の電位が接地電位に固定されてい
るベース基板（接地電位基板）である。このベース基板
３０は、その全体がＣｕＷ等の金属であるか、または表
面にメッキなどによりＡｕ等の金属膜が形成されたセラ
ミック基板であり、この金属または金属膜の電位は常に
接地電位に固定されている。
【００３９】これらの高周波半導体チップ素子１の間に
おいては、上記実施例１と同様に、高周波信号ボンディ
ングパッド４の間は高周波信号ワイヤ２により接続さ
れ、接地電位ボンディングパッド１１の間は高周波信号
ワイヤ２に平行な接地電位ワイヤ１２により接続されて
いる。さらに、上記実施例１とは異なり、これらのワイ
ヤ２，１２と接地電位基板である上記ベース基板３０表
面の間にはエポキシ樹脂からなる誘電体１３が設けら
れ、ワイヤ２，１２，誘電体１３，及びベース基板３０
は疑似的な接地面付コプレーナ型高周波伝送線路を構成
している。なお、誘電体１３には、上記のエポキシ樹脂
の他にシリコン樹脂，ポリイミド樹脂等を用いてもよ
い。誘電体１３の材質を変化させることにより、その誘
電率を変えることができる。
【００４０】本実施例３においては、高周波信号ワイヤ
２，接地電位ワイヤ１２，誘電体１３，及びベース基板
（接地電位基板）３０は、疑似的な接地面付コプレーナ
型高周波伝送線路を構成することとなり、これらのワイ
ヤ２，１２の間の距離，ワイヤ２，１２と接地電位基板
３０表面との間の距離，誘電体１３の誘電率等を適切な
値に設定することにより、この伝送線路の特性インピー
ダンスを、高周波半導体チップ素子１において高周波信
号ボンディングパッド４に接続されている伝送線路６の
特性インピーダンスと整合させることができる。このた
め、上記高周波信号ワイヤ２と上記高周波回路要素１と
の間のインピーダンス不整合に起因する高周波信号の減
衰を防止することができる。
【００４１】上記高周波半導体チップ素子１に設けられ
た伝送線路６の特性インピーダンスは通常５０Ωとなっ
ているため、高周波信号ワイヤ２と接地電位ワイヤ１２
とから構成される上記の疑似的な接地面付コプレーナ型
伝送線路のインピーダンスも５０Ωに近づくように、高
周波信号ワイヤ２と接地電位ワイヤ１２との間の距離，
これらのワイヤとベース基板３０表面との間の距離，誘
電体１３の誘電率等が設定されている。
【００４２】また、上記の図９，１０に示した高周波回
路装置においては、誘電体１３にはエポキシ樹脂を用い
ているが、図１１，１２に示すように、この誘電体とし
てエポキシ樹脂に高誘電率材料であるチタン酸バリウム
１５等の粒子を混入したものを用いてもよい。なお、こ
の高誘電率材料には上記のチタン酸バリウムの他に、チ
タン酸カルシウム，ニオブ酸リチウム等を用いてもよ
い。このような高誘電率材料の粒子の混入密度，または
この高誘電率材料の材質を変えることにより、誘電体１
３の誘電率を広い範囲で変化させることができ、上記の
疑似的な接地面付コプレーナ型高周波伝送線路の特性イ
ンピーダンスの制御を容易に行うことができることとな
る。
【００４３】また、上記の図９〜１２に示した高周波回
路装置においては、高周波半導体チップ素子１の間を接
続しているが、上記実施例１と同様に、高周波半導体チ
ップ素子１と高周波伝送用スルー線路８との間，高周波
半導体チップ素子１とパッケージ７０との間，高周波伝
送用スルー線路８とパッケージ７０との間を、上記のよ
うなワイヤ２，１２，誘電体１３，及びベース基板３０
からなる疑似的な接地面付コプレーナ型高周波伝送線路
により接続してもよく、この場合もワイヤによる接続部
分でのインピーダンス不整合に起因する高周波信号の減
衰を防止することができる。
【００４４】実施例４．この発明の実施の形態２におけ
る他の実施例について説明する。本実施例４は、その内
部に高周波半導体チップ素子を備えたパッケージからな
る高周波半導体パッケージ素子の間を、上記実施例３と
同様に、高周波信号ワイヤ及び接地電位ワイヤを用いて
接続し、これらのワイヤと接地電位基板表面との間に誘
電体を設けるようにしたものである。
【００４５】図１３，図１４に本実施例４による、基板
（接地電位基板）５０上に二つの高周波半導体パッケー
ジ素子１００を備え、これらの素子１００の間をワイヤ
１０２，１１２で接続した高周波回路装置の斜視図，側
面図を示す。図１〜１２と同一部分には同一符号を付し
て、その詳しい説明は省略する。図１３，図１４に示し
た高周波回路装置は、高周波半導体パッケージ素子１０
０の間において、パッケージ側伝送線路９の間を高周波
信号ワイヤ１０２で接続し、接地電位ボンディングパッ
ド３２の間を接地電位ワイヤ１１２により接続し、さら
に高周波信号ワイヤ１０２，及び接地電位ワイヤ１１２
と基板５０表面との間にエポキシ樹脂からなる誘電体１
１３を設けたものである。なお、誘電体１１３には、上
記のエポキシ樹脂の他にシリコン樹脂，ポリイミド樹脂
等を用いてもよい。誘電体１１３の材質を変化させるこ
とにより、その誘電率を変えることができる。ただし、
上記基板５０は少なくとも上記ワイヤ１０２，１１２直
下の表面部分が接地電位に固定されている接地電位基板
である。パッケージ側伝送線路９，接地電位ボンディン
グパッド３２，及びこれらを接続する高周波信号ワイヤ
１０２，接地電位ワイヤ１１２は上記実施例２の図７，
図８に示したものと同じでものである。これらのワイヤ
１０２，１１２と接地電位基板５０の間にエポキシ樹脂
からなる誘電体１１３が設けられているため、上記実施
例３と同様に、ワイヤ１０２，１１２，誘電体１１３，
及び接地電位基板５０により、疑似的な接地面付コプレ
ーナ型高周波伝送線路が構成されることとなる。
【００４６】本実施例４においては、高周波信号ワイヤ
１０２，接地電位ワイヤ１１２，誘電体１１３，及び接
地電位基板５０は、疑似的な接地面付コプレーナ型高周
波伝送線路を構成することとなり、これらのワイヤ１０
２，１１２の間の距離，ワイヤ１０２，１１２と接地電
位基板５０表面との間の距離，誘電体１１３の誘電率等
を適切な値に設定することにより、この伝送線路の特性
インピーダンスを、パッケージ側伝送線路９の特性イン
ピーダンスと整合させることができる。このため、上記
高周波信号ワイヤ１０２と上記高周波半導体パッケージ
素子１００との間のインピーダンス不整合に起因する高
周波信号の減衰を防止することができる。
【００４７】パッケージ側伝送線路９の特性インピーダ
ンスは通常５０Ωとなっており、この場合上記の高周波
信号ワイヤ１０２と接地電位ワイヤ１１２から構成され
る疑似的な接地面付コプレーナ型伝送線路のインピーダ
ンスも５０Ωに近づくようにする。
【００４８】また、上記の図１３，図１４に示した高周
波回路装置においては、誘電体１１３にエポキシ樹脂を
用いているが、図１５，図１６に示すように、この誘電
体としてエポキシ樹脂に高誘電率材料であるチタン酸バ
リウム１１５等の粒子を混入したものを用いてもよい。
なお、この高誘電率材料には上記のチタン酸バリウムの
他に、チタン酸カルシウム，ニオブ酸リチウム等を用い
てもよい。このような高誘電率材料の粒子の混入密度，
またはこの高誘電率材料の材質を変えることにより、誘
電体１１３の誘電率を広い範囲で変化させることがで
き、上記の疑似的な接地面付コプレーナ型高周波伝送線
路の特性インピーダンスの制御を容易に行うことができ
ることとなる。
【００４９】なお、高周波半導体パッケージ素子１００
の間を接続するワイヤには、Ａｕワイヤを用いている
が、これには幅０．１〜０．２ｍｍ，厚さ５０μｍ程度
のＡｕリボンを用いてもよい。
【００５０】実施の形態３． 構成１．この発明の実施の形態３における高周波回路装
置（請求項３）は、図１７，１８，１９，２０，または
図２１，２２，２３，２４に示すように、高周波信号ボ
ンディングパッド（４），（９）を各々有する複数の高
周波回路要素（１），（１００）と、隣接する二つの上
記高周波回路要素（１），（１００）の間において、こ
れら各高周波回路要素（１），（１００）の高周波信号
ボンディングパッド（４），（９）の間を接続する高周
波信号ワイヤ（２），（１０２）と、その表面上に上記
高周波回路要素（１），（１００）が設けられており、
少なくともこの高周波信号ワイヤ（２），（１０２）の
直下の表面部分が接地電位である接地電位基板（３
０），（５０）と、上記接地電位基板（３０），（５
０）と上記高周波信号ワイヤ（２），（１０２）との間
に設けられた誘電体（１３，１５），（１１３，１１
５）とを備えたものである。これにより、上記高周波信
号ワイヤ（２），（１０２），上記接地電位基板（３
０），（５０），及び上記誘電体（１３，１５），（１
１３，１１５）は、疑似的なマイクロストリップ型高周
波伝送線路を構成することとなり、このワイヤ（２），
（１０２）と接地電位基板（３０），（５０）表面との
間の距離，上記誘電体（１３，１５），（１１３，１１
５）の誘電率等を適切な値に設定することにより、この
伝送線路の特性インピーダンスを、上記高周波回路要素
（１），（１００）のインピーダンスに整合させること
ができる。このため、上記高周波信号ワイヤ（２），
（１０２）と上記高周波回路要素（１，８），（１０
０）との間のインピーダンス不整合に起因する高周波信
号の減衰を防止することができる。
【００５１】構成２．この発明の実施の形態３における
高周波回路装置（請求項４）は、図１７，１８，または
図２１，２２に示すように、上記の構成１の高周波回路
装置（請求項３）において、上記誘電体（１３），（１
１３）を、樹脂からなるものとしたものである。これに
より、上記誘電体を容易に形成することができ、また、
樹脂の材料を変えることにより、誘電体（１３），（１
１３）の誘電率を変えることができ、上記の疑似的なマ
イクロストリップ型高周波伝送線路の特性インピーダン
スを広い範囲で制御することができる。
【００５２】構成３．この発明の実施の形態３における
高周波回路装置（請求項５）は、図１９，２０，または
図２３，２４に示すように、上記の構成１の高周波回路
装置（請求項３）において、上記誘電体（１３），（１
１３）を、高誘電率材料（１５），（１１５）が混入さ
れた樹脂からなるものとしたものである。これにより、
上記誘電体（１３），（１１３）を容易に形成すること
ができ、また、樹脂の材料を変えることにより、上記誘
電体（１３），（１１３）の誘電率を変えることができ
るだけでなく、上記高誘電率材料（１５），（１１５）
の材質または混入比率を変化させることにより、上記誘
電体の誘電率を変えることができ、上記の疑似的なマイ
クロストリップ型高周波伝送線路の特性インピーダンス
を上記構成２の高周波回路装置より広い範囲で制御する
ことができる。
【００５３】構成４．この発明の実施の形態３における
高周波回路装置（請求項６）は、図１７，１８，１９，
２０に示すように、上記の構成１の高周波回路装置（請
求項３）において、上記複数の高周波回路要素のうちの
少なくとも一つを、半導体チップからなる高周波半導体
チップ素子（１）としたものである。これにより、上記
のように、上記高周波信号ワイヤ（２），上記接地電位
基板（３０），及び上記誘電体（１３，１５）は、疑似
的なマイクロストリップ型高周波伝送線路を構成するこ
ととなり、高周波半導体チップ素子（１）の間を接続す
るこの伝送線路を高周波半導体チップ素子（１）にイン
ピーダンス整合させることができ、上記高周波信号ワイ
ヤ（２）の接続部分でのインピーダンス不整合に起因す
る高周波信号の減衰を防止することができる。
【００５４】構成５．この発明の実施の形態３における
高周波回路装置（請求項７）は、図２１，２２，２３，
２４に示すように、上記の構成１の高周波回路装置（請
求項３）において、上記複数の高周波回路要素のうちの
少なくとも一つを、半導体チップからなる高周波半導体
チップ素子（１０１）をパッケージの内側に設けてなる
高周波半導体パッケージ素子（１００）としたものであ
る。これにより、上記のように、上記高周波信号ワイヤ
（１０２），上記接地電位基板（５０），及び上記誘電
体（１１３，１１５）は、疑似的なマイクロストリップ
型高周波伝送線路を構成することとなり、高周波半導体
パッケージ素子（１００）の間を接続するこの伝送線路
を高周波半導体パッケージ素子（１００）にインピーダ
ンス整合させることができ、上記高周波信号ワイヤ（１
０２）の接続部分でのインピーダンス不整合に起因する
高周波信号の減衰を防止することができる。
【００５５】実施例５．この発明の実施の形態３におけ
る一実施例について説明する。本実施例５は、高周波半
導体チップ素子の間を、高周波信号ワイヤを用いて接続
し、さらにこのワイヤとベース基板（接地電位基板）と
の間に誘電体を設けるようにしたものである。
【００５６】図１７，図１８に本実施例５による、基板
３０上に二つの高周波半導体チップ素子１を備え、これ
らの素子１の間をワイヤ２で接続した高周波回路装置の
斜視図，側面図を示す。図１〜１６と同一部分には同一
符号を付して、その詳しい説明は省略する。図におい
て、１３はエポキシ樹脂からなる誘電体であり、３０は
少なくともその表面の電位が接地電位に固定されている
ベース基板（接地電位基板）である。
【００５７】これらの高周波半導体チップ素子１の間に
おいては、高周波信号ボンディングパッド４間は、この
ボンディングパッド４にワイヤボンディングされた高周
波信号ワイヤ２により接続され、さらに、このワイヤ２
と接地電位基板である上記ベース基板３０表面の間にエ
ポキシ樹脂からなる誘電体１３が設けられ、高周波信号
ワイヤ２，誘電体１３，及びベース基板３０は疑似的な
マイクロストリップ型高周波伝送線路を構成している。
なお、誘電体１３には、上記のエポキシ樹脂の他にシリ
コン樹脂，ポリイミド樹脂等を用いてもよい。誘電体１
３の材質を変化させることにより、その誘電率を変える
ことができる。本実施例５は、上記実施例３のように高
周波半導体チップ素子１の間を高周波信号ワイヤ２，及
び接地電位ワイヤ１２により接続するのではなく、高周
波信号ワイヤ２のみによって接続している。
【００５８】本実施例５においては、高周波信号ワイヤ
２，誘電体１３，及びベース基板（接地電位基板）３０
は、疑似的なマイクロストリップ型高周波伝送線路を構
成することとなり、高周波信号ワイヤ２と接地電位基板
３０表面との間の距離，誘電体１３の誘電率等を適切な
値に設定することにより、この伝送線路の特性インピー
ダンスを、高周波半導体チップ素子１において高周波信
号ボンディングパッド４に接続されている伝送線路６の
特性インピーダンスと整合させることができる。このた
め、上記高周波信号ワイヤ２と上記高周波回路要素１と
の間のインピーダンス不整合に起因する高周波信号の減
衰を防止することができる。
【００５９】高周波半導体チップ素子１に設けられた伝
送線路６の特性インピーダンスは通常５０Ωとなってお
り、この場合、高周波信号ワイヤ２から構成される上記
の疑似的なマイクロストリップ型伝送線路のインピーダ
ンスも５０Ωに近づくように、高周波信号ワイヤ２とベ
ース基板３０表面との間の距離，誘電体１３の誘電率等
を設定すればよい。
【００６０】また、上記の図１７，図１８に示した高周
波回路装置においては、誘電体１３には樹脂を用いてい
るが、図１９，図２０に示すように、この誘電体として
樹脂１３に高誘電率材料であるチタン酸バリウム１５等
の粒子を混入したものを用いてもよい。なお、この高誘
電率材料には上記のチタン酸バリウムの他に、チタン酸
カルシウム，ニオブ酸リチウム等を用いてもよい。この
ような高誘電率材料の粒子の混入密度，またはこの高誘
電率材料の材質を変えることにより、誘電体１３の誘電
率を広い範囲で変化させることができ、上記の疑似的な
マイクロストリップ型高周波伝送線路の特性インピーダ
ンスの制御を容易に行うことができることとなる。
【００６１】また、上記の図１７〜２０に示した高周波
回路装置は、高周波半導体チップ素子１の間を接続した
ものであるが、上記実施例１と同様に、高周波半導体チ
ップ素子１と高周波伝送用スルー線路８との間，高周波
半導体チップ素子１とパッケージ７０との間，高周波伝
送用スルー線路８とパッケージ７０との間を、上記のよ
うなワイヤ２，誘電体１３，及びベース基板３０からな
る疑似的なマイクロストリップ型高周波伝送線路により
接続してもよく、この場合もワイヤによる接続部分での
インピーダンス不整合に起因する高周波信号の減衰を防
止することができる。なお、ここでは高周波信号ワイヤ
２にＡｕリボン等を用いてもよい。
【００６２】実施例６．この発明の実施の形態３におけ
る他の実施例について説明する。本実施例６は、その内
部に高周波半導体チップ素子を備えたパッケージからな
る高周波半導体パッケージ素子の間を、上記実施例５と
同様に、高周波信号ワイヤにより接続し、この高周波信
号ワイヤと接地電位基板表面との間に誘電体を設けるよ
うにしたものである。
【００６３】図２１，図２２に本実施例６による、接地
電位基板５０上に二つの高周波半導体パッケージ素子１
００を備え、これらの素子１００の間をワイヤ１０２で
接続した高周波回路装置の斜視図，側面図を示す。図１
〜２０と同一部分には同一符号を付して、その詳しい説
明は省略する。図２１，図２２に示した高周波回路装置
は、高周波半導体パッケージ素子１００の間において、
パッケージ側伝送線路９間を高周波信号ワイヤ１０２で
接続し、さらに高周波信号ワイヤ１０２と基板５０表面
との間にエポキシ樹脂からなる誘電体１１３を設けたも
のである。ただし、上記基板５０は少なくとも上記ワイ
ヤ１０２直下の表面部分が接地電位に固定されている接
地電位基板である。なお、誘電体１１３には、上記のエ
ポキシ樹脂の他にシリコン樹脂，ポリイミド樹脂等を用
いてもよい。誘電体１１３の材質を変化させることによ
り、その誘電率を変えることができる。パッケージ側伝
送線路９及びこれらを接続する高周波信号ワイヤ１０２
は上記実施例２の図７，８に示したものと同じでもので
ある。このワイヤ１０２と接地電位基板５０の間にエポ
キシ樹脂からなる誘電体１１３が設けられているため、
上記実施例５と同様に、ワイヤ１０２，誘電体１１３，
及び接地電位基板５０により、疑似的なマイクロストリ
ップ型高周波伝送線路が構成されることとなる。
【００６４】本実施例６においては、高周波信号ワイヤ
１０２，誘電体１１３，及び接地電位基板５０は、疑似
的なマイクロストリップ型高周波伝送線路を構成するこ
ととなり、高周波信号ワイヤ１０２と接地電位基板５０
表面との間の距離，誘電体１１３の誘電率等を適切な値
に設定することにより、この伝送線路の特性インピーダ
ンスを、パッケージ側伝送線路９の特性インピーダンス
と整合させることができる。このため、上記高周波信号
ワイヤ１０２と上記高周波半導体パッケージ素子１００
との間のインピーダンス不整合に起因する高周波信号の
減衰を防止することができる。
【００６５】パッケージ側伝送線路９の特性インピーダ
ンスは通常５０Ωとなっており、この場合上記の疑似的
なマイクロストリップ型伝送線路のインピーダンスも５
０Ωに近づくようにする。
【００６６】また、上記の図２１，図２２に示した高周
波回路装置においては、誘電体１１３には樹脂を用いて
いるが、図２３，図２４に示すように、この誘電体１１
３として樹脂に高誘電率材料であるチタン酸バリウム１
１５等の粒子を混入したものを用いてもよい。なお、こ
の高誘電率材料には上記のチタン酸バリウムの他に、チ
タン酸カルシウム，ニオブ酸リチウム等を用いてもよ
い。このような高誘電率材料の粒子の混入密度，または
この高誘電率材料の材質を変えることにより、誘電体１
１３の誘電率を広い範囲で変化させることができ、上記
の疑似的なマイクロストリップ型高周波伝送線路の特性
インピーダンスの制御を容易に行うことができることと
なる。
【００６７】なお、ここでは高周波信号ワイヤ２にＡｕ
リボン等を用いてもよい。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による高周波回路装置
を示す斜視図である。
【図２】 本発明の第１の実施例による高周波回路装置
を示す側面図である。
【図３】 本発明の第１の実施例による高周波回路装置
を示す上面図である。
【図４】 本発明の第１の実施例によるパッケージ内に
高周波半導体チップ素子を設けてなる高周波回路装置を
示す上面図である。
【図５】 本発明の第１の実施例によるパッケージ内に
高周波半導体チップ素子を設けてなる高周波回路装置を
示す断面図である。
【図６】 本発明の第１の実施例による二つの高周波伝
送用スルー線路を接続してなる高周波回路装置における
高周波信号の減衰量を示す図である。
【図７】 本発明の第２の実施例による高周波回路装置
を示す斜視図である。
【図８】 本発明の第２の実施例による高周波回路装置
を示す側面図である。
【図９】 本発明の第３の実施例による高周波回路装置
を示す斜視図である。
【図１０】 本発明の第３の実施例による高周波回路装
置を示す側面図である。
【図１１】 本発明の第３の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す斜視図である。
【図１２】 本発明の第３の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す側面図である。
【図１３】 本発明の第４の実施例による高周波回路装
置を示す斜視図である。
【図１４】 本発明の第４の実施例による高周波回路装
置を示す側面図である。
【図１５】 本発明の第４の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す斜視図である。
【図１６】 本発明の第４の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す側面図である。
【図１７】 本発明の第５の実施例による高周波回路装
置を示す斜視図である。
【図１８】 本発明の第５の実施例による高周波回路装
置を示す側面図である。
【図１９】 本発明の第５の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す斜視図である。
【図２０】 本発明の第５の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す側面図である。
【図２１】 本発明の第６の実施例による高周波回路装
置を示す斜視図である。
【図２２】 本発明の第６の実施例による高周波回路装
置を示す側面図である。
【図２３】 本発明の第６の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す斜視図である。
【図２４】 本発明の第６の実施例による高誘電率材料
が混入された樹脂からなる誘電体を備えた高周波回路装
置を示す側面図である。
【図２５】 従来の高周波回路装置を示す側面図であ
る。
【図２６】 従来の高周波回路装置を示す上面図であ
る。
【図２７】 従来のパッケージ内に高周波半導体チップ
素子を設けてなる高周波回路装置を示す上面図である。
【図２８】 従来の二つの高周波伝送用スルー線路を接
続してなる高周波回路装置における高周波信号の減衰量
を示す図である。
【符号の説明】
１，６１，１０１ 高周波半導体チップ素子（高周波回
路要素）、２，１０２高周波信号ワイヤ、３ ダイボン
ド材、４ 高周波信号ボンディングパッド、５ 集積回
路（ＩＣ）パターン、６ 高周波伝送線路、８，６８
高周波伝送用スルー線路（高周波回路要素）、９ パッ
ケージ側伝送線路、１１ 接地電位ボンディングパッ
ド、１２，１１２ 接地電位ワイヤ、１３，１１３ 樹
脂（誘電体）、１５，１１５ チタン酸バリウム（高誘
電率材料）、２０ ベース基板、３０ ベース基板（接
地電位基板）、２１ 下層セラミック枠体、２２ 上層
セラミック枠体、２３ 蓋、３１ パッケージ側接地電
位ボンディングパッド、３２ 接地電位ボンディングパ
ッド、４０ 基板、５０ 基板（接地電位基板）、７０
パッケージ、１００ 高周波半導体パッケージ素子。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 高周波信号ボンディングパッド，及び該
    高周波信号ボンディングパッドの両側に設けられた接地
    電位ボンディングパッドを各々有する複数の高周波回路
    要素と、 隣接する二つの上記高周波回路要素の間において、上記
    高周波信号ボンディングパッドの間を接続する高周波信
    号ワイヤと、 該二つの高周波回路要素の間において、該高周波信号ボ
    ンディングパッドの両側に設けられた上記接地電位ボン
    ディングパッドの間を接続する、該高周波信号ワイヤに
    平行に設けられた接地電位ワイヤとを備えたことを特徴
    とする高周波回路装置。
  2. 【請求項２】 請求項１に記載の高周波回路装置におい
    て、 その表面上に上記高周波回路要素が設けられており、少
    なくとも上記高周波信号ワイヤ及び上記接地ワイヤの直
    下の表面部分が接地電位である接地電位基板と、 該接地電位基板と、該高周波信号ワイヤ及び該接地電位
    ワイヤとの間に設けられた誘電体とを備えたことを特徴
    とする高周波回路装置。
  3. 【請求項３】 高周波信号ボンディングパッドを各々有
    する複数の高周波回路要素と、 隣接する二つの上記高周波回路要素の間において、上記
    高周波信号ボンディングパッドの間を接続する高周波信
    号ワイヤと、 その表面上に上記高周波回路要素が設けられており、少
    なくとも該高周波信号ワイヤ直下の表面部分が接地電位
    である接地電位基板と、 該接地電位基板と該高周波信号ワイヤとの間に設けられ
    た誘電体とを備えたことを特徴とする高周波回路装置。
  4. 【請求項４】 請求項２または３に記載の高周波回路装
    置において、 上記誘電体は、樹脂からなることを特徴とする高周波回
    路装置。
  5. 【請求項５】 請求項２または３に記載の高周波回路装
    置において、 上記誘電体は、高誘電率材料が混入された樹脂からなる
    ことを特徴とする高周波回路装置。
  6. 【請求項６】 請求項１ないし３のいずれかに記載の高
    周波回路装置において、 上記複数の高周波回路要素のうちの少なくとも一つは、
    半導体チップからなる高周波半導体チップ素子であるこ
    とを特徴とする高周波回路装置。
  7. 【請求項７】 請求項１ないし３のいずれかに記載の高
    周波回路装置において、 上記複数の高周波回路要素のうちの少なくとも一つは、
    半導体チップからなる高周波半導体チップ素子をパッケ
    ージの内側に設けてなる高周波半導体パッケージ素子で
    あることを特徴とする高周波回路装置。
JP30923895A 1995-11-28 1995-11-28 高周波回路装置 Expired - Fee Related JP3489926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30923895A JP3489926B2 (ja) 1995-11-28 1995-11-28 高周波回路装置
DE1996141875 DE19641875C2 (de) 1995-11-28 1996-10-10 Hochfrequenzschaltungsbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30923895A JP3489926B2 (ja) 1995-11-28 1995-11-28 高周波回路装置

Publications (2)

Publication Number Publication Date
JPH09148524A true JPH09148524A (ja) 1997-06-06
JP3489926B2 JP3489926B2 (ja) 2004-01-26

Family

ID=17990598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30923895A Expired - Fee Related JP3489926B2 (ja) 1995-11-28 1995-11-28 高周波回路装置

Country Status (2)

Country Link
JP (1) JP3489926B2 (ja)
DE (1) DE19641875C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791439B2 (en) 2002-10-29 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Connection structure for high-frequency circuit substrate, manufacturing method thereof and high frequency circuit device
DE102005012494A1 (de) * 2005-03-16 2006-09-28 Shf Communication Technologies Ag Verbessertes Bondverfahren zur Verbindung von Mikrowellenschaltungen
US7532085B2 (en) 2006-05-31 2009-05-12 Eudyna Devices Inc. Electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
KR101058991B1 (ko) 2006-10-02 2011-08-23 가부시끼가이샤 도시바 반도체 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
JP2763445B2 (ja) * 1992-04-03 1998-06-11 三菱電機株式会社 高周波信号用配線及びそのボンディング装置
JPH0883813A (ja) * 1994-09-09 1996-03-26 Mitsubishi Electric Corp 高周波半導体装置，及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791439B2 (en) 2002-10-29 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Connection structure for high-frequency circuit substrate, manufacturing method thereof and high frequency circuit device
DE102005012494A1 (de) * 2005-03-16 2006-09-28 Shf Communication Technologies Ag Verbessertes Bondverfahren zur Verbindung von Mikrowellenschaltungen
US7532085B2 (en) 2006-05-31 2009-05-12 Eudyna Devices Inc. Electronic device

Also Published As

Publication number Publication date
DE19641875A1 (de) 1997-06-05
JP3489926B2 (ja) 2004-01-26
DE19641875C2 (de) 2001-03-15

Similar Documents

Publication Publication Date Title
US4751482A (en) Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
JP2978533B2 (ja) 半導体集積回路装置
JPH0812887B2 (ja) 高速集積回路パツケ−ジ
EP2575167A2 (en) Electronic device
JPH0766949B2 (ja) Ｉｃパッケージ
JPH04336702A (ja) パッケージ
US5852391A (en) Microwave/millimeter-wave functional module package
JP3489926B2 (ja) 高周波回路装置
JP3058898B2 (ja) 半導体装置及びその評価方法
JP2001036309A (ja) マルチチップモジュール接続構造
JP3217677B2 (ja) 高周波用半導体装置
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3034672B2 (ja) 半導体装置実装体
JPH0936617A (ja) 高周波モジュール
JP3395290B2 (ja) 高周波用回路基板
US20060146135A1 (en) Semiconductor device having signal line and reference potential plane
JP3297607B2 (ja) 高周波回路用パッケージ
JP3112253B2 (ja) 高周波用半導体装置
JP3145670B2 (ja) 高周波用半導体パッケージの実装構造
JP3170017B2 (ja) 半導体装置
JP3261094B2 (ja) 高周波用配線基板の実装構造
JPH11345910A (ja) 高周波用配線基板の接続構造
JP3992862B2 (ja) 高周波マルチチップモジュール
JP3176337B2 (ja) 高周波用半導体パッケージの実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees