JPH0423827B2 - - Google Patents
Info
- Publication number
- JPH0423827B2 JPH0423827B2 JP57115115A JP11511582A JPH0423827B2 JP H0423827 B2 JPH0423827 B2 JP H0423827B2 JP 57115115 A JP57115115 A JP 57115115A JP 11511582 A JP11511582 A JP 11511582A JP H0423827 B2 JPH0423827 B2 JP H0423827B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- impedance matching
- layer pattern
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000919 ceramic Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。詳しくは、
GHzオーダーの高速入力信号に対し多重反射現
象の発生が防止されている半導体装置に関する。
GHzオーダーの高速入力信号に対し多重反射現
象の発生が防止されている半導体装置に関する。
交流回路特に高周波回路においてインピーダン
ス整合が必要であることは周知である。半導体装
置を使用してなす高周波回路においてもインピー
ダンス整合は必要であるが、半導体装置に含まれ
るそれぞれの能動素子や受動素子は極めて微細で
あるから、半導体装置にインピーダンス整合を施
すことは必ずしも容易ではない。特に、ヒ化ガリ
ウム（GaAs）等の化合物半導体を使用した電界
効果トランジスタによつて構成されるGHzオー
ダーの超高速論理集積回路等において、多重反射
によつて発生する高周波パルスにもとづく誤動作
を防止するため、インピーダンス整合の問題は重
要である。
ス整合が必要であることは周知である。半導体装
置を使用してなす高周波回路においてもインピー
ダンス整合は必要であるが、半導体装置に含まれ
るそれぞれの能動素子や受動素子は極めて微細で
あるから、半導体装置にインピーダンス整合を施
すことは必ずしも容易ではない。特に、ヒ化ガリ
ウム（GaAs）等の化合物半導体を使用した電界
効果トランジスタによつて構成されるGHzオー
ダーの超高速論理集積回路等において、多重反射
によつて発生する高周波パルスにもとづく誤動作
を防止するため、インピーダンス整合の問題は重
要である。
半導体装置におけるインピーダンス整合は、従
来、第１図に示すようにしてなされていた。すな
わち、接地された固定抵抗８を入力端子と並列に
接続するものである。図において、１は半導体装
置チツプであり、２は絶縁体からなる半導体装置
用パツケージの絶縁基板である。また、３は導電
層パターンであり、４は外部接続端子であり、５
はボンデイングワイヤであり、１２はボンデイン
グパツドである。また、６はプリント基板７上に
形成される高速信号入力ブスであり、８はインピ
ーダンス整合用終端抵抗であり、９はプリント基
板７上に形成される接地用導電層パターンであ
る。換言すれば、半導体装置チツプ１が搭載され
る半導体装置用パツケージと終端抵抗８とはプリ
ント基板７上に載置され、終端抵抗８はボンデイ
ングワイヤ１０，１０′によつて信号入力ブス６
及び接地用導電層パターン９に接続される。すな
わち、第５図にその等価ブロツク図を示すよう
に、信号入力ブス６が導電層パターン３を介して
信号入力用ボンデイングパツド１２と接続される
点に終端抵抗８（他端は接地）が接続されてい
る。なお、Z1は信号入力ブス６のインピーダンス
（入力側インピーダンス）であり、Z2は導電層パ
ターン３のインピーダンスである。
来、第１図に示すようにしてなされていた。すな
わち、接地された固定抵抗８を入力端子と並列に
接続するものである。図において、１は半導体装
置チツプであり、２は絶縁体からなる半導体装置
用パツケージの絶縁基板である。また、３は導電
層パターンであり、４は外部接続端子であり、５
はボンデイングワイヤであり、１２はボンデイン
グパツドである。また、６はプリント基板７上に
形成される高速信号入力ブスであり、８はインピ
ーダンス整合用終端抵抗であり、９はプリント基
板７上に形成される接地用導電層パターンであ
る。換言すれば、半導体装置チツプ１が搭載され
る半導体装置用パツケージと終端抵抗８とはプリ
ント基板７上に載置され、終端抵抗８はボンデイ
ングワイヤ１０，１０′によつて信号入力ブス６
及び接地用導電層パターン９に接続される。すな
わち、第５図にその等価ブロツク図を示すよう
に、信号入力ブス６が導電層パターン３を介して
信号入力用ボンデイングパツド１２と接続される
点に終端抵抗８（他端は接地）が接続されてい
る。なお、Z1は信号入力ブス６のインピーダンス
（入力側インピーダンス）であり、Z2は導電層パ
ターン３のインピーダンスである。
上記のような従来技術に係る構成によつては、
入力ブス６と信号入力用導電層パターン３との接
続点より入力側の区間における入力信号パルスの
反射は防止しうるが、この接続点より出力側、つ
まり、パツケージに設けられている導電層パター
ン３やボンデイングワイヤ５等における入力信号
パルスの反射は防止することができない。特に、
パツケージがセラミツクパツケージである場合
は、導電層パターン３における信号伝播速度が遅
くなり、入力信号パルスの周波数が高いときは多
重反射を惹起しやすい。換言すれば、もし、パツ
ケージの絶縁基板２を構成するセラミツク材がア
ルミナAl2O3であると、アルミナAl2O3の比誘電
率εは9.6であり、信号伝播速度は√に反比例
して約1/3に減少するから、導電層パターン３中
の信号伝播には自由空間における場合の約３倍の
時間を要することになる。そのため、導電層パタ
ーン３の電気長は実長の約３倍に延長されると等
価の結果となる。例えば、導電層パターン３の実
際の長さが約１mmであると仮定すると電気長は３
mmとなり、信号パルスがこの導電層パターン３を
通過する時間は約10psとなり、20ps程度の時間間
隔をもつて信号パルスは反射し、多重反射現象が
発生することになる。
入力ブス６と信号入力用導電層パターン３との接
続点より入力側の区間における入力信号パルスの
反射は防止しうるが、この接続点より出力側、つ
まり、パツケージに設けられている導電層パター
ン３やボンデイングワイヤ５等における入力信号
パルスの反射は防止することができない。特に、
パツケージがセラミツクパツケージである場合
は、導電層パターン３における信号伝播速度が遅
くなり、入力信号パルスの周波数が高いときは多
重反射を惹起しやすい。換言すれば、もし、パツ
ケージの絶縁基板２を構成するセラミツク材がア
ルミナAl2O3であると、アルミナAl2O3の比誘電
率εは9.6であり、信号伝播速度は√に反比例
して約1/3に減少するから、導電層パターン３中
の信号伝播には自由空間における場合の約３倍の
時間を要することになる。そのため、導電層パタ
ーン３の電気長は実長の約３倍に延長されると等
価の結果となる。例えば、導電層パターン３の実
際の長さが約１mmであると仮定すると電気長は３
mmとなり、信号パルスがこの導電層パターン３を
通過する時間は約10psとなり、20ps程度の時間間
隔をもつて信号パルスは反射し、多重反射現象が
発生することになる。
この多重反射の問題は、スイツチング速度が比
較的遅い場合はそれ程重大な問題とはならない
が、例えばヒ化ガリウムGaAs等の化合物半導体
を使用した電界効果トランジスタによつて構成さ
れるGHzオーダーの超高速論理集積回路等スイ
ツチング間隔が100ps程度であるものに対しては
十分誤動作の原因となり、重大な欠点となる。
較的遅い場合はそれ程重大な問題とはならない
が、例えばヒ化ガリウムGaAs等の化合物半導体
を使用した電界効果トランジスタによつて構成さ
れるGHzオーダーの超高速論理集積回路等スイ
ツチング間隔が100ps程度であるものに対しては
十分誤動作の原因となり、重大な欠点となる。
このような欠点を解消する手段として、特開昭
55−87464号（特公昭58−32786号）公報に記載さ
れている発明が知られている。この発明は、入力
信号が印加されるリード端子と終端接地される他
のリード端子とを、セラミツク基板上に形成され
る導電パターンをもつて電気的に短絡させたもの
であるが、この発明は、下記の二つの欠点を有
し、なお、改良の余地を残していた。
55−87464号（特公昭58−32786号）公報に記載さ
れている発明が知られている。この発明は、入力
信号が印加されるリード端子と終端接地される他
のリード端子とを、セラミツク基板上に形成され
る導電パターンをもつて電気的に短絡させたもの
であるが、この発明は、下記の二つの欠点を有
し、なお、改良の余地を残していた。
第１の欠点は、ボンデイングワイヤ部等におけ
る反射を防止することはできないことである。
る反射を防止することはできないことである。
第２の欠点は、汎用性に欠け、自由度を損ねる
ことである。換言すれば、高速入力信号入力用兼
接地抵抗接続用の導電パターンのみは、他の導電
パターンと異なる形状である必要があり、云わ
ば、専用の導電パターンを有する専用パツケージ
である必要があり、汎用性に欠けることである。
ことである。換言すれば、高速入力信号入力用兼
接地抵抗接続用の導電パターンのみは、他の導電
パターンと異なる形状である必要があり、云わ
ば、専用の導電パターンを有する専用パツケージ
である必要があり、汎用性に欠けることである。
本発明の目的は、この欠点を解消することにあ
り、数GHzオーダーの高速入力信号に対し多重
反射現象の発生が完全に防止されており、しか
も、パツケージの汎用性が高い半導体装置を提供
することにある。
り、数GHzオーダーの高速入力信号に対し多重
反射現象の発生が完全に防止されており、しか
も、パツケージの汎用性が高い半導体装置を提供
することにある。
上記の目的は、下記いづれの手段によつても達
成される。
成される。
第１の手段は、絶縁基板２とこの絶縁基板２上
に載置された半導体素子１と、この半導体素子１
周囲の前記の絶縁基板２上に配設された複数の導
電層３とを備え、前記の半導体素子１の入力端子
１２が、高速入力信号を受ける第１の導電層３
と、終端抵抗８に接続される第２の導電層３′と
に、それぞれボンデイングワイヤ５，５′を介し
てそれぞれ接続されている半導体装置である。
に載置された半導体素子１と、この半導体素子１
周囲の前記の絶縁基板２上に配設された複数の導
電層３とを備え、前記の半導体素子１の入力端子
１２が、高速入力信号を受ける第１の導電層３
と、終端抵抗８に接続される第２の導電層３′と
に、それぞれボンデイングワイヤ５，５′を介し
てそれぞれ接続されている半導体装置である。
第２の手段は、絶縁基板２とこの絶縁基板２上
に載置された半導体素子１と、この半導体素子１
周囲の前記の絶縁基板２上に配設された複数の導
電層３とを備え、前記の半導体素子１の入力端子
１２に接続され高速入力信号を受ける第１の導電
層３が、終端抵抗８に接続され前記の第１の導電
層３とは別に形成されている第２の導電層３′に
ワイヤ手段５″を介して電気的に接続されている
半導体装置である。
に載置された半導体素子１と、この半導体素子１
周囲の前記の絶縁基板２上に配設された複数の導
電層３とを備え、前記の半導体素子１の入力端子
１２に接続され高速入力信号を受ける第１の導電
層３が、終端抵抗８に接続され前記の第１の導電
層３とは別に形成されている第２の導電層３′に
ワイヤ手段５″を介して電気的に接続されている
半導体装置である。
〔作用〕
本発明は、上記の多重反射現象の発生原因が、
第１図に示す伝統的な構成においては、インピー
ダンス整合用終端抵抗の接続される位置の選択が
必ずしも適切ではなかつたことにある点に着目し
て、インピーダンス整合用終端抵抗を第２図の等
価回路に示す位置に移動することゝしたものであ
る。第２図において、Z1は、入力側のインピーダ
ンス（主として信号入力ブス６のインピーダン
ス）であり、Z2は導電層パターン３（インピーダ
ンス整合用導電層パターン３′のインピーダンス
も同一値である。）のインピーダンスであり、１
２はボンデイングパツドであり、Ｒは終端抵抗８
である。このような接続とすることにより一点鎖
線１１によつて囲まれる範囲においては入力パル
ス信号は終端抵抗８によつて吸収されることにな
るので、多重反射が発生することが防止される。
第１図に示す伝統的な構成においては、インピー
ダンス整合用終端抵抗の接続される位置の選択が
必ずしも適切ではなかつたことにある点に着目し
て、インピーダンス整合用終端抵抗を第２図の等
価回路に示す位置に移動することゝしたものであ
る。第２図において、Z1は、入力側のインピーダ
ンス（主として信号入力ブス６のインピーダン
ス）であり、Z2は導電層パターン３（インピーダ
ンス整合用導電層パターン３′のインピーダンス
も同一値である。）のインピーダンスであり、１
２はボンデイングパツドであり、Ｒは終端抵抗８
である。このような接続とすることにより一点鎖
線１１によつて囲まれる範囲においては入力パル
ス信号は終端抵抗８によつて吸収されることにな
るので、多重反射が発生することが防止される。
なお、上述した特開昭55−87464号（特公昭58
−32786号）公報に記載されている発明と比較し
ても、この特開昭55−87464号公報記載の発明に
おいて、終端抵抗が、半導体素子の入力端子手前
のセラミツク基板上に形成されている導電パター
ンと接続されているに反し、本発明にあつてはイ
ンピーダンス整合用終端抵抗が半導体素子の入力
端子部を経由して接続されているので、ボンデイ
ングワイヤ部等を含めて、すべての領域での反射
が有効に防止される。
−32786号）公報に記載されている発明と比較し
ても、この特開昭55−87464号公報記載の発明に
おいて、終端抵抗が、半導体素子の入力端子手前
のセラミツク基板上に形成されている導電パター
ンと接続されているに反し、本発明にあつてはイ
ンピーダンス整合用終端抵抗が半導体素子の入力
端子部を経由して接続されているので、ボンデイ
ングワイヤ部等を含めて、すべての領域での反射
が有効に防止される。
また、特開昭55−87464号公報記載の発明にお
いては、高速入力信号入力用兼接地抵抗接続用の
導電パターンのみは、他の導電パターンと異なる
形状である必要があつたに反し、本発明にあつて
は、そのような制約は全くなく、自由度が高く、
汎用性に富む。
いては、高速入力信号入力用兼接地抵抗接続用の
導電パターンのみは、他の導電パターンと異なる
形状である必要があつたに反し、本発明にあつて
は、そのような制約は全くなく、自由度が高く、
汎用性に富む。
以下、図面を参照して、本発明の実施例に係る
半導体装置について説明し、本発明の構成と特有
の効果とを明らかにする。
半導体装置について説明し、本発明の構成と特有
の効果とを明らかにする。
第３図は、本発明の一実施例に係る、セラミツ
クパツケージに素子が封入されている半導体装置
の高速入力信号入力端子部とインピーダンス整合
部とを示した図である。図において、１は半導体
装置チツプであり、２は絶縁体からなる半導体装
置用パツケージの絶縁基板である。また、３，
３′は導電層パターンであるが、３は高速入力信
号受け入れ用を含む一般の導電層パターンであ
り、３′はインピーダンス整合用終端抵抗用導電
層パターンである（但し、３も３′も、特性・形
状とも同一である。）。４，４′は外部接続端子で
あるが、４は高速入力信号受け入れ用を含む一般
の外部接続端子であり、４′はインピーダンス整
合用終端抵抗用外部接続端子である（但し、４も
４′も、特性・形状とも同一である。）。５，５′は
ボンデイングワイヤであるが、５は高速入力信号
受け入れ用を含む一般のボンデイングワイヤであ
り、５′はインピーダンス整合用終端抵抗用ボン
デイングワイヤである。１２はボンデイングパツ
ドである。また、６はプリント基板７上に形成さ
れる高速信号入力ブスであり、６′はプリント基
板７上に形成されるインピーダンス整合用信号ブ
スであり、インピーダンス整合用終端抵抗接続用
である。７はプリント配線板であり、８はインピ
ーダンス整合用終端抵抗であり、９は接地用導電
層パターンであり、１０，１０′はボンデイング
ワイヤである。導電層パターン３，３′はパツケ
ージのセラミツク基板２の表面にモリブデン
Mo・マンガンMn等をメタライズして形成され
ており、その一端にはコバール製外部接続端子
４，４′がろう付けされ、導電層パターン３，
３′と外部接続端子４，４′とは金メツキされてい
る。高速信号入力ブス６は、外部接続端子４と高
速入力信号受け入れ用導電層パターン３と高速入
力信号受け入れ用ボンデイングワイヤ５とを介し
て入力信号用ボンデイングパツド１２に接続され
ている。そして、入力信号用ボンデイングパツド
１２は、インピーダンス整合用ボンデイングワイ
ヤ５′とインピーダンス整合用導電層パターン
３′とインピーダンス整合用外部接続端子４′とイ
ンピーダンス整合用信号ブス６′とボンデイング
ワイヤ１０とを介して、終端抵抗８と接続されて
おり、この終端抵抗８はボンデイングワイヤ１
０′を介して接地用導電層パターン９と接続され
て接地されている。
クパツケージに素子が封入されている半導体装置
の高速入力信号入力端子部とインピーダンス整合
部とを示した図である。図において、１は半導体
装置チツプであり、２は絶縁体からなる半導体装
置用パツケージの絶縁基板である。また、３，
３′は導電層パターンであるが、３は高速入力信
号受け入れ用を含む一般の導電層パターンであ
り、３′はインピーダンス整合用終端抵抗用導電
層パターンである（但し、３も３′も、特性・形
状とも同一である。）。４，４′は外部接続端子で
あるが、４は高速入力信号受け入れ用を含む一般
の外部接続端子であり、４′はインピーダンス整
合用終端抵抗用外部接続端子である（但し、４も
４′も、特性・形状とも同一である。）。５，５′は
ボンデイングワイヤであるが、５は高速入力信号
受け入れ用を含む一般のボンデイングワイヤであ
り、５′はインピーダンス整合用終端抵抗用ボン
デイングワイヤである。１２はボンデイングパツ
ドである。また、６はプリント基板７上に形成さ
れる高速信号入力ブスであり、６′はプリント基
板７上に形成されるインピーダンス整合用信号ブ
スであり、インピーダンス整合用終端抵抗接続用
である。７はプリント配線板であり、８はインピ
ーダンス整合用終端抵抗であり、９は接地用導電
層パターンであり、１０，１０′はボンデイング
ワイヤである。導電層パターン３，３′はパツケ
ージのセラミツク基板２の表面にモリブデン
Mo・マンガンMn等をメタライズして形成され
ており、その一端にはコバール製外部接続端子
４，４′がろう付けされ、導電層パターン３，
３′と外部接続端子４，４′とは金メツキされてい
る。高速信号入力ブス６は、外部接続端子４と高
速入力信号受け入れ用導電層パターン３と高速入
力信号受け入れ用ボンデイングワイヤ５とを介し
て入力信号用ボンデイングパツド１２に接続され
ている。そして、入力信号用ボンデイングパツド
１２は、インピーダンス整合用ボンデイングワイ
ヤ５′とインピーダンス整合用導電層パターン
３′とインピーダンス整合用外部接続端子４′とイ
ンピーダンス整合用信号ブス６′とボンデイング
ワイヤ１０とを介して、終端抵抗８と接続されて
おり、この終端抵抗８はボンデイングワイヤ１
０′を介して接地用導電層パターン９と接続され
て接地されている。
以上の構成によつて、第２図に示す等価回路が
実現される。すなわち、高速信号入力パルスは終
端抵抗８の中で吸収されるので、ボンデイングワ
イヤ５，５′内を含めて、パツケージ内において
多重反射されることはない。
実現される。すなわち、高速信号入力パルスは終
端抵抗８の中で吸収されるので、ボンデイングワ
イヤ５，５′内を含めて、パツケージ内において
多重反射されることはない。
本実施例によれば、ボンデイングワイヤ５，
５′の部分での高速入力信号パルスの反射も防止
することができ、前述の特開昭55−87464号（特
公昭58−32786号）公報に記載されている発明と
比較しても、GHzオーダーの高速入力信号パル
スの多重反射の防止に対し、その効果は顕著に向
上している。
５′の部分での高速入力信号パルスの反射も防止
することができ、前述の特開昭55−87464号（特
公昭58−32786号）公報に記載されている発明と
比較しても、GHzオーダーの高速入力信号パル
スの多重反射の防止に対し、その効果は顕著に向
上している。
なお、本発明の他の実施例によれば、第４図に
示されるように、高速入力信号入力用導電パター
ン３とインピーダンス整合用導電層パターン３′
とはボンデイングワイヤ５″によつて直接接続す
ることゝされているが、第１の実施例とおゝむね
同一の効果を実現することができる。
示されるように、高速入力信号入力用導電パター
ン３とインピーダンス整合用導電層パターン３′
とはボンデイングワイヤ５″によつて直接接続す
ることゝされているが、第１の実施例とおゝむね
同一の効果を実現することができる。
いづれの実施例においても、インピーダンス整
合用終端抵抗８を接続する導電層パターン３は任
意に選ぶことができ、特開昭55−87464号（特公
昭58−32786号）公報に記載されている発明と比
較しても、自由度が向上しており、汎用性が顕著
にすぐれている。
合用終端抵抗８を接続する導電層パターン３は任
意に選ぶことができ、特開昭55−87464号（特公
昭58−32786号）公報に記載されている発明と比
較しても、自由度が向上しており、汎用性が顕著
にすぐれている。
また、本発明が論理回路のみならず、リニヤ回
路にも適用しうることは云うまでもない。
路にも適用しうることは云うまでもない。
以上説明したとおり、本発明に係る半導体装置
においては、インピーダンス整合用終端抵抗が半
導体素子の入力端子部を経由して接続されている
ので、ボンデイングワイヤ部等を含めて、すべて
の領域での反射が有効に防止されるばかりでな
く、すべての導電パターンは同一特性・同一形状
でよいため、汎用性も向上しており、これらの効
果が相剰的に機能して、GHzオーダーの高速入
力に対し多重反射現象の発生が防止される半導体
装置を提供することができる。
においては、インピーダンス整合用終端抵抗が半
導体素子の入力端子部を経由して接続されている
ので、ボンデイングワイヤ部等を含めて、すべて
の領域での反射が有効に防止されるばかりでな
く、すべての導電パターンは同一特性・同一形状
でよいため、汎用性も向上しており、これらの効
果が相剰的に機能して、GHzオーダーの高速入
力に対し多重反射現象の発生が防止される半導体
装置を提供することができる。
第１図は、従来技術に係る半導体装置のインピ
ーダンス整合部の模式的構成図である。第２図
は、本発明に係る半導体装置のインピーダンス整
合部の等価ブロツク図である。第３図は本発明の
第１実施例に係る半導体装置のインピーダンス整
合部の構成を示す平面図である。第４図は本発明
の第２実施例に係る半導体装置のインピーダンス
整合部の構成を示す平面図である。第５図は、従
来技術に係る半導体装置のインピーダンス整合部
の等価ブロツク図である。 １……半導体装置チツプ、２……半導体装置用
パツケージの絶縁基板、３……導電層パターン
（高速入力信号受け入れ用を含む）、３′……イン
ピーダンス整合用導電層パターン、４……外部接
続端子（高速入力信号受け入れ用を含む）、４′…
…インピーダンス整合用外部接続端子、５……ボ
ンデイングワイヤ、５′，５″……インピーダンス
整合用ボンデイングワイヤ、６……信号入力ブス
（高速入力信号受け入れ用を含む）、６′……イン
ピーダンス整合用信号ブス、７……プリント配線
板、８……インピーダンス整合用接地抵抗（終端
抵抗）、９……接地用導電層パターン、１０，１
０′……ボンデイングワイヤ、１１……多重反射
の発生が防止される範囲、１２……ボンデイング
パツド、Z1……入力側インピーダンス、Z2……導
電層パターンのインピーダンス。
ーダンス整合部の模式的構成図である。第２図
は、本発明に係る半導体装置のインピーダンス整
合部の等価ブロツク図である。第３図は本発明の
第１実施例に係る半導体装置のインピーダンス整
合部の構成を示す平面図である。第４図は本発明
の第２実施例に係る半導体装置のインピーダンス
整合部の構成を示す平面図である。第５図は、従
来技術に係る半導体装置のインピーダンス整合部
の等価ブロツク図である。 １……半導体装置チツプ、２……半導体装置用
パツケージの絶縁基板、３……導電層パターン
（高速入力信号受け入れ用を含む）、３′……イン
ピーダンス整合用導電層パターン、４……外部接
続端子（高速入力信号受け入れ用を含む）、４′…
…インピーダンス整合用外部接続端子、５……ボ
ンデイングワイヤ、５′，５″……インピーダンス
整合用ボンデイングワイヤ、６……信号入力ブス
（高速入力信号受け入れ用を含む）、６′……イン
ピーダンス整合用信号ブス、７……プリント配線
板、８……インピーダンス整合用接地抵抗（終端
抵抗）、９……接地用導電層パターン、１０，１
０′……ボンデイングワイヤ、１１……多重反射
の発生が防止される範囲、１２……ボンデイング
パツド、Z1……入力側インピーダンス、Z2……導
電層パターンのインピーダンス。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板２と該絶縁基板２上に載置された半
導体素子１と、該半導体素子１周囲の前記絶縁基
板２上に配設された複数の導電層３とを備え、 前記半導体素子１の入力端子１２が、高速入力
信号を受ける第１の導電層３と、終端抵抗８に接
続される第２の導電層３′とに、それぞれボンデ
イングワイヤ５，５′を介してそれぞれ接続され
てなる ことを特徴とする半導体装置。 ２ 絶縁基板２と該絶縁基板２上に載置された半
導体素子１と、該半導体素子１周囲の前記絶縁基
板２上に配設された複数の導電層３とを備え、 前記半導体素子１の入力端子１２に接続され高
速入力信号を受ける第１の導電層３が、終端抵抗
８に接続され前記第１の導電層３とは別に形成さ
れている第２の導電層３′にワイヤ手段５″を介し
て電気的に接続されてなる ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115115A JPS595640A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115115A JPS595640A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595640A JPS595640A (ja) | 1984-01-12 |
| JPH0423827B2 true JPH0423827B2 (ja) | 1992-04-23 |
Family
ID=14654609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115115A Granted JPS595640A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595640A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3774280D1 (de) * | 1987-01-02 | 1991-12-05 | Inject Star Poekelmasch | Vorrichtung zum abtrennen des an knochen anhaftenden fleisches. |
| JP2554514B2 (ja) * | 1988-01-12 | 1996-11-13 | 株式会社資生堂 | 毛髪化粧料 |
| US5393521A (en) * | 1989-12-21 | 1995-02-28 | Dep Corporation | Hair treatments utilizing polymethylalkylsiloxanes |
| DE19712292B4 (de) * | 1997-03-24 | 2004-12-02 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Schwingungsdämpfer |
-
1982
- 1982-07-01 JP JP57115115A patent/JPS595640A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595640A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014115A (en) | Coplanar waveguide semiconductor package | |
| US4839717A (en) | Ceramic package for high frequency semiconductor devices | |
| JP3487639B2 (ja) | 半導体装置 | |
| KR900001273B1 (ko) | 반도체 집적회로 장치 | |
| US5424693A (en) | Surface mountable microwave IC package | |
| JP2978533B2 (ja) | 半導体集積回路装置 | |
| US5021866A (en) | Semiconductor integrated circuit apparatus | |
| US20060118924A1 (en) | Lead frame assemblies and decoupling capacitors | |
| JPS61205001A (ja) | 伝送線路 | |
| JPH04336702A (ja) | パッケージ | |
| JP3357435B2 (ja) | 半導体集積回路装置 | |
| EP0331289A2 (en) | Semiconductor device with impedance matching means | |
| US5012213A (en) | Providing a PGA package with a low reflection line | |
| JPH0423827B2 (ja) | ||
| JPH067551B2 (ja) | 半導体装置 | |
| JPH0322060B2 (ja) | ||
| KR100839252B1 (ko) | 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| US5258646A (en) | Package for microwave IC | |
| JP2882396B2 (ja) | 半導体装置 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP2637975B2 (ja) | 半導体装置用パツケージ | |
| JPH07283340A (ja) | 半導体チップ実装用パッケージおよびそれを有する半導体装置 | |
| JPS6348129Y2 (ja) | ||
| JPS5832786B2 (ja) | 集積回路パツケ−ジ |