JPH0286146A

JPH0286146A - 半導体装置

Info

Publication number: JPH0286146A
Application number: JP23642488A
Authority: JP
Inventors: Nobuo Owada; 伸郎大和田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-09-22
Filing date: 1988-09-22
Publication date: 1990-03-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置技術に関し、特に、同一配線層に
形成された配線間の配線容量を低減させることに適用し
て有効な技術に関するものである。

〔従来の技術〕

集積回路の形成された半導体基板、及びこれを実装する
配線基板における配線の配線間容量や配線−基板間容量
を低減する技術については、日経マグロウヒル社、昭和
６２年７月１日発行「日経マイクロデバイス・１９８７
年７月号・第２５号」Ｐ７７〜Ｐ７９に記載があり、こ
の文献には、配線容量が誘電率に比例するという観点か
ら、半導体基板を実装する配線基板をガラス・セラミッ
クやポリイミドなどのような誘電率の小さい材料を用い
て構成する技術について説明がなされている。

また、上記配線基板と同様な観点から、集積回路の形成
された半導体基板上の配線間の絶縁膜材料には、誘電率
の小さい二酸化ケイ素（Ｓ１０□）が有効であることが
、記載されている。

〔発明が解決しようとする課題〕

半導体基板上の配線間の絶縁膜材料にＳｉｎ。

を用いる上記従来の技術は、配線とその上層（あるいは
下層）に形成された他の配線との間の配線容量の方が、
同一配線層の隣接する配線間の配線容量よりも支配的な
場合においては有効であったっしかし、配線間の間隔が
狭小化されるにつれ、すなわち、同一配線層の配線間隔
が層間絶縁膜の膜厚よりも小さくなるにつれ、配線容量
が急激に増加し、回路の高速動作に支障をきたすという
問題が顕著となってきた。

また、配線容量の増加は、誘導ノイズを生じ易くさせる
ため、特に高速動作をする回路において、安定した回路
動作が妨げられるという問題も顕著となる。

本発明は上記課題に着目してなされたものであり、その
目的は、同一配線層の配線間に形成される配線容量を低
減することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。

すなわち、請求項１記載の発明は、半導体基板上の同一
配線層に形成された複数の配線を隔てる絶縁膜に空洞を
形成した半導体装置構造である。

〔作用〕

隣接する配線間に形成される配線容量は、配線間を絶縁
する材料の誘電率に比例する。すなわち、絶縁材料の誘
電率が小さいほど、配線容量も小さくなる。

空洞は、どの絶縁膜材料よりも比誘電率の値が小さいの
で、上記した手段によれば、配線間に形成される配線容
量が低減される。

〔実施例〕

第１図は本発明の一実施例である半導体装置を示す半導
体基板の要部断面図、第２図は配線間隔と長孔の幅とを
模式的に示す半導体基板の部分断面図、第３図（ａ）〜
（ｄ）はこの半導体装置の製造工程を示す半導体基板の
部分断面図である。

第１図に示すように、シリコン（Ｓｉ）単結晶からなる
半導体基板１の上面には、８１０２等からなるフィール
ド酸化膜２が形成されている。

フィールド酸化膜２の上面には、アルミニウム（Ａｆ＞
等からなる信号用、並びに電源電圧用（グランド用を含
む）の配線３ａ〜３ｃが、配線３ａ〜３Ｃの厚さと略等
しい間隔をおいて所定の形状にパターン形成されており
、さらに、これら配線３ａ〜３ｃを被覆するように、５
ｉ０２等の眉間絶縁膜４ａが堆積されている。

本実施例においては、この層間絶縁膜４ａにおいて、配
線３ａと配線３ｂとの間、及び配線３ｂと配線３ｃとの
間に、配線パターンに沿って、紙面に垂直な方向に長孔
（空洞）５が形成されている。

層間絶縁膜４ａの上面には、５ｉＯｚ等からなる層間絶
縁膜４ｂが堆積されている。

層間絶縁膜４ｂの上面には、Ａｆ等からなる信号用、並
びに電源電圧用（グランド用を含む）の配線３ｄが、第
１配線層の配線３ａ〜３ｃの伸びる方向に対して垂直な
方向に配置されるようにパターン形成されており、さら
に、この配線３ｄを被覆するように、５ｉＣｈ等からな
る層間絶縁膜４Ｃが堆積されている。

図示はしないが、配線３ｄが形成された第２配線層にお
いても、隣接する配線間に長孔５が配線パターンに沿っ
て形成されている。

このような第１配線層の配線３ａ〜３ｃ、第２配線層の
配線３ｄによって、半導体基板１上の図示しない素子形
成領域に形成されたトランジスタや抵抗などの所定の素
子間が結線され、所定の機能を備えた集積回路が構成さ
れている。

層間絶縁膜４ｃの上面には、リンケイ酸ガラス膜（Ｐ　
Ｓ　Ｇ　；　ｐｈｏｓｐｈｏ　５ｉｌｉｃａｔｅ　ｇｌ
ａｓｓ）等からなる保護膜６が形成されて詣り、半導体
基板１の表面の安定化や平滑化がなされている。

このような半導体集積回路を形成するには、例えば、次
のようにする。

第３図（ａ）に示すように、まず、ＬＯＧＯ３（Ｌ。

ｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ）
　　法などにより形成されたフィールド酸化膜２に囲ま
れた図示しない素子形成領域にトランジスタや抵抗を形
成する。

その後、このフィールド酸化膜２の上面に、例えば、ス
パッタリング法によりＡ１を堆積した後、これを例えば
、ドライエツチング法によって所定の形状にパターンニ
ングし、第１配線層に配線３ａ〜３Ｃを形成する。

次いで、第３図（ｂ）に示すように、フィールド酸化膜
２の上面に、例えば、プラズマＣＶＤ法により、層間絶
縁膜４ａを堆積するが、この際、例えば、プラズマＣＶ
Ｄ膜の堆積中をボイドが形成され易いように設定するこ
とによって、配線３ａと配線３ｂ、及び配線３ｂと配線
３ｃとの間の層間絶縁膜４ａにボイドからなる長孔５が
形成されるようにする。

その後、第３図（Ｃ）に示すように、堆積した層間絶縁
膜４ａを、例えば、アルゴンイオン（Ａ　ｒ”　）よる
スパッタエツチング法によりエッチバックし、眉間絶縁
膜４ａの上面を平坦化する。

なお、この際、隣接する配線の間隔が広いため、配線に
よる段差の厳しい肩部７においては、スパッタエツチン
グレートの傾斜角度依存性によって、約４５度の傾斜角
が形成され、肩部７における下地段差被覆性の劣化が防
止される。

次に、第３図（６）に示すように、層間絶縁膜４ａの上
面に、例えば、プラズマＣＶＤ法により層間絶縁膜４ｂ
を堆積する。

そして、図示しないが、上記方法、手順を繰り返して、
配線３ｄ、層間絶縁膜４Ｃを順に形成し、最後に保護膜
６を順に形成する。

次に、本実施例の作用を第２図を用いて説明する。

層間絶縁膜４ａの誘電率をε、隣接する配線３ａ、３ｂ
の対向面積をＳ、配線間隔をｄとすると、配線容量Ｃは
、Ｃ＝εＸ　ｓ　／　ｄで表される。

このうち、対向面積Ｓや配線間隔ｄは、配線のレイアウ
トルール、及び配線３ａ、３ｂの膜厚によって決定され
るので、配線容量Ｃを低減させるためには、層間絶縁膜
４ａの材料で決まる誘電率εの値を下げれば良い。

長孔５の内部は、略真空状態となるため、どの絶縁膜材
料よりも比誘電率ε、の値が小さくなる。

言い換えると、比誘電率ε、と真空の誘電率ε。

（８，８５Ｘ　１０−”　Ｆ／ｍ）との積が誘電率εテ
アルことから、長孔５は、他のどの絶縁膜材料よりも誘
電率εの値が小さくなる。

このため、長孔５を挟む配線３ａ、配線３ｂ間に形成さ
れる配線容量Ｃの値は低減される。

例えば、配線間隔ｄを、１，０μｍ１長孔５の幅ｄ１　
を、０，４μｍ　とする。

この場合、配線３ａ、３ｂの間にどれくらいの配線間隔
に相当する配線容量Ｃが付加されているかを、ＳｉＯ□
Ｏ比誘電率を３．４として換算すると、配線３ａと配線
３ｂとの間には、約２．０μｍの配線間隔に相当する配
線容量Ｃが付加される計算となる。

したがって、実効的に配線間隔ｄの狭小化に伴う配線容
量Ｃの増加を無視できる程度に低減できる。

このように本実施例によれば、次の効果が得られる。

（１）、配線３ａと配線３ｂ１配線３ｂと配線３ｃ。

及び配線３ｄの形成された第２配線層の隣接する配線間
に、長孔５が形成されているため、同一配線層内におい
て隣接する配線間の配線容量Ｃが大幅に低減される。

（２）上記（１）により、配線遅延も低減し、回路動作
が高速化する。

（３）、上記（１）により、従来よりも配線間隔ｄを狭
くすることが可能となる。

（４）、上記（３）により、素子が微細化され素子が増
加し、配線の増加が必要となっても、ペレットサイズを
大きくすることなく、配線間を狭くすることによって、
これに対応することができる。

（５）、上記（１）により、素子の高密度化に伴い、配
線長が長くなる場合が生じるが、このような配線長の増
加による配線容量の増加も防止することができる。

（６）、上記（１）により、容量結合によって各配線３
ａ〜３ｄに互いに誘起される誘導ノイズが低減され、回
路動作が安定する。

（７）上記（１）〜（６）により、本実施例の半導体装
置においては、回路動作を高速にできるとともに、回路
動作の高速化に伴う高周波ノイズの防止もなされ、信頼
性の高い半導体装置が提供される。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、同一配線層の隣接する配線間隔は、配線の膜厚
と略同じということに限定されるものではなく、種々変
更可能であり、例えば、配線の間隔は配線の膜厚よりも
小さくても適用できる。

また、空洞は、長孔に限定されるものではなく、種々変
更可能であり、例えば、部分的に形成されていても良い
。

また、空洞は、全ての配線間に形成されていなくとも良
い。この場合、例えば、配線長が長くなってしまう配線
と隣接する配線との間に空洞を形成しても良い。また、
例えば、誘導ノイズを防止する観点からならば、特に誘
導ノイズの生じ易い配線間に空洞を形成すれば良い。

また、層間絶縁膜は、５１０２に限定されるものではな
く、種々変更可能であり、例えば、ＰＳＧやポリイミド
でも良い。

また、層間絶縁膜ＳｉＯ□を堆積する方法は、プラズマ
ＣＶＤ法に限定されるものではなく、種々変更可能であ
り、例えば、絶縁膜材料によってスパッタリング法を適
用しても良い。

また、配線の堆積・形成方法や材料は、前記実施例に限
定されるものではなく、種々変更可能であり、例えば、
配線材料に銅（Ｃｕ）等も適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、半導体基板上の同一配線層内に形成された複
数の配線を隔てる絶縁膜に空洞を形成したことにより、
同一配線層の配線間に形成される配線層ｌが低減される
。

配線容量が低減するため、配線遅延が低減し、回路動作
の高速化が可能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例である半導体装置を示す半
導体基板の要部断面図、第２図は、配線間隔と長孔の幅とを模式的に示す半導体
基板の部分断面図、第３図（ａ）〜（ｄ）は、この半導体装置の製造工程を
示す半導体基板の部分断面図である。１・・・半導体基板、２・・・フィールド酸化膜、３ａ
〜３ｄ・・・配線、４ａ〜４ｃ・・・層間絶縁膜、５・
・・長孔（空洞）、６・・・保護膜、７・・・肩部、ｄ
・・・配線間隔、ｄ、　　・・・長孔の幅。第１図第２図へ第図ＣＧ）（ｂ）ｈＣ第図（Ｃ）（ｄ）

Claims

【特許請求の範囲】１、半導体基板上の同一配線層に形成された複数の配線
を隔てる絶縁膜に空洞を形成したことを特徴とする半導
体装置。２、空洞を挟む配線の間隔が、層間絶縁膜の膜厚よりも
小さいことを特徴とする請求項１記載の半導体装置。３、空洞を挟む配線の間隔が、配線の膜厚よりも小さい
ことを特徴とする請求項１記載の半導体装置。