JPH0661594A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0661594A JPH0661594A JP13455892A JP13455892A JPH0661594A JP H0661594 A JPH0661594 A JP H0661594A JP 13455892 A JP13455892 A JP 13455892A JP 13455892 A JP13455892 A JP 13455892A JP H0661594 A JPH0661594 A JP H0661594A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film thickness
- interlayer insulating
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Abstract
(57)【要約】
【目的】一層目配線層の信号配線と二層目配線層の信号
配線の間で特性インピーダンス、配線抵抗を等しくし、
かつ、二層目のクロストークを増やさないこと。 【構成】シリコン基板１の上のグランド層２上に形成さ
れた層間絶縁膜３上面の一層目配線層３ａの信号配線４
の線幅Ｗ１に対して、一層目配線層に重なる層間絶縁膜
５上面の二層目配線層５ａの信号配線６の線幅Ｗ２を広
くして特性インピーダンスを等しくすると共に、線幅を
広くした分膜厚ｔ２を一層目配線４の膜厚ｔ１より薄く
して、配線抵抗および同じ配線層の隣り合う配線同士の
クロストークも同じにし、加えて、配線間隔＋線幅の配
線ピッチを等しくする。
配線の間で特性インピーダンス、配線抵抗を等しくし、
かつ、二層目のクロストークを増やさないこと。 【構成】シリコン基板１の上のグランド層２上に形成さ
れた層間絶縁膜３上面の一層目配線層３ａの信号配線４
の線幅Ｗ１に対して、一層目配線層に重なる層間絶縁膜
５上面の二層目配線層５ａの信号配線６の線幅Ｗ２を広
くして特性インピーダンスを等しくすると共に、線幅を
広くした分膜厚ｔ２を一層目配線４の膜厚ｔ１より薄く
して、配線抵抗および同じ配線層の隣り合う配線同士の
クロストークも同じにし、加えて、配線間隔＋線幅の配
線ピッチを等しくする。
Description
【０００１】
【産業上の利用分野】本発明は絶縁基板上に搭載部品間
の接続に用いられる導体配線が形成された回路基板に関
し、特に前記配線の伝送特性および設計容易性の改善に
関する。
の接続に用いられる導体配線が形成された回路基板に関
し、特に前記配線の伝送特性および設計容易性の改善に
関する。
【０００２】
【従来の技術】上記この種の回路基板では、配線の高密
度化、高速化に伴い、信号遅延時間、信号の反射、クロ
ストークなどのノイズが重要な問題となってきている。
これらの問題に対する対応策の一つとして微細加工によ
り高性能のモジュールを形成する技術のマルチチップモ
ジュールの技術が重要になってきている。
度化、高速化に伴い、信号遅延時間、信号の反射、クロ
ストークなどのノイズが重要な問題となってきている。
これらの問題に対する対応策の一つとして微細加工によ
り高性能のモジュールを形成する技術のマルチチップモ
ジュールの技術が重要になってきている。
【０００３】マルチチップモジュール用の回路基板とし
ては、導体配線として銅、アルミが用いられ、また、層
数低減のために、導電体のグランド層の上に層間絶縁膜
を介して形成されたストリップ導体からなるマイクロス
トリップ線路が多く用いられている。
ては、導体配線として銅、アルミが用いられ、また、層
数低減のために、導電体のグランド層の上に層間絶縁膜
を介して形成されたストリップ導体からなるマイクロス
トリップ線路が多く用いられている。
【０００４】
【発明が解決しようとする課題】上述した従来の回路基
板では、グランド層の上の２層以上の配線層のそれぞれ
に信号配線が形成され、それらがマイクロストリップ路
線を形成していた。この場合に一層目配線層と二層目配
線層ではグランド層との間の層間絶縁膜の膜厚が異なっ
ている。また、一層目と二層目の信号配線の線幅が同じ
に設計されているので、その特性インピーダンスが違っ
ていた。信号配線はビアホールを介して異なる配線層を
通過しているため、その間の特性インピーダンスの差に
より反射が起こるという問題があった。この反射は特に
モジュールの高速動作において大きな問題となってい
る。
板では、グランド層の上の２層以上の配線層のそれぞれ
に信号配線が形成され、それらがマイクロストリップ路
線を形成していた。この場合に一層目配線層と二層目配
線層ではグランド層との間の層間絶縁膜の膜厚が異なっ
ている。また、一層目と二層目の信号配線の線幅が同じ
に設計されているので、その特性インピーダンスが違っ
ていた。信号配線はビアホールを介して異なる配線層を
通過しているため、その間の特性インピーダンスの差に
より反射が起こるという問題があった。この反射は特に
モジュールの高速動作において大きな問題となってい
る。
【０００５】特性インピーダンスの不整合の解決策とし
て、一層目と二層目で信号配線の線幅を異なる値に設定
することが容易に考えられる。しかしながら、他の設計
基準を変えないで二層目の信号配線の線幅を増やして一
層目の特性インピーダンスと同じ値にした場合、二層目
の信号配線間隔は従来より狭くなり、配線間のクロスト
ークは増加するという問題が生じる。
て、一層目と二層目で信号配線の線幅を異なる値に設定
することが容易に考えられる。しかしながら、他の設計
基準を変えないで二層目の信号配線の線幅を増やして一
層目の特性インピーダンスと同じ値にした場合、二層目
の信号配線間隔は従来より狭くなり、配線間のクロスト
ークは増加するという問題が生じる。
【０００６】
【課題を解決するための手段】この様な問題を解決する
ため本発明では、グランド層上に形成した一層目配線層
の信号配線幅をＷ１、配線間隔をＳ１、信号配線の膜厚
をｔ１、層間絶縁膜厚をＨ１とし、一層目の上方に位置
する二層目配線層の信号配線幅をＷ２、配線間隔をＳ
２、信号配線の膜厚をｔ２、グランド層からの層間絶縁
膜厚をＨ２としたとき、多くとも１０％の誤差の範囲で
以下の（１）〜（４）式の関係を満たすような回路基板
としている。
ため本発明では、グランド層上に形成した一層目配線層
の信号配線幅をＷ１、配線間隔をＳ１、信号配線の膜厚
をｔ１、層間絶縁膜厚をＨ１とし、一層目の上方に位置
する二層目配線層の信号配線幅をＷ２、配線間隔をＳ
２、信号配線の膜厚をｔ２、グランド層からの層間絶縁
膜厚をＨ２としたとき、多くとも１０％の誤差の範囲で
以下の（１）〜（４）式の関係を満たすような回路基板
としている。
【０００７】 Ｗ２＝Ｓ１…（１） Ｓ２＝Ｗ１…（２） ｔ２＝（Ｗ１／Ｓ１）×ｔ１…（３） Ｈ２＝（Ｓ１／Ｗ１）×Ｈ１…（４） このような条件式を満足することで得られる効果につい
て以下に説明する。
て以下に説明する。
【０００８】まず、特性インピーダンスはグランド層と
の間の配線容量に比例するので、 Ｗ１／Ｈ１＝Ｓ１／（（Ｓ１／Ｗ１）×Ｈ１）＝Ｗ２／Ｈ２ から一層目と二層目が等しいことが分かる。つぎにクロ
ストークは、隣り合う配線間の容量に比例するので、 ｔ１／Ｓ１＝（Ｗ１／Ｓ１）×ｔ１／Ｗ１＝ｔ２／Ｓ２ となり、一層目と二層目で等しいことが分かる。つぎに
配線抵抗は Ｗ１×ｔ１＝Ｓ１×（Ｗ１／Ｓ１）×ｔ１＝Ｗ２×ｔ２ となり、両方が等しいことが分かる。結局のところ、一
層目の信号配線と二層目の信号配線で、特性インピーダ
ンス、クロストーク、配線抵抗が等しく、また、Ｗ１＋
Ｓ１＝Ｗ２＋Ｓ２から、両者の配線ピッチも等しくなっ
ている。
の間の配線容量に比例するので、 Ｗ１／Ｈ１＝Ｓ１／（（Ｓ１／Ｗ１）×Ｈ１）＝Ｗ２／Ｈ２ から一層目と二層目が等しいことが分かる。つぎにクロ
ストークは、隣り合う配線間の容量に比例するので、 ｔ１／Ｓ１＝（Ｗ１／Ｓ１）×ｔ１／Ｗ１＝ｔ２／Ｓ２ となり、一層目と二層目で等しいことが分かる。つぎに
配線抵抗は Ｗ１×ｔ１＝Ｓ１×（Ｗ１／Ｓ１）×ｔ１＝Ｗ２×ｔ２ となり、両方が等しいことが分かる。結局のところ、一
層目の信号配線と二層目の信号配線で、特性インピーダ
ンス、クロストーク、配線抵抗が等しく、また、Ｗ１＋
Ｓ１＝Ｗ２＋Ｓ２から、両者の配線ピッチも等しくなっ
ている。
【０００９】
【実施例】次に図面により本発明を説明する。図１は本
発明の一実施例の部分断面図である。図において、１は
マルチチップモジュール用回路基板の一番下層のシリコ
ン基板であり、シリコン基板１の上に導電体のグランド
層２が形成され、グランド層２の上の膜厚Ｈ１＝１０μ
ｍのポリイミドの第１層間絶縁膜３の上面の一層目配線
層３ａには、隣り合う２本の銅信号配線４，４が形成さ
れている。信号配線４，４の間隔Ｓ１＝３０μｍで、各
線幅Ｗ１＝２０μｍ、膜厚ｔ１は２μｍである。さら
に、一層目配線層３ａの上の厚さ５μｍのポリイミドの
第２層間絶縁膜５の上面の二層目配線層（グランド層２
からの高さＨ２＝１５μｍ）５ａには、配線間隔Ｓ２＝
２０μｍ、線幅Ｗ２＝３０μｍ、膜厚ｔ２＝１．３μｍ
の銅信号配線６，６が形成されている。これらの実寸法
は前述の（１）〜（４）式を満足する値である。このよ
うにして形成した測定用ＴＥＧサンプルの特性インピー
ダンス（Ｚｏ）、クロストーク、配線抵抗の測定結果を
表１に示す。
発明の一実施例の部分断面図である。図において、１は
マルチチップモジュール用回路基板の一番下層のシリコ
ン基板であり、シリコン基板１の上に導電体のグランド
層２が形成され、グランド層２の上の膜厚Ｈ１＝１０μ
ｍのポリイミドの第１層間絶縁膜３の上面の一層目配線
層３ａには、隣り合う２本の銅信号配線４，４が形成さ
れている。信号配線４，４の間隔Ｓ１＝３０μｍで、各
線幅Ｗ１＝２０μｍ、膜厚ｔ１は２μｍである。さら
に、一層目配線層３ａの上の厚さ５μｍのポリイミドの
第２層間絶縁膜５の上面の二層目配線層（グランド層２
からの高さＨ２＝１５μｍ）５ａには、配線間隔Ｓ２＝
２０μｍ、線幅Ｗ２＝３０μｍ、膜厚ｔ２＝１．３μｍ
の銅信号配線６，６が形成されている。これらの実寸法
は前述の（１）〜（４）式を満足する値である。このよ
うにして形成した測定用ＴＥＧサンプルの特性インピー
ダンス（Ｚｏ）、クロストーク、配線抵抗の測定結果を
表１に示す。
【００１０】
【表１】
【００１１】また、一層目配線層と二層目配線層のそれ
ぞれの信号配線の幅２５μｍ、配線間隔３５μｍ、した
がって配線ピッチは共に６０μｍと等しくし、つぎに二
層目配線層の信号配線のみ両側それぞれ１μｍ太らせて
配線幅２７μｍに手直しした場合に、この設計は２０μ
ｍのグリッド上に配線できるため、従来どおりの設計が
可能となり、容易に高性能化ができる。
ぞれの信号配線の幅２５μｍ、配線間隔３５μｍ、した
がって配線ピッチは共に６０μｍと等しくし、つぎに二
層目配線層の信号配線のみ両側それぞれ１μｍ太らせて
配線幅２７μｍに手直しした場合に、この設計は２０μ
ｍのグリッド上に配線できるため、従来どおりの設計が
可能となり、容易に高性能化ができる。
【００１２】なお、上例では一層目と二層目の配線層の
例について説明したが、２層以上の配線層を有する場合
にも、本発明が適用でいるのは言うまでもない。
例について説明したが、２層以上の配線層を有する場合
にも、本発明が適用でいるのは言うまでもない。
【００１３】
【発明の効果】以上説明したように本発明では、配線層
間の特性インピーダンスの差がなくなり、よって反射障
害を低減出来るだけで無く、配線抵抗を変化させずに、
同一ピッチに形成されていて、さらに、二層目のクロス
トークの増大を防止でいる。しかして、設計の際には全
く同一設計基準で設計した後に配線パターンのみをデー
タ変換することも可能である。この効果により同一グリ
ッド上に異なった配線層のパターンを設計することも可
能となり、自動配線設計を含めて設計効率が損われず、
反射を低減できるという大きな利点がある。
間の特性インピーダンスの差がなくなり、よって反射障
害を低減出来るだけで無く、配線抵抗を変化させずに、
同一ピッチに形成されていて、さらに、二層目のクロス
トークの増大を防止でいる。しかして、設計の際には全
く同一設計基準で設計した後に配線パターンのみをデー
タ変換することも可能である。この効果により同一グリ
ッド上に異なった配線層のパターンを設計することも可
能となり、自動配線設計を含めて設計効率が損われず、
反射を低減できるという大きな利点がある。
【図１】本発明の一実施例の部分断面図である。
１ シリコン基板 ２ グランド層 ３ 第１層間絶縁膜 ３ａ 一層目配線層 ４ 一層目信号配線 ５ 第２層間絶縁膜 ５ａ 二層目配線層 ６ 二層目信号配線
Claims (1)
- 【請求項１】 絶縁基板と、この絶縁基板上に形成され
たグランド層と、このグランド層との間にそれぞれ異な
る厚さの層間絶縁膜をはさんで形成された一層目および
二層目の少なくとも２層の配線層を有する回路基板にお
いて、前記一層目配線層に形成されている信号配線の幅
をＷ１、厚さをｔ１、隣り合う信号配線間隔をＳ１、前
記一層目配線層と前記グランド層との間の第１層間絶縁
膜の厚さをＨ１とし、前記二層目配線層に形成されてい
る信号配線の幅をＷ２、厚さをｔ２、隣り合う信号配線
間隔をＳ２、前記二層目配線層と前記グランド層との間
の層間絶縁膜の厚さをＨ２としたとき、多くとも１０％
の誤差の範囲でつぎの（１）〜（４）式の関係を満たし
ていることを特徴とする回路基板。 Ｗ２＝Ｓ１…（１） Ｓ２＝Ｗ１…（２） ｔ２＝（Ｗ１／Ｓ１）×ｔ１…（３） Ｈ２＝（Ｓ１／Ｗ１）×Ｈ１…（４）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13455892A JPH0661594A (ja) | 1992-05-27 | 1992-05-27 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13455892A JPH0661594A (ja) | 1992-05-27 | 1992-05-27 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661594A true JPH0661594A (ja) | 1994-03-04 |
Family
ID=15131139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13455892A Withdrawn JPH0661594A (ja) | 1992-05-27 | 1992-05-27 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661594A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111461A (ja) * | 2007-10-26 | 2009-05-21 | Mitsubishi Electric Corp | 差動信号伝送用配線基板 |
| JP2009206281A (ja) * | 2008-02-27 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
| KR101420543B1 (ko) * | 2012-12-31 | 2014-08-13 | 삼성전기주식회사 | 다층기판 |
-
1992
- 1992-05-27 JP JP13455892A patent/JPH0661594A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111461A (ja) * | 2007-10-26 | 2009-05-21 | Mitsubishi Electric Corp | 差動信号伝送用配線基板 |
| JP2009206281A (ja) * | 2008-02-27 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
| KR101420543B1 (ko) * | 2012-12-31 | 2014-08-13 | 삼성전기주식회사 | 다층기판 |
| US9474167B2 (en) | 2012-12-31 | 2016-10-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayered substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498122A (en) | High-speed, high pin-out LSI chip package | |
| KR100201185B1 (ko) | 후막박막 적층기판 및 그것을 사용한 전자회로장치 | |
| JPH07152823A (ja) | 多層プリント回路基板の製造方法 | |
| JP3234556B2 (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| US6894228B2 (en) | High performance dense wire for printed circuit board | |
| US6683260B2 (en) | Multilayer wiring board embedded with transmission line conductor | |
| US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| JP3167141B2 (ja) | 集積回路用パッケージ | |
| US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| JP3473516B2 (ja) | 半導体集積回路 | |
| JPH0661594A (ja) | 回路基板 | |
| JPH0653349A (ja) | マルチチップモジュール基板の配線構造 | |
| JPS629697A (ja) | 配線板 | |
| JPS61131498A (ja) | 終端回路配線構造 | |
| JP4161577B2 (ja) | 電気配線板 | |
| JP3048205B2 (ja) | マルチチップモジュール | |
| JPH0831820A (ja) | 半導体装置 | |
| JP3839677B2 (ja) | 層間接続ビア構造 | |
| JP2961728B2 (ja) | 半導体チップ搭載用基板 | |
| JPH04306506A (ja) | フラットケーブル | |
| JP2002084107A (ja) | 伝送線路を有する多層配線基板 | |
| JPS61225842A (ja) | 半導体装置 | |
| JPS58173890A (ja) | 多層配線基板 | |
| JP3872713B2 (ja) | 多層配線基板 | |
| JPS6334324Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |