JP2002084107A - 伝送線路を有する多層配線基板 - Google Patents

伝送線路を有する多層配線基板

Info

Publication number
JP2002084107A
JP2002084107A JP2001198855A JP2001198855A JP2002084107A JP 2002084107 A JP2002084107 A JP 2002084107A JP 2001198855 A JP2001198855 A JP 2001198855A JP 2001198855 A JP2001198855 A JP 2001198855A JP 2002084107 A JP2002084107 A JP 2002084107A
Authority
JP
Japan
Prior art keywords
transmission line
signal lines
wiring board
dielectric layer
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001198855A
Other languages
English (en)
Inventor
Takeshi Shimamoto
健 嶋本
Kazufumi Yamaguchi
和文 山口
Katsuhide Tsukamoto
勝秀 塚本
Fumikazu Tateishi
文和 立石
Yutaka Taguchi
豊 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001198855A priority Critical patent/JP2002084107A/ja
Publication of JP2002084107A publication Critical patent/JP2002084107A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 配線密度が高くかつ伝送特性の優れた伝送線
路を有する多層配線基板およびその製造方法を提供する
ことを目的とする。 【解決手段】 伝送線路を、誘電体層の同一配線層に隣
接して埋め込まれた厚みが幅より大なる一対の信号線路
によって構成し、かつ信号線路間の結合インピーダンス
を前記線路と他の配線層の導体間との結合インピーダン
スより低くなるように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高密度な伝送線路を
有する多層配線基板に関し、特に、1つの誘電体層にお
いてその一方の面近傍に埋め込まれた少なくとも一対の
隣接した信号線路からなる伝送線路を有する、伝送線路
埋め込み型の多層配線基板とその製造方法に関する。
【0002】
【従来の技術】一般に情報機器などに多く用いられる多
層配線基板の配線構造は図8に示すようにモデル的に表
され、半導体部品等を接続する配線の信号伝送特性を表
す特性インピーダンスは、配線の単位長さ当たりの容量
をC、インダクタンスをLとするとき で定義されるが、容量やインダクタンスの値C,Lは、
配線パターンの幅や厚み、絶縁体の厚み等により定ま
り、これにより特性インピーダンスZの値が決定され
る。配線設計においてZの値は、半導体部品の高速
化、回路方式、クロストークの大きさなどを考慮して決
定され、情報機器における配線の特性インピーダンスは
数十Ωから100Ω程度であり、特性インピーダンスの
均一化は雑音低減の観点からも特に重要であり、もし配
線の中に不連続点が存在すると反射が発生し、情報機器
の誤動作の原因となる。
【0003】図9は、絶縁体を誘電体材料で構成し、プ
リント配線基板で構成する伝送線路の代表的な例とし
て、マイクロストリップ線路の基本形態の断面図を示
す。同図において、誘電体の表面にはストリップ信号線
路3が形成され、その裏面には接地導体などのベタの平
面導体2が形成され、ストリップ線路の中央部および端
部において、図中点線矢印で示すような電界(電気力
線)が発生している。
【0004】誘電体基板1の厚みはTで、その上面には
幅w、厚みtの信号線路3を形成した構成であり、例え
ば、基板1の厚みTは220μm、幅wは360μm、
厚さtは最小で10μm程度であり、信号線路3の厚み
tが幅wに対して充分小さいため(t≪w)、平面導体
2に対する信号線路3の特性インピーダンスは、誘電体
基板1の誘電率εおよび厚みTと信号線路3の幅wによ
りほぼ決定される。このため、高密度化に対して、幅w
と誘電体基板1の厚みTのバラツキによる特性インピー
ダンスのバラツキが発生するとともに、信号線路3の厚
みtが小さいため抵抗値の増大によるロスの増加が問題
となる。
【0005】図10は複数の線路3a〜3eを有する配
線基板であって、仮に線路間の幅を信号線路3の幅と同
程度とした場合、その使い方を次に3例について説明す
る。
【0006】1例目は各線路をそれぞれ独立した5本の
信号線路として使用する場合を示す。通常よく使われる
50オーム前後の特性インピーダンスではディメンジョ
ン的に各信号線路間の結合インピーダンス(結合容量と
捉えてもよい)は各信号線路と平面導体2間との結合イ
ンピーダンスよりかなり高い。しかしそれでも各信号線
路間のクロストークが問題になる。
【0007】2例目では、クロストークを低下させるた
めに信号線路間に遮蔽用線路を置く考え方で、線路3
b,3dそれぞれを信号線路として使い、線路3a,3
c,3eを平面導体2と同電位の遮蔽用線路として使用
する。一般にクロストークを低下させるためには各信号
線路間隔を広げるよりもこのように遮蔽用線路を設ける
方が伝送線路の密度が高くとれる。
【0008】3例目は線路3b,3cを一対の平衡型伝
送線路として使い、この伝送線路3b,3cの両側の線
路3a,3dを遮蔽用線路として使用した例である。
【0009】図11はマイクロストリップ線路に対し信
号線路3の上面にも誘電体基板1と平面導体2が設けら
れたストリップ線路であり、多層配線基板に組み込む場
合他の配線層との干渉が非常に少なくかつ優れた伝送特
性が得られる。
【0010】図12はコプレーナ伝送線路の例を示し、
誘電体基板1表面に、信号線路3と同一平面上に平面導
体4が形成された構成から成る。このコプレーナ型は同
一配線層のみで伝送線路が構成できるものの、伝送線路
の密度が高く取れず、かつ周囲あるいは他の層の導体の
影響を受けやすいため多層配線基板への組み込みに適さ
ない。
【0011】また、以上説明した従来の伝送線路は、誘
電体基板1に張り合わされた薄い銅箔をフォトリソとエ
ッチングにより信号線路パターンを形成することにより
製造されていた。また、従来の平面構造に形成した伝送
線路では、メッキ法、印刷法またはエッチング法等のい
ずれの方法でもアスペクト比を1以上にすることは困難
である。
【0012】
【発明が解決しようとする課題】しかしながら、半導体
ICの高集積化技術によりマイクロプロセッサなどの信
号処理能力が年々向上するにともない、それらを実装す
る配線基板に対する配線密度および伝送線路特性の向上
の要求が次のようにシビアになってきている。
【0013】第1の課題として配線密度の向上について
は、半導体チップやパッケージの接続端子数の増加によ
って配線基板の高密度化が要求される。配線基板1枚あ
たりの配線密度は誘電体層および配線層を多層化するこ
とに依っても向上できるが、多層化は層数の増大による
コストアップやビア配線のための面積の増大を招くた
め、一層当たりの配線密度の向上が不可欠である。
【0014】第2の課題の伝送線路特性の向上について
は、配線のうち特に重要な要素は信号バスであるが、信
号レートの高速化により反射やクロストークなどのノイ
ズの影響が大きくなる。従って、伝送線路の特性インピ
ーダンスの製造バラツキの低減やクロストークの低い線
路構造が要求される。
【0015】特性インピーダンス値を維持したままで伝
送線路の配線密度を高めるには誘電体基板の厚み(T)
と信号線路の幅(w)を比例縮小しなければならない。
エッチングによる信号線路の幅の加工精度を保つにはそ
の厚み(t)も比例縮小しなければならない。一般的に
縮小するほど製造上のバラツキ制御が難しくなる。また
信号線路の断面積は縮小率の2乗で低下するため、抵抗
値の増大による伝送特性の劣化の問題も出てくる。この
ように従来の伝送線路形態では、第1の課題と第2の課
題を同時に満たすことが困難であった。
【0016】本発明は、配線密度および伝送特性の向上
を可能とする伝送線路を有する多層配線基板およびその
製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】これらの課題を解決する
ために、本発明の多層配線基板は、1つの誘電体層の第
1の面近傍に埋め込まれた少なくとも一対の隣接した信
号線路からなる伝送線路を有し、伝送線路の各信号線路
は高さ方向の厚みが水平方向の幅より大であり、且つ、
信号線路間のギャップ距離より大である伝送線路埋め込
み型の多層配線基板である。
【0018】上記構成において、前記一対の隣接した信
号線路間の結合インピーダンスが、前記信号線路と前記
誘電体層の第2の面近傍に形成された導体間との結合イ
ンピーダンスより低いことを特徴とする。
【0019】また、本発明の多層配線基板の製造方法
は、1つの誘電体層の第1の面近傍に伝送線路用導体を
埋め込み、少なくとも一対の隣接した信号線路からなる
伝送線路を形成し、各信号線路の高さ方向の厚みが、水
平方向の幅より大で、且つ、上記信号線路間のギャップ
距離より大となるように構成する。
【0020】上記方法において、前記一対の隣接した信
号線路間の結合インピーダンスが、前記信号線路と前記
誘電体層の第2の面近傍に形成された導体間との結合イ
ンピーダンスより低いことを特徴とする。また、誘電体
層に前記伝送線路用導体を埋め込む溝は、金型成形によ
り形成される。
【0021】上記構成および方法により、帯状の金属箔
および誘電体膜の厚さを均一にすることにより高密度で
特性インピーダンスの揃った伝送線路チップを形成する
ことが可能であり、その結果、信号反射、クロストーク
が削減され信号レートの高速化が達成できる。
【0022】
【発明の実施の形態】本発明の第1の態様によれば、伝
送線路埋め込み型の多層配線基板であって、1つの誘電
体層の第1の面近傍に埋め込まれた少なくとも一対の隣
接した信号線路からなる伝送線路を有し、伝送線路の各
信号線路は上記第1の面と垂直方向の厚みが水平方向の
幅より大であり、且つ信号線路間のギャップ距離より大
である。
【0023】上記構成において、前記一対の隣接した信
号線路間の結合インピーダンスが、前記信号線路と前記
誘電体層の第2の面近傍に形成された導体間との結合イ
ンピーダンスより低いことを特徴とする。前記誘電体層
の厚みは前記一対の信号線路間のギャップ距離の10倍
以上に構成してもよい。
【0024】本発明の第2の態様によれば、1つの誘電
体層の第1の面から所定深さまでを第1の配線形成領域
とし第2の面から所定深さまでを第2の配線形成領域と
し、前記第1の配線形成領域に一対の隣接した信号線路
からなる伝送線路が埋め込まれた構成の多層配線基板で
あって、前記各信号線路はその厚みが幅より大であり、
前記一対の隣接した信号線路間の結合インピーダンス
が、前記信号線路と前記第2の配線形成領域に形成され
た導体間との結合インピーダンスより低い伝送線路を有
する。
【0025】上記構成において、前記信号線路の厚みは
その幅の1倍以上5倍以下であり、前記誘電体層の厚み
は前記信号線路の幅の10倍以上としてもよい。また、
前記第1の配線層内の一対の信号線路の両側に遮蔽用線
路を有してもよい。
【0026】本発明の第3の態様によれば、1つの誘電
体層の第1の面近傍に伝送線路用導体を埋め込み、少な
くとも一対の隣接した信号線路からなる伝送線路を形成
し、各信号線路の上記第1の面と垂直方向の厚みが、水
平方向の幅より大で、且つ、上記信号線路間のギャップ
距離より大となるように構成する多層配線基板の製造方
法を提供する。
【0027】上記方法において、前記一対の隣接した信
号線路間の結合インピーダンスが、前記信号線路と前記
誘電体層の第2の面近傍に形成された導体間との結合イ
ンピーダンスより低いことを特徴とする。
【0028】また、前記誘電体層の厚みは、前記一対の
信号線路間のギャップ距離の10倍以上である。金型成
形により、誘電体基板に前記伝送線路用導体を埋め込む
溝を形成する。さらに、前記溝の内壁に付着させた金属
層に半田を流し込むことにより前記伝送線路用導体を形
成する。
【0029】(実施の形態1)以下、本発明の実施の形
態について、図1から図7を用いて説明する。なお、添
付の図面において、同様の構成要素については同一の参
照番号で示すものとする。
【0030】図1(a)は本発明の多層配線基板の1つ
の構成要素となる2層配線基板を例示してその断面図を
示している。図1(a)において、ポリイミドなどの誘
電体材料で構成された誘電体層1の第1の面(以後「上
面」と呼ぶ)1aから所定深さtまでを第1の配線層5
a(ここで、層とは層状の配線形成領域を指す)とし、
第2の面(以後「下面」と呼ぶ)1bから誘電体層1内の
所定深さまでを第2の配線層5b(層状の導体または配
線形成領域)とした2層配線構造の基板を示し、配線密
度はこのような構成の多層化(積層)に依っても向上で
きることを例示している。
【0031】誘電体層内の第1の配線層5aの領域に一
対の隣接信号線路、即ち、第1の信号線路3aと第2の
信号線路3bよりなる伝送線路3が基板内埋込み型式で
形成されている。各信号線路3a、3bは厚みt、幅w
の導体であり、信号線路間のギャップも幅wにほぼ等し
い値としている。ただし、このギャップ距離は必ずしも
幅wと等しい値に限定する必要はなく、誘電体層1の厚
みTより充分小さく取ればよい。ここで、信号線路の厚
みtは幅wより大きく(w<t)、かつ厚みtは誘電体
層1の厚みTより充分小さく取っている(t≪T)こと
を本実施形態の特徴としている(従来はt≪w,w>
T)。
【0032】好ましい実施例では、信号線路の厚みtは
幅wの1倍以上5倍以下とし、誘電体層1の厚みTは信
号線路の幅wの10倍以上である。具体的には、例え
ば、誘電体層1の厚みTを200μm以上とした場合、
信号線路の幅wの値は15〜20μm、厚みtは30〜
100μm程度としてもよい。
【0033】誘電体材料としてはポリイミドの他にガラ
スエポキシコンポジット、ガラスBTレジンコンポジッ
ト、エポキシ樹脂、アラミドエポキシ樹脂のうち、1種
類または2種類以上からなる樹脂含浸シートまたは樹脂
含浸繊維シートが使える。また、導体配線として銅また
はニッケルを用い、誘電体膜として低融点ガラスまたは
低融点アルミナ等の無機材料のグリーンシートを用いる
こともできる。
【0034】図2および図3は図1の伝送線路の使用例
を示し、図2において伝送線路3の信号線路3aは不平
衡型のドライバ6とレシーバ7間に接続され、信号線路
3bはレシーバ7側には伝送線路3の特性インピーダン
スの終端抵抗Rtおよび接地電位間に接続されて使用さ
れる。同様に、図3は平衡型(または差動型)伝送線路
としての使用例を示し、レシーバ7側には伝送線路3の
特性インピーダンスの終端抵抗Rtが信号線路3aと3
b間に介在し、信号線路3bはドライバ6とレシーバ7
間にインバース接続されている。
【0035】図1(a)により説明した伝送線路は、図
8、図9により説明した従来の伝送線路とディメンジョ
ン的に全く異なる。即ち、従来の伝送線路は信号線路と
平面導体2との結合インピーダンス(結合容量)が低
く、その関係で特性インピーダンスが決まるのに対し、
本発明の伝送線路は第2の配線層5bがたとえ平面導体
であったとしても、信号線路3a、3b間の結合インピ
ーダンス(結合容量)を各信号線路と前記第2の配線層
5bの平面導体との結合インピーダンス(結合容量)よ
り充分低くし得るため、特性インピーダンスは誘電体層
1の誘電率および各信号線路の配置形状によりほぼ決定
される。
【0036】従って本発明の伝送線路は、前記接地電位
の平面導体2(図9参照)を無視できることを意味し、
即ち、第1の配線層5aの1層だけで伝送線路が構成で
きるので、第2の配線層5bを別の目的に使用すること
ができる。従って、図1(a)に示す構成では、第2の
配線層5bは平面層として図示されているが、第2の配
線層5bには平面導体に限らず、例えば、図1(b)に
示すように他の信号線路6a,6bが形成された構成
や、図1(c)に示すように他の信号線路3’や導体
4’を形成した型など、種々の形態の導体または線路を
形成してもよく、上記伝送線路とは別の多層配線基板に
組み込めるため、多層配線基板として配線密度を向上さ
せることができる。また、第2の配線層5bには導体を
形成しない構成とすることもできる。
【0037】なお、図示していないが本発明の伝送線路
チップの上面、下面の両方または一方の面に絶縁性の保
護薄膜を設けることにより、信頼性をより向上させるこ
とができる。図1の伝送線路チップは各伝送線が直線形
状であるが、金属箔と誘電体としての樹脂からなる場
合、フレキシブル配線基板のように必要に応じて曲げて
配置することができる。
【0038】(実施の形態2)図4は複数の平衡型伝送
線路として実施した例を示す。図4において誘電体層1
には多数の信号線路3a〜3gが第1の配線層5aに埋
め込まれている。これら信号線路3a〜3gの各形状お
よび埋め込み形体については実施の形態1と同様であ
る。
【0039】図5は図4の伝送線路の使用例を示し、線
路3bと3cおよび線路3eと3fがそれぞれ一対の平
衡型信号線路(図3参照)として使用されるが、それぞ
れ一対の信号線路の両側の線路3a、3d、3gは遮蔽
用線路として平衡信号のコモン(基準)電位に接続され
ている。このように遮蔽用線路を設けることにより、平
衡型信号線路間のクロストークを大幅に低減する効果が
ある。
【0040】(実施の形態3)多層配線基板の全体工程
の製造方法は種々知られているため説明は省略し、本発
明に適用した関連部分の工程の製造方法について以下に
説明する。
【0041】図6は伝送線路または遮蔽用線路となる導
体を埋め込む溝61を具備した1つの誘電体層(基板)
の製造方法の例を示す。図6において前記溝の雄型を持
った金型8aとそれに合わせる金型8bにより形成され
る空間に液状の誘電体樹脂9を注入して溝付き誘電体層
が製造される。この溝の形状精度は、次に説明する導体
の形状精度と等価であるため非常に重要である。しかし
この金型成型による方法は金型の精度で溝の形状が決ま
るため、従来のエッチングで導体の形状を出す方法に対
し、個々の製造バラツキが非常に低減される。
【0042】また金型は半導体加工プロセスを利用すれ
ば、非常に微細な形状のものまで製造可能である。従来
の課題として前述した信号線路の幅および厚みを縮小す
る場合の抵抗値の増大による伝送特性の劣化の問題につ
いては、信号線路の幅wについて本発明と従来方式を同
じとした場合その厚みについては本発明の方が極めて大
きく取れるため、抵抗値の問題に対して非常に有利とな
る。
【0043】従って本発明にこの製造方法を適用するこ
とにより大幅に配線密度が高くかつインピーダンス特性
の優れた伝送線路が得られる効果がある。
【0044】図7に誘電体基板の溝に導体を埋め込む方
法の例を示す。溝に導体を埋め込む方法についてメッキ
法が最もポピュラーであるが、金属の堆積に時間がかか
るという課題があった。
【0045】図7に示す方法は、誘電体層(基板)1の
配線の埋め込み溝61の内壁にまず無電解メッキ(スパ
ッタ)で銅の薄いシーズ層12を付着させ、その銅のシ
ーズ層12で内壁が被膜された溝に溶融半田13等の導
体を流し込んで導体配線を形成する。これによると、導
体全体をメッキで形成する方法に対し大幅に製造時間を
短縮できる効果がある。
【0046】
【発明の効果】以上のように本発明によれば、伝送線は
誘電体内に埋め込み配列した構造であり、伝送線のアス
ペクト比は1より大であり、伝送線間のピッチが小さく
高密度であると同時に、線幅の割には配線抵抗が小さく
伝送線の特性インピーダンスのマッチング特性も良好で
あり、配線密度が高くかつ伝送特性の優れた伝送線路を
有する多層配線基板が得られ、よって高密度配線と高
速、低損失特性を両立させられ産業上の効果は極めて大
きい。
【図面の簡単な説明】
【図1】 (a),(b),(c)は本発明の一実施の
形態による伝送線路の構成を示す図
【図2】 本発明の一実施の形態による伝送線路の構成
を示す図
【図3】 本発明の一実施の形態による伝送線路の構成
を示す図
【図4】 本発明の他の実施の形態による伝送線路の構
成を示す図
【図5】 本発明の他の実施の形態による伝送線路の構
成を示す図
【図6】 本発明の一実施の形態による伝送線路の製造
方法を示す図
【図7】 本発明の一実施の形態による伝送線路の製造
方法を示す図
【図8】 従来の伝送線路の構成を示す図
【図9】 従来の伝送線路の構成を示す図
【図10】 従来の伝送線路の構成を示す図
【図11】 従来の伝送線路の構成を示す図
【図12】 従来の伝送線路の構成を示す図
【符号の説明】
1 誘電体層 2 平面導体 3 信号線路 5 配線層 8 金型 9 誘電体樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 勝秀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 立石 文和 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田口 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E346 AA12 AA15 AA33 AA35 BB02 BB03 BB04 BB06 BB15 CC02 CC08 CC31 HH01 HH25

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 伝送線路埋め込み型の多層配線基板であ
    って、1つの誘電体層の第1の面近傍に埋め込まれた少
    なくとも一対の隣接した信号線路からなる伝送線路を有
    し、該伝送線路の各信号線路は、高さ方向の厚みが水平
    方向の幅より大であり、且つ、上記隣接信号線路間のギ
    ャップ距離より大であることを特徴とする多層配線基
    板。
  2. 【請求項2】 前記一対の隣接した信号線路間の結合イ
    ンピーダンスが、前記信号線路と前記誘電体層の第2の
    面近傍に形成された導体間との結合インピーダンスより
    低いことを特徴とする請求項1に記載の多層配線基板。
  3. 【請求項3】 1つの誘電体層の第1の面から所定深さ
    までを第1の配線形成領域とし第2の面から所定深さま
    でを第2の配線形成領域とし、前記第1の配線形成領域
    に一対の隣接した信号線路からなる伝送線路が埋め込ま
    れた構成を有する多層配線基板であって、前記各信号線
    路はその高さ方向の厚みが水平方向の幅より大であり、
    前記一対の隣接した信号線路間の結合インピーダンス
    が、前記信号線路と前記第2の配線形成領域に形成され
    た導体間との結合インピーダンスより低い伝送線路を有
    することを特徴とする多層配線基板。
  4. 【請求項4】 前記信号線路の厚みはその幅の1倍以上
    5倍以下である請求項3に記載の多層配線基板。
  5. 【請求項5】 前記第1の配線層内の一対の信号線路の
    両側に遮蔽用線路を備えたことを特徴とする請求項3に
    記載の多層配線基板。
  6. 【請求項6】 1つの誘電体層の第1の面近傍に伝送線
    路用導体を埋め込み、少なくとも一対の隣接した信号線
    路からなる伝送線路を形成し、各信号線路の高さ方向の
    厚みが、水平方向の幅より大で、且つ、上記信号線路間
    のギャップ距離よりも大となるように構成する多層配線
    基板の製造方法。
  7. 【請求項7】 前記一対の隣接した信号線路間の結合イ
    ンピーダンスが、前記信号線路と前記誘電体層の第2の
    面近傍に形成された導体間との結合インピーダンスより
    低いことを特徴とする請求項6に記載の多層配線基板の
    製造方法。
  8. 【請求項8】 金型成形により前記誘電体層に前記伝送
    線路用導体を埋め込む溝を形成することを特徴とする請
    求項6に記載の多層配線基板の製造方法。
  9. 【請求項9】 前記溝の内壁に付着させた金属層に半田
    を流し込むことにより前記伝送線路用導体を形成するこ
    とを特徴とする請求項8に記載の多層配線基板の製造方
    法。
JP2001198855A 2000-07-04 2001-06-29 伝送線路を有する多層配線基板 Pending JP2002084107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001198855A JP2002084107A (ja) 2000-07-04 2001-06-29 伝送線路を有する多層配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000201875 2000-07-04
JP2000-201875 2000-07-04
JP2001198855A JP2002084107A (ja) 2000-07-04 2001-06-29 伝送線路を有する多層配線基板

Publications (1)

Publication Number Publication Date
JP2002084107A true JP2002084107A (ja) 2002-03-22

Family

ID=26595314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198855A Pending JP2002084107A (ja) 2000-07-04 2001-06-29 伝送線路を有する多層配線基板

Country Status (1)

Country Link
JP (1) JP2002084107A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US7446567B2 (en) 2003-02-21 2008-11-04 Kanji Otsuka Signal transmission apparatus and interconnection structure
JP2010278415A (ja) * 2009-04-30 2010-12-09 Nitto Denko Corp フレキシブル配線回路基板
JP2014130938A (ja) * 2012-12-28 2014-07-10 Fujikura Ltd 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446567B2 (en) 2003-02-21 2008-11-04 Kanji Otsuka Signal transmission apparatus and interconnection structure
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
JP2010278415A (ja) * 2009-04-30 2010-12-09 Nitto Denko Corp フレキシブル配線回路基板
JP2014130938A (ja) * 2012-12-28 2014-07-10 Fujikura Ltd 配線基板

Similar Documents

Publication Publication Date Title
KR101573959B1 (ko) 다층 배선 기판
US6683260B2 (en) Multilayer wiring board embedded with transmission line conductor
US7388448B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
EP1443811A2 (en) High speed circuit board and method for fabrication
JP5168361B2 (ja) 多層基板
TW200525812A (en) Quasi-coax transmission lines
JP2007042569A (ja) 信号伝送ケーブルおよび信号伝送ケーブルの製造方法
JP2003502852A (ja) 多層プリント回路板へチップを装着するための構成
JP4414365B2 (ja) 高速伝送用基板
TWI691241B (zh) 軟硬結合電路板及其製作方法
KR20130024703A (ko) 전자 회로기판
CN104160459A (zh) 基板内置用芯片电阻器及其制造方法
JPH11150371A (ja) 多層回路基板
JP4834937B2 (ja) 高周波回路用多層配線板
JP2002084107A (ja) 伝送線路を有する多層配線基板
CN203015272U (zh) 印制电路板
JP2008205099A (ja) 多層配線基板
JP2009088063A (ja) 半導体装置およびその設計方法
CN109890132A (zh) 一种屏蔽信号线的多层柔性线路板及其制作方法
JP2017045882A (ja) フレキシブル基板及びその製造方法並びに電子装置
JP4161577B2 (ja) 電気配線板
JP2012009573A (ja) 回路基板
JP2000068716A (ja) 多層伝送線路
JP2009026909A (ja) 配線回路基板およびその製造方法
CN104244570A (zh) 刚柔性印刷电路板及其制造方法