KR100201185B1 - 후막박막 적층기판 및 그것을 사용한 전자회로장치 - Google Patents

후막박막 적층기판 및 그것을 사용한 전자회로장치 Download PDF

Info

Publication number
KR100201185B1
KR100201185B1 KR1019900010334A KR900010334A KR100201185B1 KR 100201185 B1 KR100201185 B1 KR 100201185B1 KR 1019900010334 A KR1019900010334 A KR 1019900010334A KR 900010334 A KR900010334 A KR 900010334A KR 100201185 B1 KR100201185 B1 KR 100201185B1
Authority
KR
South Korea
Prior art keywords
thin film
signal
wiring layer
thick film
film substrate
Prior art date
Application number
KR1019900010334A
Other languages
English (en)
Other versions
KR910004076A (ko
Inventor
게이이찌로 나까니시
마사까즈 야마모또
미노루 야마다
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR910004076A publication Critical patent/KR910004076A/ko
Application granted granted Critical
Publication of KR100201185B1 publication Critical patent/KR100201185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

여러개의 집적회로칩을 탑재하고 집적회로칩에 입출력신호를 상호접속하기 위한 배선기관 및 그것을 사용한 전자회로장치에 관한 것으로서, 신호전파속도의 저감을 수반하지 않고 신호전송특성이 양호한 박막배선층과 저가의 후막배선층을 조합한 후막박막 적층기판 및 그것을 사용한 전자회로장치를 제공하기 위해서, 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 고속으로 전파시킬 필요가 있는 신호배선의 적어도 일부를 박막기판내부의 신호배선층에 배치하고, 고속으로 전파시킬 필요가 없는 신호배선의 적어도 일부를 후막기판내부의 신호배선층에 배치한 구성으로 하였다.
이렇게 하는 것에 의해서, 신호의 전파지연시간을 증가시키지 않고 저가의 후막배선기판과 고성능의 박막배선층을 적층할 수 있음므로 저가이고 또한 고성능인 전자계산기 등의 대형 논리장치를 실현할 수가 있다.

Description

후막박막 적층기판 및 그것을 사용한 전자회로 장치
제1도는 본 발명의 제1실시예를 도시한 단면도.
제2도는 본 발명의 제2실시예를 도시한 단면도.
제3도는 본 발명의 제3실시예를 도시한 단면도.
제4(a)도~4(c)도는 배선저항의 허용상한값을 설명하기 위한 블록도 및 그래프도.
제5(a)도는 보수용 배선층을 도시한 단면도.
제5(b)도는 효율과 박막층수의 관계를 도시한 그래프도.
제6(a)~6(c)도는 종단저항소자의 배치방법을 도시한 평면도 및 단면도
제7도는 종단저항용 전원층을 도시한 평면도.
제8(a)도 및 제8(b)도는 제2종단저항 배치방법을 도시한 단면도 및 평면도.
제9(a)~9(c)도는 패드와 후막스루홀의 접속방법을 도시한 평면도 및 단면도.
제10도는 본 발명의 제4실시예를 도시한 단면도.
본 발명은 여러개의 집적회로칩을 탑재하고 집적회로칩에 입출력신호를 상호접속하기 위한 배선기판 및 그것을 사용한 전자회로장치에 관한 것으로서, 특히 신호전파속도의 고속화가 요구되는 전자계산기 등의 대형 논리장치에 적합한 배선기판 및 그것을 사용한 전자회로장치에 관한 것이다.
전자계산기 등에 있어서 동작속도의 고속화를 도모하기 위해서는 집적회로칩의 동작을 고속화할 뿐만 아니라, 여러개의 집적회로칩을 탑재하고 각 집적 회로칩의 입출력신호를 상호 접속하기 위한 배선기판 내부에서의 신호의 전파지연시간도 단축할 필요가 있다.
이 때문에, 배선기판상에 집적회로칩을 고밀도로 실장할 수 있고 기판내의 신호전파 지연시간이 작으며 직접회로칩에서 스루홀(through hole)로의 인출배선이나 스루홀 자체가 갖는 기생적인 용량이나 인덕턴스가 작은 배선기판이 필요하게 된다.
이와 같은 특성을 갖는 배선기판의 하나로 닛케일일렉트로닉스 1985년 6월 17일호 251 페이지의 제7도에 도시한 세라믹 다층배선기판이 있다. 이 배선기판은 전원 및 접지층을 갖는 알루미나 세라믹기판의 표면에 폴리이미드계 수지에 포토리도그래피 등의 박막프로세스를 적용하여 미세한 신호배선층을 형성한 것이다. 폴리이미드수지의 적용에 의한 저유전율화, 박막프로세스의 적용에 의한 배선의 고밀도화 및 스루홀 길이의 단축에 의해서 배선기판에 요구되는 상술한 특성이 유효하게 실현되고 있다.
현재, 대형계산기용 집적회로칩은 고집적화와 대전력화가 도모되고 있으며, 집적도 10000게이트급의 집적회로칩의 실용화가 이루어지고 있다. 이와 같은 고집적도의 칩을 배선기판상에 실장하기 위해서는 상술한 박막배선을 이용한 기판을 사용했다고 하더라도 다수의 신호배선층을 대형 기판상에 형성하지 않으면 안된다.
한편, 배선기판이 대형화되면 배선층내를 통과하는 배선의 길이가 길어져 직류저항에 의한 전압강하를 무시할 수 없게 된다. 이것을 개선하기 위해서는 신호배선의 두께를 두껍게 할 필요가 있지만, 박막프로세스에 의해 두꺼운 배선을 형성하는 것은 매우 긴 프로세스시간이 소요된다. 따라서, 배선층을 모두 박막프로세스를 사용해서 형성하는 것은 배선층수가 많고 또한 기판사이즈가 대형화함에 따라서 비용면에서도 불리하게 된다.
이 경우, 박막배선층의 하부에 존재하는 세라믹기판 부분에 후막배선프로세스를 이용해서 신호배선층을 형성하면 저가로 배선기판을 형성하는 것이 가능하다. 후막배선프로세스는 예를 들면 세라믹재료로 이루어지는 시트상에 스크린 인쇄에 의해 도체층을 형성한 후, 이것을 소결(燒結)해서 형성하는 등의 방법이 있다. 그러나, 세라믹기판내의 신호배선층은 폴리이미드계수지 등의 유기절연층 또는 SiO2 등의 무기절연층을 사용해서 박막배선프로세스에 의해 형성한 신호배선층에 비해, 비유전율이 크고 또 배선이나 스루홀을 미세하게 형성하는 것이 용이하지 않다.
본 발명의 목적은 신호전파속도의 저감을 수반하지 않고 신호전송특성이 양호한 박막배선층과 저가의 후막배선층을 조합한 후막박막 적층기판 및 그것을 사용한 전자회로장치를 제공하는 것이다.
본 발명에서는 첫번째로 후막박막 적층기판에 있어서 고속으로 전파시킬 필요가 있는 신호배선을 박막배선층에 배치하고, 또 그다지 고속으로 전파시킬 필요가 없는 신호배선을 후막배선층에 배치하는 것을 특징으로 한다. 특히, 클럭신호 공급용 신호배선이나 집적회로칩의 검사(test) 및 보수(maintence)용의 신호배선을 후박배선층에 배치할 수가 있다.
두번째로, 후막배선층과 박막배선층의 접속에 대해서는 양자의 접속을 실행하기 위한 전용 배선층을 박막배선층을 박막배선층의 최하층에 마련하고, 임의의 박막배선층의 신호스루홀과 임의의 후박배선층의 신호스루홀을 접속가능하게 하며, 또 후막 배선층에 접속할 필요가 있는 배선만을 이 전용 배선층을 이용해서 접속한다. 특히, 집적회로칩에서 집적회로칩 주변의 보수패드에 한번 접속된 배선을 상기 전용 배선층을 사용해서 집적회로칩의 하부에 존재하는 후막배선층의 스루홀로 되돌려보내는 것에 의해서 더욱 효과적으로 목적을 달성할 수가 있다.
또 상기 전용 배선층에 신호배선패턴과 전원배선패턴을 혼재시키고, 전원 배선패턴의 폭을 신호배선패턴의 폭보다 넓게 취해 두는 것 또는 전용 배선층의 배선경로를 1정류에 고정시키지 않고 탑재할 집적회로칩의 종류나 수에 따라서 계산기 처리에 의해 자동배선을 실행하는 것이 더욱 적합하다.
세번째로, 후막배선층의 신호스루홀의 바로 위에 박막배선층의 신호스루홀을 마련하고 양자를 직결하는 것에 의해서, 더욱 효과적으로 후막배선층과 박막 배선층의 접속을 달성할 수가 있다. 이 경우 후막배선층의 격자피치를 박막 배선층의 격자피치의 정수배로 설정하는 것이 더욱 바람직하다.
네번째로, 박막기판 내부에 존재하는 신호 배선 중 최대 길이를 갖는 배선의 직류저항 값이 신호배선의 특성임피던스값의 10분의 1 이하로 되도록 신호배선의 단면적을 설정하는 것을 특징으로 한다.
다섯번째로, 박막기판 내부의 신호배선층의 각층을 정규 신호배선용 층과 보수용 신호배선층의 2층 구성으로 하는 것을 특징으로 한다.
여섯번째로, 박막기판의 격자피치의 정수배의 피치로 박막기판 내부의 스루홀을 격자형상으로 배열하는 것을 특징으로 한다.
일곱번째로 하묵기판 내부의 후막신호배선층의 특성임피던스값과 박막기판 내부의 박막신호배선층의 특성임피던스값을 동일한 값으로 하는 것을 특징으로 한다.
여덟째로, 박막기판 표면의 보수패드 바로 아래층에 집적회로칩의 종단용 저항소자를 배치하고, 이들 저항소자와 보수패드를 비관통 스루홀에 의해 접속가능하게 하는 것을 특징으로 한다. 이 경우, 집적회로칩과 보수패드의 경계영역 바로 아래에는 상기 저항소자로 전원을 공급하기 위한 전원배선층을 배치하지 않는 것에 의해서 더욱 효과적으로 목적을 달성할 수가 있다.
아홉번째로, 보수패드와 집적회로칩의 경계영역의 하부에 상기 저항소자를 형성하고, 보수패드와 저항소자를 접속하기 위한 전용 배선층을 마련하는 것을 특징으로 한다.
열번째로, 후막기판의 이면에 존재하는 입출력핀 부착용 패드 중 전원공급용 입력핀을 부착할 패드에는 여러개의 후막기판 내부의 스루홀을 접속하고, 신호공급용 입출력핀을 부착할 패드에는 1개의 후막기판 내부의 스루홀을 접속하는 것을 특징으로 한다.
열한번째로, 배선기판으로서 상기한 후막박막 적층기판을 사용하고, 이 배선기판상에 여러개의 집적회로칩을 탑재하여 신호전송특성이 우수한 전자회로장치를 실현한다. 이 때 예를 들면 그 신호의 지연이 전자회로장치의 응답속도에 영향을 미치지 않는 신호를 전달하기 위해 신호배선을 우선적으로 후막기판내에 배치한다. 따라서, 집적회로칩이 ECL회로로 구성되어 있는 경우가 더욱 효과적이다.
본 발명에서는 첫번째로 신호배선을 고속으로 전파시킬 필요가 있는 것과 그렇지 않은 것으로 분류하고, 고속으로 전파시킬 필요가 있는 것을 박막배선층에 배치하고 그다지 고속으로 전파시킬 필요가 없는 것을 후막배선층에 배치하는 것을 특징으로 한다. 즉, 계산기 등을 구성하는 논리신호 중에는 그 신호의 전파시간에 따라서 계산기의 처리속도가 결정되어 버리기 때문에, 가능한한 고속으로 전파시킬 필요가 있는 신호와 그것에 비하여 전파시간에 여유가 있어 그다지 고속으로 전파시킬 필요가 없는 신호의 2종류가 있다. 따라서, 고속으로 전파시켜야 하는 신호배선을 박막배선층에 배치하고 그다지 고속으로 전파시킬 필요가 없는 신호배선을 후막배선층에 배치하는 것에 의해서, 계산기의 처리속도는 박막배선층의 지연시간에 의해서만 결정되고 비용(코스트)개선을 위해 도입한 후 막신호배선에서의 지연시간은 계산기의 처리속도에 영향을 미치지 않게 된다. 상기한 바와 같은 그다지 고속으로 전파시킬 필요가 없는 논리 신호중 특히 후막 배선층에 배치하여 효과가 있는 신호로서는 클럭공급용 신호와 집적회로칩의 검사 및 보수용 신호를 들 수 있다.
본 발명에 의하면, 신호 전파속도의 저감을 수반하지 않고 신호전송특성이 양호한 박막배선층과 저가의 후막배선층을 조합해서 후막박막 적층기판이 얻어진다.
두번째로, 박막배선층과 후막배선층을 접속하기 위한 전용 배선층을 사용하므로, 직접 회로칩의 임의의 입출력단자를 박막배선층 및 후막배선층의 양쪽에 자유롭게 접속할 수 있게 된다. 또 박막배선층을 고속으로 전파시키고자 하는 신호배선에 대해서는 후박배선층에는 전혀 연결되지 않게 되므로, 후막배선층의 스루홀이 갖는 큰 기생용량의 영향을 받지 않고 더욱 고속의 신호전파를 실현할 수가 있다.
또, 박막배선층 내의 박막신호 배선패턴, 후박배선층내의 후막신호 배선패턴 및 양자를 접속하기 위한 전용 배선패턴의 3자에 대해서 동시에 자동배선을 실행하는 것에 의해서, 접속할 박막배선층의 신호스루홀과 후막배선층의 신호스루홀의 위치를 양자를 접속하는 전용 배선층의 패턴길이가 최소로 되도록 설정하는 등의 최적화처리를 실행할 수 있게 된다.
세번째로, 본 발명에 의하면 박막 배선층과 후막배선층을 접속하는 전용 배선층을 마련하지 않고 후막배선층의 신호스루홀의 상부에 박막배선층의 신호스루홀을 직결할 수도 있으며, 이 경우에는 접속을 위해 마련한 전용 배선층이 불필요하게 되어 기판의 가격이 저감된다. 또 접속을 위한 전용 배선층이 갖는 기생용량이나 인덕턴스를 제거할 수 있으므로 더욱 고속의 신호전파가 가능하게 된다.
네번째로 본 발명에서는 집적회로칩의 고속동작을 실현하기 위해 ECL 회로를 사용하고, 또 집적회로칩 사이의 신호접속에는 종단저항으로 정합종단된 전송선로를 사용한다.
이 전송선로로서 박막배기판 내의 박막신호배선을 사용하면 신호배선의 형상이 미세하기 때문에, 전송선로는 비교적 큰 저항값 R을 내부에 갖게 된다. ECL 회로에 있어서는 임의의 전압레벨의 신호가 입력된 경우, 그 신호를 하이(High) 레벨로서 인식할 수 있는 최저 전압값 ViHmin이 존재하기 때문에
ViHViHmin
의 조건이 만족되지 않으면 안된다. 박막기판 내부에 존재하는 박막신호배선중 최대길이를 갖는 배선의 직류저항값이 신호배선의 특성임피던스값의 10분의 1이하로 되도록 각 박막신호배선의 단면적을 설정하는 것에 의해서 ViHViHmin의 조건을 만족시킨다.
다섯번째로, 박막기판 내부의 박막신호배선층의 각 층을 정규 신호배선용층과 보수용 신호배선층의 2층구성으로 하는 것에 의해서, 기판의 효율(제조효율) 향상을 도모할 수가 있다.
여섯번째로, 박막기판의 격자피치의 정수배의 피치로 박막기판내부의 스루홀을 격자형상으로 배열하므로, 배선영역을 더욱 유효하게 활용할 수가 있다.
일곱번째로, 후막기판 내부의 후막신호배선층의 특성임피던스값과 박막기판 내부의 박막신호배선층의 특성임피던스 값을 정합시키는 것에 의해서, 잡음발생요인의 하나를 무시할 수 있게 되어 기판의 설계가 용이하게 된다.
여덟번째로, 박막기판 표면의 보수패드 바로 아래층에 집적회로칩의 종단용 저항소자를 배치하고 이들 저항소자와 보수패드를 비관통 스루홀에 의해 접속가능하게 하는 것에 의해서, 종단저항의 하부 영역에 박막신호배선을 통과시키는 것이 가능하게 되어 기판배선영역의 유효활용을 도모할 수가 있다.
아홉번째로, 종단저항소자를 보수패드와 집적회로칩의 경계영역에 배치하는 것에 의해서, 종단저항소자의 크기를 크게 할 수 있게 된다. 종단저항소자가 커지면 종단저항소자의 치수 편차(변동)에 기인하는 저항값 편차가 작아지므로, 더욱 고정밀도의 종단저항소자를 형성할 수 있게 된다.
열번째로, 전원패드에 여러개의 후막전원입력용 스루홀을 접속하는 것에 의해서, 후막전원입력용 스루홀에 있어서 발생하는 전압강하를 최소한으로 저감할 수 있게 된다.
열한번째로, 직접회로칩 사이의 신호전파시간을 억제할 수 있어 신호전송 특성이 우수 고속의 전자회로장치를 실현할 수가 있다.
이하, 본 발명의 구성에 대해서 실시예와 함께 설명한다.
또, 실시예를 설명하기 위한 모든 도면에 있어서 동일한 기능을 갖는 것에는 동일한 부호를 붙이고, 그 반복적인 설명은 생략한다.
제1도는 본 발명의 제1실시예를 도시한 단면도이다. 후막박막 적층기판은 알루미나 세라믹을 절연재료로 하고 텅스텐을 도체재료로 한 후막배선층을 적층한 후막기판(17) 및 폴리이미드를 절연재료로 하고 동을 도체재료로 한 박막배선층을 적층한 박막기판(18)로 구성되어 있다. 또, 후막박막 적층기판의 표면에는 ECL 회로에 의해 구성된 집적회로칩(1)이 땜납제의 CCB 범프(bump)(2)에 의해 박막기판(18)의 표면에 접속되어 있다.
집적회로칩(1)로부터의 출력신호 중 박막기판(18)만을 통과하는 신호는 인출배선(13), 검사패드(또는 보수패드라고도 한다)(3), 박막신호스루홀(5)를 경유하여 박막신호배선(6)으로 들어간다. 박막신호배선(6)으로 들어간 신호는 상기한 것과는 역방향으로 박막신호스루홀, 검사패드, 인출배선을 통해서 다른 직접회로칩(1')의 CCB 범프로 들어간다. 또, 박막신호배선(6)의 상하에는 박막전원층(7)이 존재하고 있으며, 이것은 집적회로칩(1), (1')로의 전원급전 및 박막배선의 교류접지층을 겸하고 있다.
다음에, 직접회로칩(1)의 출력 중 후막기판(17)을 통과하는 것은 상술한 박막기판을 통과하는 신호와 마찬가지로, 인출배선(13), 검사패드(3), 박막신호스루홀(5')를 경유한 후, 박막신호스루홀(5')의 하부에 접속된 후막박막 접속용 전용배선(이하, 접속배선이라 한다)(12)를 경유하여 후막기판(17)의 표면에 형성된 접속패드(11)로 들어간다. 접속패드(11)의 바로 아래에는 후막신호스루홀(9)가 접속되어 있고, 신호는 이 후막신호스루홀(9)에서 후막신호배선(10)으로 들어간다. 후막신호배선(10)으로 들어간 신호는 상기한 것과 역방향의 경로를 따라 입력측 집적회로칩(1')로 들어간다. 여기서, 후막기판(17)의 내부에 마련된 후막전원층(8)은 박막전원층(7)과 마찬가지로 집적회로칩(1),(1')로의 전원급전 및 후막배선의 교류접지층을 겸하고 있다.
또, 후막기판(17)내의 후막전원층(8)과 박막기판(18) 내의 박막전원층(7)은 후막전원스루홀(28), 전원접속배선(39), 박막전원스루홀(29)에 의해 상호 접속되어 있고, 이 경로를 경유하여 후막전원스루홀에 접속된 전원핀(35)(제9도참조)에서 집적회로칩(1), (1')의 CCB 단자(2)로의 전원급전이 실행된다.
본 실시예에서는 후막기판(17)내의 후막배선층(10)에 클럭긍급용 신호배선과 집적회로칩의 검사 및 보수용 배선을 수용하고, 박막기판(18)내의 박막배선층(6)에는 그 이외의 일반신호를 수용하며, 박막신호배선(6)이 4층, 후막신호배선(10)이 14층의 박막후막배선기판을 형성하였다. 기판의 층구성을 이하 상세하게 설명한다.
먼저, 박막기판(18)은 집적회로칩측에서부터 표면층, 종단저항층, 인출배선층, 제1박막전원층, 제1박막신호층, 제2박막신호층, 제2박막전원층, 제3박막신호층, 제4박막신호층, 제3박막전원층 순으로 10층의 박막배선층으로 구성되어 있다. 여기서, 표면층은 제1도에 있어서 검사패드(3)이 배치되어 있는 층, 종단 저항층은 종단저항(4)가 배치되어 있는 층, 인출배선층은 인출배선(13)이 배치되어 있는 층, 제1 및 제3박막전원층은 박막전원층(7)이 배치되어 있는 층, 제4박막신호층은 박막신호배선(6)이 배치되어 있는 층에 상당한다. 제1, 제2, 제3 박막신호층 및 제2박막전원층에 대해서는 도면이 번잡하게 되는 것을 방지하기 위해 그 기재를 생략하였다.
박막기판(18)의 하부에는 박막기판(18)과 후막기판(17)을 접속하기 위한 전용 배선층(37)을 박막프로세스를 사용하여 박막기판(18)과 일체로 형성하고 있고, 도1에 도시한 신호접속배선(12) 및 전원접속배선(39)가 배치되어 있다.
또, 후막기판(17)은 박막기판측에서부터 접속패드층, 제1후막전원층, 제1후막신호층, 제2후막신호층, 제2후막전원층, 제3후막신호층, 제4후막신호층, 제3후막전원층, 제4후막전원층, 제5후막전원층, 제6후막전원층, 제7후막전원층, 제8후막전원층, 이면층까지 14층의 후막신호층이 2층 1조로 8층의 후막전원 층 사이에 샌드위치된(위치한)구성으로서, 접속패드 층 및 이면층 각 1층을 포함한 합계 24층으로 이루어진다. 여기서, 접속패드층은 제1도에 있어서 접속패드(11)이 배치되어 있는 층에 상당한다. 또 도면이 번잡하게 되는 것을 방지하기 위해서 제1도에서는 8층의 후막전원층 중 4층만을 후막전원층(8)로서 도시하고 14층의 후막신호층 중 1층만을 후막신호배선(10)이 배치되어 있는 층으로서 도시하였다.
본 실시예의 기판의 격자피치는 박막배선층이 50㎛, 후막배선층이 500㎛이다.
또, 박막신호배선과 후막신호배선의 특성임피던스는 56Ω의 동일값으로 하였다. 56Ω의 특성임피던스를 실현하기 위해서, 박막배선층인 경우에는 배선폭이 20㎛, 배선두께가 20㎛인 박막신호배선을 비유전율이 3.5인 폴리이미드수지내에 형성하였다. 박막전원층에서 박막신호배선까지의 거리는 제1박막전원층에서 제1박막신호층까지가 20㎛, 제1박막신호층에서 제2박막신호층까지가 20㎛, 제2박막신호층에서 제2박막전원층까지가 20㎛이고, 다른 박막배선층과 박막전원층의 조합의 경우에도 마찬가지이다.
후막배선층인 경우에는 배선폭이 100㎛, 배선두께가 30㎛인 후막신호배선을 비유전율이 9일 알루미나세라믹내에 형성하였다. 후막전원층에서 후막신호배선까지의 거리는 제1후막전원층에서 제1 후막신호층까지가 200㎛, 제1후막신호층에서 제2후막신호층까지가 200㎛, 제2후막신호층에서 제2후막전원층까지가 200㎛이며, 다른 후막배선층과 후막전원층의 조합의 경우에도 마찬가지이다.
다음에 동작에 대해서 설명한다. 먼저, 첫 번째로 신호배선을 고속으로 전파시킬 필요가 있는 것과 그렇지 않은 것으로 분류하고, 고속으로 전파시킬 필요가 있는 것을 박막배선층에 배치하고 그다지 고속으로 전파시킬 필요가 없는 것을 후막배선층에 배치한다.
후막박막 적층기판의 대표예로서 신호배선층이 14층으로 이루어지는 알루미나세라믹제의 후막기판(17)의 상부에 신호배선층이 4층으로 이루어지는 폴리이미드제의 박막기판(18)을 적층한 것을 고려한다. 격자피치는 후막기판을 500㎛, 박막기판을 50㎛로 한다. 이 경우 박막부분과 후막부분의 격자피치가 10배 다르기 때문에, 박막기판의 신호배선층 1층당과 후막기판의 신호배선층 10층당의 배선수 용량이 동일한 것을 고려하면, 이 기판을 모두 박막신호배선층을 사용해서 형성한 경우의 등가적인 신호배선의 층수는 5, 4층 마찬가지로 모두 후막신호배선층을 사용해서 형성한 경우의 등가적인 신호배선의 층수는 54층으로 된다. 또 동일한 배선수 용량의 기판을 형성하는 경우, 박막배선 형성프로세스의 비용은 후막배선 형성프로세스의 비용의 약 10배로 된다. 따라서, 상기 박막배선층만으로 형성한 기판의 비용을 1.0으로 하고 후막배선층만으로 형성한 기판의 비용을 0.1로 한 경우의 후막박막 적층기판의 상대적인 비용을 개략계산하면,
Figure kpo00002
로 되어, 박막배선층만으로 형성한 경우에 비해 약 23%의 비용을 저감할 수 있게 된다.
그러나, 알루미나세라믹의 비유전율은 약 9이고, 폴리이미드수지의 비유전율은 약 3.5인 것을 고려하면, 일반적으로 배선기판의 신호전파 지연시간은 기판재료의 비유전율의 평방근(제곱근)에 비례하므로 후막신호배선과 박막신호배선의 전파지연시간의 차는 약 1.6배나 되며, 이대로는 느린 알루미나세라믹 후막기판부분에 의해 계산기의 처리성능이 제한되어 버린다.
한편, 계산기 등을 구성하는 전자회로장치내에서 전달되는 논리신호 중에는 그 신호의 전파시간에 의해서 계산기의 처리속도가 결정되어 버리기 때문에, 가능한한 고속으로 전파시킬 필요가 있는 신호와 그것에 비하면 전파시간에 여유가 있어 그다지 고속으로 전파시킬 필요가 없는 신호(예를 들면 전자회로장치의 응답속도와 관계없는 신호)의 2종류가 있다. 따라서, 고속으로 전파시켜야 하는 신호배선을 박막배선층에 배치하고 그다지 고속으로 전파시킬 필요가 없는 신호 배선을 후막배선층에 배치하는 것에 의해서, 계산기의 처리속도는 박막신호배선의 지연시간에 의해서만 결정되고 비용개선을 위해 도입한 후막신호배선에서의 지연시간은 계산기의 처리속도에 영향을 미치지 않게 된다.
상기한 그다지 고속으로 전파시킬 필요가 없는 논리신호 중 특히 후막배선 층에 배치해서 효과가 있는 신호로서 클럭공급용 신호와 집적회로칩의 검사 및 보수용 신호를 들 수 있다.
클럭공급용 신호의 목적은 배선기판상의 모든 집적회로칩의 동기를 취할 수 있으므로, 기판상의 각 집적회로칩에 신호가 공급된 시점에서 각 신호의 위상이 일치되어 있으면 좋다. 즉, 클럭공급용 집적회로칩에서 출력된 신호가 다른 일반적인 집적회로칩에 대해서 시간적으로 동시에 도달하면, 그 절대적인 지연시간은 문제로 되지 않게 된다. 따라서, 클럭공급용 배선은 모든 클럭용 배선이 동일한 길이로 되어 있으면, 후막배선층에 배치되어 있다고 하더라도 계산기 등의 처리속도에 영향을 미치는 일은 없다.
또, 집적회로칩의 검사 및 보수용 배선은 집적회로칩내의 래치회로에 신호를 세트하거나 또는 래치회로에서 신호를 리드하여 집적회로칩내의 논리동작이 정상인 것을 확인하는 것이 목적이다. 따라서, 집적회로칩의 검사 및 보수용 배선을 후막배선층에 배치하여 래치회로로의 신호의 세트나 래치회로로부터의 신호의 리드가 지연되었다고 하더라도 이것이 계산기 등의 동작속도를 저하시키지 않고 또 검사 및 보수기능 자체에도 영향을 미치는 일은 없다.
두번째로, 박막기판과 후막기판을 접속하기 위한 전용 배선층에 대해서 기술한다. 제1도에 도시한 바와 같이, 이 전용 배선층(37)은 박막기판(18)과 후막기판(17) 사이에 존재하므로, 박막기판의 임의의 신호스루홀(5')의 최하부와 후막기판의 임의의 신호스루홀(9)의 최상부를 접속배선(12)에 의해 접속할 수가 있다. 따라서, 집적회로칩의 입출력단자(2)(CCB 범프 등. 이하 마찬가지)를 박막기판(18)의 신호스루홀(5)에 접속해 두는 것에 의해서, 박막배선층만을 사용하는 경우에는 이 신호스루홀(5)에서 그대로 박막신호배선(6)을 인출하면 좋고, 또 후막기판(17)내의 후막배선층(10)을 사용하는 경우에는 박막기판(18)의 신호스루홀(5')와 후막기판(17)의 신호스루홀(9)를 상기 접속배선(12)를 사용해서 접속하면 좋다. 이와 같은 접속방식을 채용하는 것에 의해, 집적회로칩의 임의의 입출력단자를 필요에 따라 박막기판내의 박막배선 또는 후막기판내의 후막배선중 어느 1개에 자유롭게 접속할 수 있게 된다. 또 후막배선층에 접속할 필요가 없는 박막배선층의 신호스루홀(5) 즉 박막배선층을 고속으로 전파시키고자 하는 신호배선에 대해서는 후막기판에는 일체 연결되지 않게 되므로, 후막배선기판의 스루홀이 갖는 큰 기생용량의 영향을 받지 않아 더욱 고속인 신호전파를 실현할 수 있다.
이 경우, 전용 배선층(37)을 박막다층배선층(18)의 최하층에 형성하는 것에 의해서 접속배선(12)로서 미세한 박막배선을 사용하는 것이 가능하게 되므로, 전용 배선층(37)에 필요한 배선층수를 저감할 수가 있다.
또, 신호특성상 접속배선(12)의 특성임피던스값이 박막신호배선(6) 및 후막신호배선(10)의 특성임피던스값과 일치하고 있는 것이 바람직하지만, 전용 배선층(37)은 기판재료가 다른 박막다층배선층(18)과 후막다층배선층(17)의 중간에 존재하므로, 절연재료두께의 정확한 제어를 실행하는 것이 용이하지 않고 절연재료 두께에 크게 좌우되는 접속배선(12)의 특성임피던스값도 변동해 버린다. 그러나, 본 구조에 있어서의 접속배선의 길이는 수 mm로 짧고 또 접속배선은 신호전파의 관점에서 집중정수소자로서 고려할 수 있으므로 용량성분에 의한 반사잡음이 문제로 되지 않는 범위이면 특성임피던스값을 박막신호배선(6) 또는 후막신호배선(10)과 일치시킬 필요는 없다. 따라서, 접속배선(12)의 특성임피던스값이 박막신호배선(6) 및 후막신호배선(10)의 특성임피던스값과 달라도 좋다는 조건을 설정하는 것에 의해서, 박막기판(18)과 후막기판(17)의 경계부분에 있어서의 절연재료 두께의 정확한 제어가 불필요하게 되어 기판형성프로세스의 간략화가 도모된다.
또, 박막배선층의 격자피치와 후막배선층의 격자피치의 차가 10배정도로 큰 경우에는 후막신호층의 스루홀수가 박막신호층의 스루홀수에 비해 매우 적어지므로, 박막배선층의 스루홀 근방에 접속할 후막배선층의 신호스루홀을 배치할 수 없는 경우가 많이 발생한다. 이와 같은 경우에 있어서도 상기 전용 배선층(37)을 사용하는 것에 의해서 임의의 스루홀 사이의 접속이 가능하게 되므로, 용이하게 먼쪽에 있는 스루홀끼리를 접속할 수가 있다.
또, 박막기판(박막다층배선층)(18)의 표면에는 보수패드(또는 검사패드라고도 한다)(3)이라 불리는 집적회로칩의 검사 및 보수용 패턴이 집적회로칩(1)의 주위 영역에 존재하고, 집적회로칩의 입출력단자(2)와 보수패드(3)은 박막기판내의 인출배선(13)에 의해 접속되어 있다. 또 박막다층배선층(18)의 신호스루홀(5), (5')는 보수패드(3)에 직결되어 있고, 집적회로칩(1)의 바로 아래에 있는 박막에는 유효한 신호스루홀(5), (5')는 존재하지 않는다. 일반적으로 박막다층배선층의 격자피치는 매우 미세하므로 집적회로칩 바로 아래의 영역에 신호스루홀을 배치하지 않더라도 충분한 수의 신호스루홀을 확보하는 것은 가능하지만, 격자피치가 큰 후막다층배선기판(17)에 있어서는 스루홀(9)를 배치할 수 있는 격자점 수가 박막다층배선기판(18)에 비해 적으므로 집적회로칩 바로 아래 부분을 신호스루홀로서 사용하지 않는 것은 득책(得策)이 아니다. 이 경우, 보수패드(3)에 직결된 박막다층배선기판의 신호스루홀(5')를 상술한 전용 배선층(12)를 사용하여 집적회로칩(1)의 바로 아래 영역에 존재하는 후막다층배선기판(17) 내부의 신호스루홀(9)에 접속하는 것에 의해서, 후막다층배선기판 내부의 신호스루홀 배치가능 격자점을 모두 유효하게 사용할 수 있게 되어 불필요한 배선영역의 증가를 방지할 수가 있다.
이상에 있어서는 박막다층배선기판과 후막다층배선기판에 있어서의 신호배선의 접속에 관해 기술했지만, 배선기판 내부에는 신호배선 이외에 집적회로칩으로 전원을 공급하기 위한 전원배선이 존재하고, 이 전원배선을 위한 박막전원층(7)과 후막배선층(8) 사이의 접속도 필요하다. 이것에 관해서는 상술한 전용 배선층(37)에 신호접속을 위한 배선(12)와 전원접속을 위한 배선(39)를 혼재시키는 것에 의해서, 새로운 배선층을 추가하거나 본래 신호배선을 수용하기 위한 박막배선층이나 후막배선층의 일부를 사용하지 않고 전원의 접속을 실행할 수 있게 된다.
이 경우, 일반적으로 신호배선의 전류량에 비해서 전원배선의 전류량은 크므로 신호접속배선(12)에 비해서 전원접속배선(39)의 배선패턴폭을 굵게 해 두는 것이 유효하며 이것에 의해 직류전압강하나 교류잡음을 최소한으로 억제할 수 있게 된다.
상술한 전용 배선층(37)을 사용해서 접속할 박막다층배선기판(18)의 스루홀(5'), (29)와 후막다층배선기판(17)의 스루홀(9), (38)의 위치는 배선기판에 탑재되는 집적회로칩(1), (1')의 종류에 따라 다르므로 미리 고정된 배선패턴을 기판내부에 배치해 두는 것은 불가능하다. 박막다층배선기판(18)이나 후막다층배선기판(17) 내부의 신호배선패턴(6) 또는 (10)에 관해서는 종래부터 계산기 등을 사용한 자동배선처리가 실행되고 있지만, 접속을 위한 전용 배선층(37)에 관해서도 상기 신호배선패턴(6) 또는 (10)과 동시에 자동배선처리를 실행하는 것이 유효하다. 이 박막다층배선기판(18) 내의 신호배선패턴(6) 후막다층배선기판(17) 내의 신호배선패턴(10) 및 양자를 접속하기 위한 전용 배선층(37) 내의 배선패턴(12)의 3자에 대해서 동시에 자동배선을 실행하는 것에 의해서, 접속할 박막다층배선기판(18)의 신호스루홀(5')와 후막다층배선기판(17)의 신호스루홀(9)의 위치를 양자를 접속하기 위한 전용 배선층(37)내의 배선패턴(12)의 길이가 최소로 되도록 설정하는 등의 최적화처리를 실행하는 것이 가능하게 된다.
다음에, 박막다층배선기판(18)과 후막다층배선기판(17)을 접속하는 전용배선층(37)을 마련하지 않고 후막다층배선기판(17)의 신호스루홀(9)의 상부에 박막다층배선기판(18)의 신호스루홀(5')를 직결한 경우에 대해서 설명한다.
제2도는 본 발명의 제2실시예를 도시한 단면도이다. 본 실시예에 있어서 후막신호스루홀(9)는 제1실시예에 있어서 설명한 바와 같은 접속배선(12)를 거치지 않고 박막신호스루홀(19)에 직결되어 있다. 본 실시예에 있어서 후막다층배선기판(17)을 통과하는 신호는 제1실시예와 마찬가지로 인출배선(13), 검사패드(3), 박막신호스루홀(5)를 경유한 후에 제1실시예와는 달리 박막신호배선(6)을 경유해서 박막신호스루홀(19)로 들어간다. 상술한 바와 같이, 후막다층배선 기판내에 존재하는 모든 후막신호스루홀은 각각의 후막신호스루홀 바로 위에 존재하는 박막신호스루홀에 접속되어 있고, 여기서 설명하고 있는 신호경로의 경우도 박막신호스루홀(19)로 들어간 신호는 그 바로 아래의 후막신호스루홀(9)를 경유하여 후막신호배선(10)으로 들어간다. 후막신호배선(10)에서는 상기한 것과 역방향의 경로를 따라 입력측의 집적회로칩(1')로 신호가 전달된다.
본 실시예에서는 후막배선층의 격자피치를 500㎛, 박막배선층의 격자피치를 50㎛로 하여 양자의 비를 10배로 설정하였다. 그밖의 모든 사항에 대해서는 후막배선층과 박막배선층의 접속방법을 제외하면 제1실시예와 마찬가지이다.
제2도에 도시한 바와 같이, 이 경우 박막다층배선기판(18)과 후막다층배선기판(17) 사이의 신호접속은 집적회로칩(1), (1')의 입출력단자(2)에 접속되어 있는 박막다층배선기판(18)의 신호스루홀(5')와 후막다층배선기판(17)의 신호스루홀(9)에 직결된 박막다층배선기판(18)의 신호스루홀(19)를 박막다층배선기판(18)내의 일반신호배선(6)을 사용하여 접속하는 것에 의해서 실행한다. 이 방식을 사용하는 것에 의해서, 상술한 접속을 위해 마련한 전용 배선층(37)이 불필요하게 되어 기판의 비용이 저감된다. 또 접속을 위한 전용 배선층(37)이 갖는 기생용량이나 인덕턴스를 제거할 수 있으므로, 더욱 고속의 신호전파가 가능해 진다.
또, 현재 대부분의 배선기판에서는 기판의 표면을 격자라고 하는 X 및 Y 방향의 바둑판모양(격자형상)으로 구획하고 각 격자점에 스루홀을 마련하는 것이 널리 실행되고 있지만, 상술한 접속을 위한 전용 배선층(37)을 사용하지 않는 방식을 적용하는 경우는 후막다층배선기판(17)의 격자피치가 박막다층배선기판(18)의 격자피치의 정수배로 되어 있으면 후막다층배선기판(17)의 격자점과 박막다층 배선기판(18)의 격자점이 모두 중합하므로, 후막다층배선기판(17)의 신호스루홀(9)의 상부에 박막다층배선기판(18)의 신호스루홀(19)를 용이하게 배치할 수 있다.
박막신호배선층에 있어서의 신호배선패턴의 단면적의 최적화에 대해서 기술한다. 본 발명에서는 집적회로칩의 고속동작을 실현하기 위해서, ECL 회로를 사용한다. 또 도4(a)에 도시한 바와 같이 집적회로칩(1), (1') 사이의 신호접속에는 종단저항(4)에 의해 정합종단된 특성임피던스 Zo의 전송선로(21)을 사용한다.
이 전송선로(21)로서 박막다층배선기판(18)내의 신호배선(6)을 사용하는 경우를 고려하면, 신호배선(6)의 형상이 미세하기 때문에 전송선로(21)은 비교적 큰 저항값 R을 내부에 갖게 된다. 따라서 송신측(transmission side)의 A점에 있어서 집적회로칩(1) 내의 출력회로(22)에서 하이레벨의 논리신호(전압 VOH)가 전송선로(21)로 출력된 경우, 수신측(receving side)의 B 점에 있어서 집적회로칩(1) 내의 입력회로(23)에 입력되는 전압 ViH는 도 4(b)에 도시한 바와 같이
Figure kpo00003
의 전압강하를 발생시킨다.
한편 ECL회로에 있어서는 임의의 전압레벨의 신호가 입력된 경우, 그 신호를 하이레벨로서 인식할 수 있는 최저 전압값 ViHmin이 존재하므로
[수학식 1]
Figure kpo00004
의 조건이 만족되지 않으면 안된다. 여기서, 설계상의 안전계수로서 상기 식 1의 우변에 2를 곱한 것을 상기 식 2에 대입하고, R/Zo에 대해서 정리하면
Figure kpo00005
를 얻는다.
제4(c)도는 상기 식 3을 MECL10000시리즈 ECL 칩의 모든 사항을 예로 들어 도시한 것이다. 동일 도면에 있어서 칩의 특성상 발생하는 VoH편차의 범위(-0.96~-0.81V)에서는 R/Zo를 약10%이하로 취하면 ViHViHmin의 조건을 만족시킬 수 있다는 것을 알 수 있다.
또, R의 값은 신호배선의 길이를 L, 단면적을 S, 저항률을 ρ로 해두면,
Figure kpo00006
로 얻어지므로, 배선기판내의 신호배선 중 최대 배선길이를 갖는 배선에 대해서
R=0.1Zo
로 되는 S의 값을 상기 식 4에서 구하고, 각 신호배선의 단면적을 결정해 주면 좋다.
다음에, 보수용 신호배선층에 대해서 설명한다. 제5(a)도는 박막다층배선기판(18)의 내부를 도시한 것으로서, 박막신호스루홀(5)에서 박막신호배선(6)을 경유하여 박막신호스루홀(5')로 전달되는 신호배선경로를 예로 들어 보수용 신호배선층의 기능을 도시한 단면도이다. 여기서, 예를 들면 박막신호배선(6)과 박막신호스루홀(5') 사이의 접속부분에 결함(27)이 존재하면, 신호배선경로로서 사용할 수 없게 된다. 이것에 대해서 제5(a)도에서는 박막신호배선층(6)의 상부에 마련한 보수용 배선층(25)를 사용하여 박막신호스루홀(5), 보수용 스루홀(26), 보수용 배선(25), 박막신호스루홀(5')와 같은 대체 (back up)신호경로를 형성하여 기판의 효율향상을 도모하고 있다.
다음에, 이 효율 향상 효과를 구체적으로 설명한다. 여기서, 기판 1층당의 효율을 α로 하면, 보수용 배선층을 갖지 않는 기판에 있어서 n 층의 기판을 형성한 경우 기판당의 효율은 αn로 된다. 이것에 대해서 보수용 배선층을 갖는 기판에서는 정규 신호배선층 1층당에 있어서 (1-α)의 확률로 발생하는 결함을 보수용 배선층에 의해 α(1-α)의 비율로 구제할 수 있으므로, 정규 신호배선층과 이것과 쌍으로 되어 있는 보수용 배선층을 합쳐 1층으로 고려하면, 1층당의 효율은
α+α(1-α)=α(2-α)
로 개선할 수 있다. 따라서 n 층의 기판을 형성한 경우의 기판당 효율은
{α(2-α)}n
으로 된다.
제5b도는 상기 의론(議論)에 입각하여 α=0.7인 경우에 있어서의 기판층수 n과 효율의 관계를 보수배선층이 있는 경우와 없는 경우에 대해서 비교한 것이다. 여기서 효율이 50%인 점에 대해서 고려해 보면, 보수 배선층이 없는 기판은 2층까지의 기판을 형성할 수 있는데 비해서, 보수배선층이 있는 기판에서는 약 7층까지의 기판을 형성할 수 있게 되어 효율개선효과가 나타난다.
박막기판내부의 스루홀을 격자형상으로 배치하는 경우에 대해서 설명한다. 기판의 배선방식으로서는 일반적으로 격자점상에는 스루홀만을 배치하고 스루홀 사이로 배선을 통과시키는 방식과 격자점상에 스루홀과 배선의 양쪽의 배치를 허가하는 방식의 2종류가 있다. 전자의 경우에는 임의의 격자점상에 스루홀을 배치해도 그것에 의해 배선영역이 삭감되어 버리는 일은 없지만, 후자의 방식에서는 임의의 격자점상에 스루홀을 배치하면 그 스루홀 자체에 의해서 배선영역이 분단되어 버리기 때문에 스루홀의 배치에 연구를 필요로 한다. 이 후자의 경우에 있어서 박막기판내부의 N격자×N격자의 국소적인 영역에 ㎡개의 스루홀을 배치하는 경우를 고려하면, 스루홀을 랜덤하게(임의로) 배치한 경우에는 N개의 배선영역 중 ㎡개의 영역이 스루홀에 의해 분단되어 버린다.
이것에 대해서, 스루홀을 m×m의 격자형상으로 배치하면 분단되는 배선영역의 개수는 m 개만으로 되어 배선영역의 유효활용에 효과가 있다. 또한 상기 논리는 m/N인 0.1~0.5 정도로 작은 경우로서, m/N이 커지면 스루홀을 랜덤하게 배치한 경우에도 분단되는 배선영역의 수는 ㎡에서 m에 가까워지지만, 미리 스루홀을 격자형상으로 배치한 경우의 값 m보다 개선되는 일은 없다.
후막기판 및 박막기판의 임피던스정합에 대해서 기술한다. 지금까지 기술한 후막박막 적층기판의 후막부분과 박막부분은 물리적으로는 다른 것이지만, 배선기판 설계의 관점에서는 가능한 한 양자의 특성상의 차가 설계의 제한 요인으로서 표출되지 않는 이용방법이 바람직하다. 이 제한요인의 하나로서 후막기판부분과 박막기판부분의 신호배선의 특성임피던스 부정합이 고려된다. 일반적으로, 특성임피던스가 다른 선로를 접속시키면, 그 접속부분을 펄스신호가 통과하는 경우에 반사잡음을 발생한다. 따라서, 특성임피던스가 부정합인 상태에서는 박막기판내만을 통과하는 신호와 후막기판을 경유하는 신호에 있어서 그 발생하는 잡음량이 달라지게 되고, 배선경로의 결정을 실행하는 경우의 판단이 복잡하게 된다. 이것에 대해서, 박막기판부분과 후막기판부분의 신호배선의 특성임피던스를 정합시켜 두면, 잡음발생요인의 하나를 무시할 수 있게 되어 기판의 설계가 용이하게 된다.
박막기판표면의 보수패드 바로 아래에 신호종단을 실행하기 위한 저항소자를 배치하는 방법에 대해서 설명한다. 제6(c)도는 박막기판(18)의 표면에 존재하는 보수패드(3)을 도시한 평면도이다. 또, 제6(a)도의 A-A' 단면을 제6(b)도에 도시하고, B-B' 단면을 제6(c)도에 도시한다. 보수패드(3) 바로 아래의 배선층에는 종단저항(4) 및 종단저항으로 전원을 공급하기 위한 전원층(28)이 마련되어 있고, 보수패드(3)과 종단저항(4)는 비관통 스루홀(30)에 의해 선택적으로 접속가능하다. 이와 같이, 보수패드(3) 바로 아래층에 종단저항(4)를 형성한 것에 의해서, 종단저항(4)의 하부영역에 박막신호배선(6')를 관통시킬 수 있게 되어 기판배선 영역의 유효활용을 도모할 수가 있다.
또 보수패드(3)과 집적회로칩(1)의 입출력단자(도시하지 않음)는 제6(c)도에 도시한 인출배선(13)에 의해 상호접속되어 있다. 이 인출배선(13)은 종단 저항용 전원층(28)과 박막전원층(7) 사이에 위치되어 있고, 이들 전원층에 대해서 용량을 갖는다. 이 용량은 인출배선(13)의 신호전파지연의 1요인으로 되어 작은 것이 바람직하다. 여기서 제7도 종단저항용 전원층(28)의 일부분을 도시한 평면도이지만, 집적회로칩의 신호입출력 및 전원단자가 존재하는 영역(28')와 종단저항(4)가 존재하는 영역(28)을 분리하고, 양자 사이에 종단용 전원층이 존재하지 않는 영역을 마련하고 있다. 도 6(c)에 도시한 인출배선(13)은 영역(28')의 클리어런스(틈새(31')를 통과하는 스루홀과 영역(28)의 클리어런스(31)을 통과하는 스루홀을 접속하고 있으므로, 상기에서 설명한 바와 같이 종단저항용 전원층을 2개의 영역(28), (28')로 분리하는 것에 의해 전원층이 존재하지 않는 부분에서는 용량이 저감되고, 따라서 신호전파 지연시간을 저감할 수가 있다.
박막기판 표면의 보수패드와 집적회로칩의 경계부분 바로 아래에 신호종단을 실행하기 위한 저항소자를 배치하는 방법에 대해서 설명한다. 제8(a)도는 보수패드(3)과 집적회로칩(1)의 경계부분 바로 아래에 존재하는 종단저항소자(4)를 도시한 단면도이다. 또 종단저항소자(4)로 전원을 공급하기 위한 전원층(28)의 평면도를 제8(b)도에 도시한다. 제6도 및 제7도에 도시한 보수패드(3)의 바로 아래에 종단저항 소자(4)를 배치하는 경우에는 보수패드(3)에서 나오고 있는 여러개의 스루홀과 종단저항소자가 접촉하는 것을 회피하기 위해서, 종단저항소자의 크기를 보수패드의 크기 이상으로 하는 것은 불가능하다. 그러나, 종단저항소자를 보수패드와 접적회로칩의 경계영역에 배치하는 것에 의해서 이 제한이 없어지게 되므로, 종단저항소자(4)의 크기를 크게 할 수 있게 된다. 여기서 종단저항소자(4)가 커지면 종단저항소자(4)의 치수편차에 기인하는 저항값 편차가 작아지므로 더욱 고정밀도의 종단저항소자(4)를 형성할 수 있게 된다. 또, 보수패드(3)과 종단저항소자(4)의 접속은 종단저항접속용 배선(32)를 사용해서 실행된다. 또 이 방법에 있어서도 상기 보수패드 바로 아래에 종단저항소자를 배치한 경우와 마찬가지로, 종단저항소자(4)의 하부영역은 스루홀 등에 의해서 점유되고 있지 않으므로 배선영역으로서 자유롭게 사용할 수 있다.
다음에, 신호핀 및 전원핀을 부착하기 위한 패드에 있어서의 스루홀의 배치방법에 대해서 설명한다.
제3도는 본 발명의 제 3실시예를 도시한 단면도로서, 본 실시예에서는 후막 박막 적층기판에서 기판 외부로 신호를 보내는 방법에 대해서 설명한다. 후막박막 적층기판의 하면에는 코벌(Kovar)제의 신호핀(16)이 땜납 등에 의해서 신호패드(20)에 납땜되어 있다. 신호패드(20)은 후막배선층(17) 내부의 후막신호 입출력용 스루홀(14)에 접속되어 있고, 후막신호입출력용 스루홀(14)의 바로 위에는 박막신호입출력용 스루홀(15)가 직결되어 있다. 이 후막신호입출력용 스루홀(14)와 박막신호입출력용 스루홀(15)는 그들이 신호핀(16)에 전기적으로 접속되어 있다는 점을 제외하면 제2실시예에서 설명한 후막신호스루홀(9)와 박막신호 스루홀(19)의 관계와 완전히 등가이며 치수형상 등도 일치하고 있다.
따라서, 제2실시예에서 설명한 것과 마찬가지 방법을 이용해서 집적회로칩(1)의 신호단자를 박막신호입출력용 스루홀(15)에 접속하면, 집적회로칩의 신호를 후막박막 적층기판의 외부로 보낼 수가 있다.
또, 제9(a)도는 후막기판(17)의 이면층(33)의 신호패드(20) 및 전원패드(34)의 배치를 도시한 것이다. 신호패드(20) 및 전원패드(34)는 각각 등간격으로 배치되어 있고, 또 신호패드(20)과 전원패드(34)는 배치간격을 1/2피치 어긋나게 하고 있으며, 양자를 합치면 면심형(face-centered form)의 배치로 된다.
이들 패드 중 전원패드(34)와 후막전원입력용 스루홀(38)의 접속상황을 제9(a)도의 A-A' 단면에 대해서 도시한 것이 제9(b)도이다. 전원패드(34)는 패드내에 여러개의 격자점을 포함하는 것이 가능한 크기를 갖고 또한 격자점의 중간에 패드의 중심이 오도록 배치되어 있기 때문에, 패드 1개에 대해서 여러개의 스루홀(38)이 접속가능하게 된다. 일반적으로 신호핀(16)에 대해서 전원핀(35)에는 대량의 전류가 흐르기 때문에, 전원패드(34)에 여러개의 후막전원입력용 스루홀(38)을 접속하는 것에 의해서 후막전원입력용 스루홀에 있어서 발생하는 전압강하를 최소한으로 저감할 수 있게 된다.
이것에 대해서 신호입출력패드(20)과 후막신호입출력용 스루홀(14)의 접속상황을 도 9(a)의 B-B' 단면에 대해서 도시한 것이 제9(c)도이다. 신호패드(20)은 전원패드(34)와 동일한 크기이지만 패드중심을 격자점상에 두고 있기 때문에, 패드에는 1개의 신호입출력용 스루홀(14)가 접속가능하게 되어 있다.
다음에, 상술한 후막박막 적층기판을 사용한 전자회로장치에 대해서 설명한다.
제10도는 본 발명의 제4실시예를 도시한 단면도이다. 전자회로장치(40)은 제1, 제2 또는 제3실시예에 있어서 설명한 후막배선층(17)의 상부에 박막배선층(18)을 적층한 후막박막 적층기판의 표면에 CCB범프(2)를 사용해서 다수의 집적회로칩(1)을 접속하고 또한 상호접속을 실행한 것이다. 후막박막 적층기판의 하면에는 기판내의 배선을 외부의 배선보드에 접속하기 위한 신호핀(16) 및 전원핀(35)가 마련되어 있다. 제10도에 도시한 바와 같이 배선기판상에 다수의 집적회로칩(1)을 탑재한 전자회로장치에 후막박막 적층기판을 채용하는 것에 의해서, 전자회로장치를 저가화(低價化)할 수 있게 되고 또한 집적회로칩 사이의 신호 전파시간을 최소한으로 억제할 수 있게 된다.
또, 종래 문제로 되고 있던 신호배선의 직류저항에 의한 ECL 회로 사용상의 제약을 제거할 수 있으므로, 후막박막 적층기판을 사용한 전자회로장치는 집적회로칩(1)로서 ECL 회로를 사용하는 경우에 특히 유효하게 되며 고속의 처리속도를 갖는 전자호로장치를 실현할 수 있다.
본 발명에 의하면, 신호의 전파지연시간을 증가시키지 않고 저가의 후막배선기판과 고성능의 박막배선층을 적층할 수 있다. 그 결과, 종래에 비해 저가이고 또한 고성능인 전자계산기 등의 대형 논리장치를 실현할 수가 있다.

Claims (20)

  1. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 고속으로 전파시킬 필요가 있는 신호배선의 적어도 일부를 상기 박막기판 내부의 신호 배선층에 배치하고, 고속으로 전파시킬 필요가 없는 신호배선의 적어도 일부를 상기 후막기판내부의 신호배선층에 배치한 것을 특징으로 하는 후막박막 적층기판.
  2. 제1항에 있어서, 상기 후막기판내부의 신호배선층에 클럭공급용 신호배선을 배치한 것을 특징으로 하는 후막박막 적층기판.
  3. 제 1항 또는 제2항에 있어서, 상기 후막기판내부의 신호배선층에 집적회로칩의 검사 및 보수용 신호배선을 배치한 것을 특징으로 하는 후막박막 적층기판.
  4. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 박막기판내부의 신호배선층과 상기 후막기판내부의 신호배선층 사이에 상기 박막기판내부의 신호배선층과 상기 후막기판내부의 신호배선층과의 접속을 실행할 배선으로 이루어지는 전용 배선층을 마련하고, 상기 전용 배선층을 사용해서 상기 박막기판 내부의 스루홀과 상기 후막기판 내부의 스루홀을 접속하는 것을 특징으로 하는 후막박막 적층기판.
  5. 제4항에 있어서, 상기 전용 배선층은 상기 박막기판의 최하층의 배선층에 마련되어 있는 것을 특징으로 하는 후막막박 적층기판.
  6. 제4항 또는 제5항에 있어서, 상기 전용 배선층의 내부에 존재하는 신호배선의 특성임피던스는 상기 박막기판의 신호배선층의 특성임피던스와 다른 것을 특징으로 하는 후막박막 적층기판.
  7. 제4항 또는 제5항에 있어서, 상기 박막기판내부의 스루홀수는 상기 후막기판내부의 스루홀수보다 많고, 상기 후막기판내부의 스루홀 전체를 상기 박막기판내의 스루홀 중 어느 1개에 접속할 수 있는 것을 특징으로 하는 후막박막 적층기판.
  8. 제4항 또는 제5항에 있어서, 상기 박막기판표면에 마련한 집적회로칩에서 상기 후막기판 내부의 스루홀까지를 연결하는 신호경로는 상기 집적회로칩에서 상기 박막기판의 표면의 상기 집적회로칩의 주변부에 존재하는 보수패드까지 신호를 보내기 위한 인출배선층, 상기 보수패드 바로아래에 존재하고 상기 보수패드에 접속되어 있는 스루홀 및 상기 스루홀과 상기 후막기판 내부의 스루홀을 접속하는 상기 전용 배선층으로 이루어지며, 상기 후막기판내에 존재하는 스루홀의 적어도 일부는 상기 집적회로칩 바로 아래의 부분에 존재하는 것을 특징으로 하는 후막박막 적층기판.
  9. 제4항 또는 제5항에 있어서, 상기 전용 배선층은 상기 박막기판과 상기 후막기판의 신호의 접속을 실행하기 위한 배선과 전원의 접속을 실행하기 위한 배선이 동일한 배선층내에 존재하는 것을 특징으로 하는 후막박막 적층기판.
  10. 제9항에 있어서, 상기 전용 배선층은 신호배선을 실행하는 배선패턴에 비해 전원배선을 실행하는 배선패턴의 배선폭이 넓은 것을 특징으로 하는 후막박막 적층기판.
  11. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 후막기판내부의 스루홀과 상기 박막기판내부의 시루홀이 직접 접속되고, 상기 후막기판의 격자피치가 상기 박막기판의 격자피치의 정수배로 되어 있는 것을 특징으로 하는 후막박막 적층기판.
  12. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 박막기판 내부의 신호배선 중 최대길이를 갖는 배선의 직류저항이 상기 배선의 특성 임피던스값의 10분의 1이하의 값으로 되도록 상기 박막기판 내부의 신호배선의 도체단면적이 설정되어 있는 것을 특징으로 하는 후막박막 적층기판.
  13. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 박막기판내부의 신호배선층이 대체신호경로를 형성하기 위한 보수용 신호배선층을 포함하는 것을 특징으로 하는 후막박막 적층기판.
  14. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 박막기판 내부의 스루홀을 상기 박막기판의 격자피치의 정수배의 피치로 격자형상으로 배치한 것을 특징으로 하는 후막박막 적층기판.
  15. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 박막기판 표면의 보수패드 바로 아래에 상기 집적회로칩의 종단을 실행하기 위한 저항소자가 배치되어 있고, 또한 상기 저항소자와 상기 보수패드를 비관통 스루홀에 의해 접속가능한 것을 특징으로 하는 후막박막 적층기판.
  16. 제15항에 있어서, 상기 저항소자로 전원을 공급하기 위한 전원배선층은 상기 집적회로칩과 상기 보수패드의 경계부분 바로 아래에는 존재하지 않는 것을 특징으로 하는 후막박막 적층기판.
  17. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 박막기판 표면의 보수패드와 집적회로칩의 경계부분 바로 아래에 상기 집적회로칩의 종단을 실행하기 위한 저항소자가 배치되어 있고, 또한 상기 저항소자와 상기 보수패드를 결선하기 위한 전용 배선층을 갖는 것을 특징으로 하는 후막박막 적층기판.
  18. 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 집적회로칩 탑재용 배선기판에 있어서, 상기 후막기판의 이면에 존재하는 입출력핀 부착용 패드 중 전원공급용 입력핀을 부착할 패드에는 여러개의 후막기판 내부의 스루홀을 접속하고, 신호공급용 입출력핀을 부착할 패드에는 1개의 후막기판 내부의 스루홀을 접속하는 것을 특징으로 하는 후막박막 적층기판.
  19. 여러개의 집적회로칩 또는 집적회로패키지를 탑재하고, 상기 집적회로칩 또는 집적회로패키지의 전기적인 상호접속을 실행하는 배선기판 및 외부와의 신호입출력을 실행하는 핀 또는 커넥터를 갖는 전자회로장치에 있어서, 상기 배선기판은 신호배선층을 내부에 갖는 후막기판상에 신호배선층을 내부에 갖는 박막기판을 적층한 후막박막 적층기판이고, 또한 고속으로 전파시킬 필요가 있는 신호배선의 적어도 일부를 상기 박막기판 내부의 신호배선층에 배치하고 고속으로 전파시킬 필요가 없는 신호배선의 적어도 일부를 상기 후막기판 내부의 신호배선층에 배치한 후막박막 적층기판인 것을 특징으로 하는 전자회로 장치.
  20. 제19항에 있어서, 상기 집적회로칩 또는 집적회로칩패키지의 내부 회로가 ECL 회로로 구성되어 있는 것을 특징으로 하는 전자회로장치.
KR1019900010334A 1989-07-10 1990-07-09 후막박막 적층기판 및 그것을 사용한 전자회로장치 KR100201185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-175464 1989-07-10
JP17546489A JP3090453B2 (ja) 1989-07-10 1989-07-10 厚膜薄膜積層基板およびそれを用いた電子回路装置

Publications (2)

Publication Number Publication Date
KR910004076A KR910004076A (ko) 1991-02-28
KR100201185B1 true KR100201185B1 (ko) 1999-06-15

Family

ID=15996522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010334A KR100201185B1 (ko) 1989-07-10 1990-07-09 후막박막 적층기판 및 그것을 사용한 전자회로장치

Country Status (4)

Country Link
US (1) US5110664A (ko)
JP (1) JP3090453B2 (ko)
KR (1) KR100201185B1 (ko)
DE (1) DE4021965A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892456B1 (ko) * 2017-08-30 2018-09-03 주식회사 디에이피 차량용 레이더 안테나 피시비 제조 방법

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
DE59208900D1 (de) * 1992-12-12 1997-10-16 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
DE59208335D1 (de) * 1992-12-14 1997-05-15 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
US5357218A (en) * 1993-05-03 1994-10-18 Motorola, Inc. Self-shielding microstrip assembly
JP3461204B2 (ja) 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
EP1130950B1 (en) * 2000-02-29 2007-11-21 Kyocera Corporation Wiring board
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
JP4022040B2 (ja) * 2000-10-05 2007-12-12 松下電器産業株式会社 半導体デバイス
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
DE10106399C1 (de) * 2001-02-12 2002-09-05 Siemens Ag Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen
JP4230132B2 (ja) * 2001-05-01 2009-02-25 パナソニック株式会社 デジタル地図の形状ベクトルの符号化方法と位置情報伝達方法とそれを実施する装置
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7345366B2 (en) * 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
US7679003B2 (en) * 2005-05-24 2010-03-16 Nec Electronics Corporation Carrier tape
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
JP5050655B2 (ja) * 2006-06-01 2012-10-17 富士通株式会社 ビルドアップ基板、それを有する電子部品及び電子機器
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR100847272B1 (ko) * 2006-11-28 2008-07-18 주식회사디아이 번인 보드
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
KR100909134B1 (ko) * 2007-10-22 2009-07-23 주식회사 동부하이텍 기준 전압 발생 장치
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
EP3004955A1 (en) * 2013-05-29 2016-04-13 FCIAsia Pte Ptd. On board transceiver
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6873217B1 (ja) * 2019-12-05 2021-05-19 三菱電機株式会社 電力変換装置
US20210280518A1 (en) * 2020-03-05 2021-09-09 Intel Corporation Emib architecture with dedicated metal layers for improving power delivery

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779693A (en) * 1980-09-11 1982-05-18 Siemens Ag Printed board with wiring conductor path for electric device
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61183956A (ja) * 1985-02-12 1986-08-16 Hitachi Ltd モジユ−ル基板
FR2579060B1 (fr) * 1985-03-18 1987-04-17 Socapex Carte de circuit imprime a echangeur thermique et procede de fabrication d'une telle carte
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6288346A (ja) * 1985-10-15 1987-04-22 Hitachi Ltd 多層配線基板
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPS6433390A (en) * 1987-07-27 1989-02-03 Sharp Kk Safety controller for electric shutter
JP2595992B2 (ja) * 1987-10-07 1997-04-02 カシオ計算機株式会社 電子楽器
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892456B1 (ko) * 2017-08-30 2018-09-03 주식회사 디에이피 차량용 레이더 안테나 피시비 제조 방법

Also Published As

Publication number Publication date
US5110664A (en) 1992-05-05
JPH0341757A (ja) 1991-02-22
KR910004076A (ko) 1991-02-28
DE4021965A1 (de) 1991-01-24
JP3090453B2 (ja) 2000-09-18

Similar Documents

Publication Publication Date Title
KR100201185B1 (ko) 후막박막 적층기판 및 그것을 사용한 전자회로장치
EP0130207B1 (en) Semiconductor chip package
EP0176245B1 (en) Multilayer wiring substrate
US5132613A (en) Low inductance side mount decoupling test structure
US4926241A (en) Flip substrate for chip mount
US4082394A (en) Metallized ceramic and printed circuit module
CA1120601A (en) Thin film lossy line package
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
US6235997B1 (en) LSI package with equal length transmission Lines
EP0570709A2 (en) Integrated circuit comprising shield lives
US7388279B2 (en) Tapered dielectric and conductor structures and applications thereof
US4016463A (en) High density multilayer printed circuit card assembly and method
US5861664A (en) LSI package and manufacturing method thereof
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
CN110611989A (zh) 电路板及电子装置
US20040189418A1 (en) Method and structure for implementing enhanced differential signal trace routing
EP0253833B1 (en) Multilayer printed circuit board
EP0558984A2 (en) Hybrid ceramic thin-film module structure
CN219678793U (zh) 印刷电路板及其布线结构
CN117528906A (zh) 一种bga低互联电阻印制电路板走线结构
JP3954415B2 (ja) 配線用補助パッケージ
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
EP1577945A2 (en) Module power distribution network
WO1993020519A1 (en) Future bus bus termination network

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030310

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee