KR910004076A - 후막 박막 적층 기판 및 그것을 사용한 전자회로 장치 - Google Patents

후막 박막 적층 기판 및 그것을 사용한 전자회로 장치 Download PDF

Info

Publication number
KR910004076A
KR910004076A KR1019900010334A KR900010334A KR910004076A KR 910004076 A KR910004076 A KR 910004076A KR 1019900010334 A KR1019900010334 A KR 1019900010334A KR 900010334 A KR900010334 A KR 900010334A KR 910004076 A KR910004076 A KR 910004076A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
thick film
wiring layer
signal wiring
Prior art date
Application number
KR1019900010334A
Other languages
English (en)
Other versions
KR100201185B1 (ko
Inventor
게이이찌로 나까니시
마사까즈 야마모또
미노루 야마다
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910004076A publication Critical patent/KR910004076A/ko
Application granted granted Critical
Publication of KR100201185B1 publication Critical patent/KR100201185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Abstract

내용 없음.

Description

후막 박막 적층 기판 및 그것을 사용한 전자회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 단면도,
제6도는 (a)∼(c)는 종단 저항 소자의 배치방법을 도시한 평면도 및 단면도.
제9도 (a)∼(c)는 패드와 후막스루홀의 접속방법을 도시한 평면도 및 단면도.

Claims (32)

  1. 신호 배선층을 내부에 갖는 박막 기판(18)과 후막기판(17)을 적층한 집적회로 침(1) 탑재용의 배선 기판에 있어서, 신호 배선의 적어도 일부를 상기 후막 기판 내부의 신호 배선층(10)으로써 구성한 후막 박막 적층 기판.
  2. 특허청구의 범위 제1항에 있어서, 상기 후막 기판내부의 신호 배선층과 접속되는 후막 기판내부의 스루홀(9)가 상기 박막 기판내부의 스루홀(5')와 전기적으로 접속되어 있는 후막 박막 적층 기판.
  3. 특허청구의 범위 제1항에 있어서, 상기 박막 배선 기판의 절연 재료는 유기절연재인 후막 박막 적층 기판.
  4. 특허청구의 범위 제1항에 있어서, 상기 박막 배선 기판의 절연 재료는 세라믹인 후막 박막 적층 기판.
  5. 특허청구의 범위 제1항에 있어서, 상기 후막 기판내부의 신호 배선층에 클럭 공급용의 신호배선을 배치한 후막 박막 적층 기판.
  6. 특허청구의 범위 제1항에 있어서, 상기 후막 기판내부의 배선층에 후막 박막 적층기판 위에 탑재한 집적회로 칩의 검사, 보존용의 신호 배선을 배치한 후막 박막 적층 기판.
  7. 특허청구의 범위 제1항에 있어서, 상기 박막 배선 기판과 후막 배선 기판사이에 박막 배선 기판내부의 신호 배선층과 후막 배선 기판내부의 신호 배선층을 접속하는 전용의 배선층(37)을 갖는 후막박막 적층 기판.
  8. 특허청구의 범위 제7항에 있어서, 상기 전용의 배선층은 상기 박막 기판내의 신호 배선층인 후막 박막 적층 기판.
  9. 특허청구의 범위 제8항에 있어서, 상기 전용의 배선층내의 신호 배선의 특성 임피던스와 상기 박막 기판내의 다른 신호 배선층 내의 신호 배선의 특성 임피던스는 서로 다른 후막 박막 적층 기판.
  10. 특허청구의 범위 제1항에 있어서, 상기 박막 기판내부의 스루홀의 수가 상기 후막 기판 내부의 스루홀의 수보다 많은 후막 박막 적층 기판.
  11. 특허청구의 범위 제1항에 있어서, 상기 박막 기판내부의 신호 배선층에 배치되는 신호 배선은 신호 배선층 내에서의 전파 시간이 후막 박막 적층 기판위의 집적회로 칩에 의해 구성되는 논리회로의 응답 속도에 영향을 주는 신호를 전파하는 신호 배선인 후막 박막 적층 기판.
  12. 특허청구의 범위 제7항에 있어서, 상기 박막 기판 표면에 마련한 집적회로 칩에서 상기 후막 기판내부의 스루홀까지 연결하는 신호 경로가 상기 집적회로 칩에서 상기 박막기판 표면의 집적회로 칩의 주변부에 존재하는 보수패드까지 신호를 인도하기 위한 인출 배선층(13), 상기 보수패드의 바로 아래에 존재하여 상기 보수패드에 접속되어 있는 스루홀(5), 상기 스루홀과 상기 후막 기판내부의 스루홀을 접속하는 상기 전용의 배선층(37)로 형성되고, 상기 후막 배선층 내에 존재하는 스루홀의 적어도 일부가 상기 집적회로 칩의 바로 아래 부분에 존재하는 후막 박막 적층 기판.
  13. 특허청구의 범위 제7항에 있어서, 상기 전용의 배선층이 상기 박막 기판과 후막 기판의 신호의 접속을 실해하기 위한 배선(12)과 전원의 접속을 실행하기 위한 배선(39)을 동일한 배선층 내에 갖은 후막 박막 적층 기판.
  14. 특허청구의 범위 제13항에 있어서, 상기 전용의 배선층은 신호 배선을 실행하는 배선 패턴에 비해 전원 배선을 실행하는 배선 패턴의 배선폭을 넓은 후막 박막 적층 기판.
  15. 특허청구의 범위 제2항에 있어서, 상기 박막 배선 기판내부의 스루홀(19)와 후막 배선 기판 내부의 스루홀(9)가 직접 접속되어 있는 후막 박막 적층 기판.
  16. 특허청구의 범위 제15항에 있어서, 상기 후막 기판의 스루홀의 배치 간격이 상기 박막 기판의 스루홀의 배치 간격의 정수배로 되어 있는 후막 박막 적층 기판.
  17. 특허청구의 범위 제1항에 있어서, 상기 박막 기판 내부에 존재하는 신호 배선중 최대의 길이를 갖는 신호 배선의 직류 저항값이 그 특성 임피던스값의 10분의 1 이하로 되도록 각 신호 배선의 단면적을 설정한 후막 박막 적층 기판.
  18. 특허청구의 범위 제1항에 있어서, 상기 박막 기판내부의 신호 배선층을 정규위 신호 배선층과 보수용의 신호 배선층의 2층 구조로 한 후막 박막 적층 기판.
  19. 특허청구의 범위 제1항에 있어서, 상기 후막 기판내부의 신호 배선층의 특성 임피던스와 박막 기판내부의 신호 배선층의 특성 임피던스를 같은 값으로 한 후막 박막 적층 기판.박막.
  20. 특허청구의 범위 제1항에 있어서, 상기 박막 기판 표면에 형성된 보수패드(3), 상기 보수 패드와 박막 기판 표면위에 탑재된 집적회로 칩을 접속하는 배선층(13), 상기 보수패드 바로 아래에 설치된 저항소자(4) 및 상기 저항소자와 상기 보수패드를 접속하는 비관통 스루홀(30)을 갖는 후막 박막 적층 기판.
  21. 특허청구의 범위 제1항에 있어서, 상기 박막 기판 표면에 형성된 보수패드(3), 상기 보수 패드와 박막 기판 표면위에 탑재된 집적회로 칩을 접속하는 배선층(13), 상기 보수패드와 집적회로 칩의 경계영역 아래에 배치된 저항소자(4) 및 상기 저항소자와 상기 보수패드를 접속하기 위한 배선층(32)를 갖는 후막 박막 적층 기판.
  22. 특허청구의 범위 제1항에 있어서, 상기 후막 기판의 표면에 설치된 입출력 핀 부착용 패드중 전원 공급용의 입력 핀과 접속되는 패드에는 여러개의 후막 기판내부의 스루홀과 접속하고, 신호 공급용의 입출력 핀을 접속하는 패드에는 1개의 후막 기판내의 스루홀과 접속하는 후막 박막 적층 기판.
  23. 신호 배선층을 내부에 갖는 후막 기판위에 신호배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선기판에 있어서, 상기 박막 기판내부의 신호 배선중 최대의 길이를 갖는 배선의 직류 저항이 상기 배선의 특성 임피던스값의 10분의 1이하의 값으로 되도록 상기 박막 기판내부의 신호 배선의 도체 단면적이 설정되어 있는 후막 박막 적층 기판.
  24. 신호 배선층을 내부에 갖는 후막 기판위에 신호배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선 기판에 있어서, 상기 박막 기판내부의 신호 배선층이 보수용의 신호 배선층을 포함하는 후막 박막 적층 기판.
  25. 신호 배선층을 내부에 갖는 후막 기판위에 신호배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선 기판에 있어서, 상기 박막 기판내부의 스루홀을 상기 박막 기판의 격자피치의 정수배의 피치로 격자형으로 배치한 후막 박막 적층 기판.
  26. 신호 배선층을 내부에 갖는 후막 기판위에 신호 배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선 기판에 있어서, 상기 후막 기판내부의 신호 배선의 특성 임피던스값과 상기 박막 기판내부의 신호 배선의 특성 임피던스값이 동일한 후막 박막 적층 기판.
  27. 신호 배선층을 내부에 갖는 후막 기판위에 신호 배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선 기판에 있어서, 상기 박막 기판 표면의 보수패드 바로 아래에 상기 집적회로 칩의 종단을 실행하기 위한 저항소자가 배치되어 있으며, 또한 상기 저항소자와 보수패드가 비관통 스루홀에 의해 접속가능한 후막 박막 적층 기판.
  28. 특허청구의 범위 제27항에 있어서, 상기 저항소자에 전원을 공급하기 위한 전원 배선층이 상기 집적회로 칩과 상기 보수패드의 경계부분 바로 아래에는 존재하지 않는 후막 박막 적층 기판.
  29. 신호 배선층을 내부에 갖는 후막 기판위에 신호 배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선 기판에 있어서, 상기 박막 기판 표면의 보수패드와 집적회로 칩의 경계부분 바로 아래에 상기 집적회로 칩의 종단을 실행하기 위한 저항소자가 배치되어 있으며, 또한 상기 저항소자와 보수패드를 결선하기 위한 전용의 배선층을 갖는 후막 박막 적층 기판.
  30. 신호 배선층을 내부에 갖는 후막 기판위에 신호 배선층을 내부에 갖는 박막 기판을 적층한 집적회로 칩탑재용의 배선 기판에 있어서, 상기 후막 기판의 이면에 존재하는 입출력 핀 부착용의 패드중 전원 공급용의 입력핀을 부착해야 할 패드에는 여러개의 후막 기판내부의 스루홀을 접속하고, 신호 공급용의 입출력 핀을 부착해야 할 패드에는 1개의 후막 기판내부의 스루홀을 접속하는 후막 박막 적층 기판.
  31. 여러개의 집적회로 칩, 또는 집적회로 패키지를 탑재하고, 상기 집적회로 칩 또는 집적회로 패키지의 전기적인 상호 접속을 실행하는 배선 기판 및 외부와의 신호 입출력을 실행하는 핀 또는 커넥터를 갖는 전자회로 장치에 있어서, 상기 배선 기판이 신호 배선층을 내부에 갖는 후막 기판위에 신호 배선층을 내부에 갖는 박막 기판을 적층한 후막 박막 적층 기판이며, 또한 전자회로 장치의 응답 속도와 관계없는 전기신호를 전파하는 신호 배선의 적어도 일부를 상기 후막 기판내부의 신호 배선층에 배치한 전자회로 장치.
  32. 특허청구의 범위 제31항에 있어서, 상기 집적회로 칩 또는 집적회로 칩 패키지의 내부회로가 ECL회로로 구성되어 있는 전자회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010334A 1989-07-10 1990-07-09 후막박막 적층기판 및 그것을 사용한 전자회로장치 KR100201185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-175464 1989-07-10
JP17546489A JP3090453B2 (ja) 1989-07-10 1989-07-10 厚膜薄膜積層基板およびそれを用いた電子回路装置

Publications (2)

Publication Number Publication Date
KR910004076A true KR910004076A (ko) 1991-02-28
KR100201185B1 KR100201185B1 (ko) 1999-06-15

Family

ID=15996522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010334A KR100201185B1 (ko) 1989-07-10 1990-07-09 후막박막 적층기판 및 그것을 사용한 전자회로장치

Country Status (4)

Country Link
US (1) US5110664A (ko)
JP (1) JP3090453B2 (ko)
KR (1) KR100201185B1 (ko)
DE (1) DE4021965A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847272B1 (ko) * 2006-11-28 2008-07-18 주식회사디아이 번인 보드

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
EP0602257B1 (de) * 1992-12-12 1997-09-10 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
EP0602258B1 (de) * 1992-12-14 1997-04-09 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
US5357218A (en) * 1993-05-03 1994-10-18 Motorola, Inc. Self-shielding microstrip assembly
JP3461204B2 (ja) 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
DE60131485T2 (de) * 2000-02-29 2008-10-09 Kyocera Corp. Leiterplatte
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
JP4022040B2 (ja) * 2000-10-05 2007-12-12 松下電器産業株式会社 半導体デバイス
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
DE10106399C1 (de) * 2001-02-12 2002-09-05 Siemens Ag Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen
JP4230132B2 (ja) * 2001-05-01 2009-02-25 パナソニック株式会社 デジタル地図の形状ベクトルの符号化方法と位置情報伝達方法とそれを実施する装置
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7649252B2 (en) * 2003-12-26 2010-01-19 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7345366B2 (en) * 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
US7679003B2 (en) * 2005-05-24 2010-03-16 Nec Electronics Corporation Carrier tape
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
JP5050655B2 (ja) 2006-06-01 2012-10-17 富士通株式会社 ビルドアップ基板、それを有する電子部品及び電子機器
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
KR100909134B1 (ko) * 2007-10-22 2009-07-23 주식회사 동부하이텍 기준 전압 발생 장치
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2014191786A1 (en) * 2013-05-29 2014-12-04 Fci On board transceiver
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR101892456B1 (ko) * 2017-08-30 2018-09-03 주식회사 디에이피 차량용 레이더 안테나 피시비 제조 방법
JP6873217B1 (ja) * 2019-12-05 2021-05-19 三菱電機株式会社 電力変換装置
US20210280518A1 (en) * 2020-03-05 2021-09-09 Intel Corporation Emib architecture with dedicated metal layers for improving power delivery

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0047935A3 (de) * 1980-09-11 1984-04-18 Siemens Aktiengesellschaft Leiterplatte
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61183956A (ja) * 1985-02-12 1986-08-16 Hitachi Ltd モジユ−ル基板
FR2579060B1 (fr) * 1985-03-18 1987-04-17 Socapex Carte de circuit imprime a echangeur thermique et procede de fabrication d'une telle carte
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6288346A (ja) * 1985-10-15 1987-04-22 Hitachi Ltd 多層配線基板
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPS6433390A (en) * 1987-07-27 1989-02-03 Sharp Kk Safety controller for electric shutter
JP2595992B2 (ja) * 1987-10-07 1997-04-02 カシオ計算機株式会社 電子楽器
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847272B1 (ko) * 2006-11-28 2008-07-18 주식회사디아이 번인 보드

Also Published As

Publication number Publication date
JPH0341757A (ja) 1991-02-22
DE4021965A1 (de) 1991-01-24
JP3090453B2 (ja) 2000-09-18
KR100201185B1 (ko) 1999-06-15
US5110664A (en) 1992-05-05

Similar Documents

Publication Publication Date Title
KR910004076A (ko) 후막 박막 적층 기판 및 그것을 사용한 전자회로 장치
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US5686764A (en) Flip chip package with reduced number of package layers
EP0176245B1 (en) Multilayer wiring substrate
EP0130207B1 (en) Semiconductor chip package
US4082394A (en) Metallized ceramic and printed circuit module
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
KR880013241A (ko) 다중칩 모듈 구조체
KR970019784A (ko) 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
US7388279B2 (en) Tapered dielectric and conductor structures and applications thereof
KR930001361A (ko) 플립 칩 실장 및 결선 패키지 및 그 방법
KR920010872A (ko) 멀티칩 모듈
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
JPH11112152A (ja) フリップチップ実装の多層プリント基板
KR100195505B1 (ko) 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
KR19980030136A (ko) 시간대 배선율을 높일 수 있는 인쇄 회로 기판
JPH025028B2 (ko)
JPH06216477A (ja) 配線基板及びこれを用いた電子回路装置
JPS5932898B2 (ja) 高密度実装構造
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
JPH01114003A (ja) 抵抗チップ
KR100311823B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030310

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee