JPS6384053A - 同軸配線構造体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、超高速動作の半導体素子用として有用な同軸
配線構造体に関する。

（従来の技術） 近年、半導体集積回路の分野で、高速論理動作を行なう
化合物半導体素子の開発が盛んである。

例えばＧａＡｓ基板を用いた電界効果トランジスタにお
いて、１００ｐｓＣＣ程度の高速スイッチング動作を行
なうものが得られている。この様な高速動作を行なう素
子を集積化した集積回路では、従来の集積回路パッケー
ジを用いた場合、信号配線の特性インピーダンスの不整
合による反射や、信号配線間のクロストークなどが問題
になる。この様な問題を回避するために、同軸ケーブル
を用いることが考えられる。しかし、既存の同軸ケーブ
ルは細いものでもＩＭ程度であり、例えばボンディング
・パッドが２００μｍピッチ程度の集積回路チップ周辺
まで同軸ケーブルを配設することは難しい。

（発明が解決しようとする問題点） 以上のように超高速半導体素子の開発に伴い、信号配線
のクロストークなどが大きい問題としてクローズアップ
され、超高速半導体素子用の信号配線構造の開発が望ま
れている。

本発明はこの様な点に鑑みなされたもので、超高速半導
体素子用信号配線として有用な、クロストークの少ない
微細な同軸配線構造体を提供することを目的とする。

［発明の構成コ （問題点を解決するための手段） 本発明にかかる配線構造体は、第１．第２の二枚の基板
を重ねて一体化し、その間に同軸配線が埋め込まれた構
造とする。即ち第１の基板は、表面に溝が形成されてこ
の溝内壁に第１の導体を有し、且つこの溝に誘電体を充
填してその誘電体上に第２の導体を配設する。第２の基
板はやはり表面に溝が形成されて、その内壁に第３の導
体をａする。これら第１．第２の基板を重ねて、第１お
よび第３の導体を外部導体とし、第２の導体を内部導体
とする同軸配線を構成する。

（作用） この様な構成とすれば、微細な同軸配線構造体が実現で
きる。特性インピーダンスは幾何学的形状寸法により所
定の値に設定することができ、高速伝送線路として用い
ても反射等がなく、また複数本の配線を密に配設した場
合にもクロストークを防止することができる。従って超
高速半導体集積回路等に適用して大きい効果が得られる
。

（実施例） 以下、本発明の詳細な説明する。

第１図（ａ）、（ｂ）は一実施例の同軸配線構造体を示
す分解斜視図と断面図である。第１の基板１は、絶縁体
であるアルミナセラミックス基板１１を用い、その表面
に溝１２を形成し、この溝１２の内壁に第１の導体１３
を形成した後、この溝内に誘電体としてポリイミド１４
を充填し、更にそのポリイミド１４上に第２の導体膜１
５を配設している。溝１２の形成は例えば通常のフォト
リソグラフィによりレジストパターンを形成し、ぶつ酸
系のエツチング液でエツチングすることにより形成する
。７兄１２の幅は例えば１５０μｍ程度とする。溝１２
の内壁の第１の導体１３としては、銅やニッケルを蒸着
法或いはメッキ法により付着させる。ポリイミド１４は
、ローラーコーティングによりポリイミド前駆体を塗布
し、これを加熱硬化することにより充填される。溝以外
の部分に付着したポリイミドは露光、現像により取り除
く。加熱硬化によりポリイミドは収縮するので、同様の
工程を２．３回繰返して溝１２内に十分にポリイミド１
４を充填する。このポリイミド１４上の第２の導体１５
は、鋼等の金属を蒸着或いはスパッタにより着膜し、こ
れをフォトリソグラフィにより例えば５０μｍ幅の配線
として形成する。

第２の基板２も、第１の基板１とほぼ同様の構造である
。即ち、アルミナセラミックス基板２１に溝２２を形成
し、この溝２２の内壁に第３の導体２３を形成し、更に
この溝２２にポリイミド２４を充填する。但しこの第２
の基板２には、第１の基板１の第２の導体１５に対応す
る配線は要らない。

このように構成された第１の基板１と第２の基板２を重
ねて一体化し、第１図（ｂ）に示されるように第１の基
板１の第１の導体１３と第２の基板２の第３の導体２３
により外部導体を構成し、第１の基板１の第２の導体１
５を内部導体として同軸配線構造が構成される。

こうしてこの実施例によれば、極めて微細な同軸配線構
造体が得られる。複数の配線を密に配設しても、同軸構
造であるためにクロストークは殆どなく、高速伝送に使
用することができる。

第２図は、他の実施例の同軸配線構造体の第１図（ｂ）
に対応する断面図である。この実施例が先の実施例と異
なる点は、第２の基板２側の溝に誘電体を充填していな
いことである。同軸線の内部導体となる第２の導体１５
は第１の基板１側の誘電体で支持されるので、第２の基
板２側の溝は中空のままとしても同軸線を構成する上で
差支えない。

この実施例によっても先の実施例と同様の効果が得られ
る。

第３図は更に他の実施例の分解斜視図で、第１の基板１
．第２の基板２の他に更に第３の基板３を重ねて一体化
し、これらの各基板の間に先の実施例と同様にして同軸
配線を構成したものである。

この実施例によれば、同軸配線を３次元的に集積した構
造を得ることができる。

第４図は本発明の同軸配線構造を集積回路のチップキャ
リアに適用した実施例を示すものである。

第１の基板１と第２の基板２の組合わせにより同軸配線
を構成する基本的な配線構造は、第１図で説明した実施
例と全く変わらない。第２の基板１の中央部に貫通孔が
形成されていて、この貫通孔を通して例えば超高速のＧ
ａＡｓ論理集積回路チップ４が第１の基板１上に搭載さ
れる。集積回路チップ４の端子と第１の基板１上の配線
（内部導体となる第２の導体）の間は例えばボンディン
グワイヤにより、或いはバンブ電極により接続される。

この実施例によれば、集積回路チップの直ぐ近傍から外
部回路との接続端子位置まで同軸配線構造とすることが
でき、高周波領域までクロストークのないチップキャリ
アが得られる。

なお以上の実施例では、第１．第２の基板ともに絶縁体
基板を用いた場合を説明したが、本発明はこれらの、Ｗ
、Ｉ＆を金属基板とすることができる。

冬の場合には、基板自体を同軸配線の外部導体を構成す
る導体として利用できるので、溝の内壁に格別に導体膜
を形成する必要がない。

その他、本発明はその趣旨を逸脱しない範囲で踵々変形
して実施することができる。

［発明の効果コ 以上述べたように本発明によれば、二枚の基板の加工に
よりクロストークのない同軸配線構造体を実現すること
ができる。その配線構造はフォトリソグラフィ技術を用
いて簡単に形成することができ、しかも非常に微細な配
線を密に集積することが可能であり、超高速半導体素子
用の配線構造として有用である。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の一実施例の配線構造体
を示す分解斜視図と断面図、第２図は他の実施例の配線
構造体を示す断面図、第３図は更に他の実施例の配線構
造体を示す分解斜視図、第４図は本発明をチップキャリ
アに適用した実施例を示す斜視図である。 １・・・第１の基板、２・・・第２の基板、１１．２１
・・・アルミナセラミックス基板、１２．２２・・・溝
、１３・・・第１の導体（外部導体）　、１４．２４・
・・ポリイミド（誘電体）、１５・・・第２の導体（内
部導体）、２３・・・第３の導体（外部導体）、４・・
・集積回路チップ。 第１図 第２図 第３図 第４図

Claims (5)

【特許請求の範囲】
1. （１）表面に溝が形成され、この溝の内壁部に第１の導
   体を有し、且つこの溝内に誘電体が充填されてその表面
   に第２の導体が配設された第１の基板と、表面に溝が形
   成され、この溝の内壁部に第３の導体を有する第２の基
   板とが重ね合わされて一体化され、前記第１の導体と第
   ３の導体を外部導体、第２の導体を内部導体とする同軸
   配線を構成したことを特徴とする同軸配線構造体。
2. （２）前記第１および第２の基板は絶縁体基板であり、
   前記第１および第３の導体はそれぞれの基板表面に形成
   された溝内壁に被着されている特許請求の範囲第１項記
   載の同軸配線構造体。
3. （３）前記第１および第２の基板は金属基板であり、そ
   れぞれの基板表面に形成した溝に露出する基板自体をそ
   れぞれ前記第１および第３の導体として用いている特許
   請求の範囲第１項記載の同軸配線構造体。
4. （４）前記第２の基板に形成された溝に誘電体が充填さ
   れている特許請求の範囲第１項記載の同軸配線構造体。
5. （５）前記第２の基板に形成された溝には誘電体が充填
   されない特許請求の範囲第１項記載の同軸配線構造体。