JPS6392042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6392042A JPS6392042A JP23844186A JP23844186A JPS6392042A JP S6392042 A JPS6392042 A JP S6392042A JP 23844186 A JP23844186 A JP 23844186A JP 23844186 A JP23844186 A JP 23844186A JP S6392042 A JPS6392042 A JP S6392042A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- insulating film
- interconnection
- interlayer insulating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線半
導体装置における配線段差の平坦化方法に関する。
導体装置における配線段差の平坦化方法に関する。
従来、配線段差の平坦化技術にはガラス・フロー法、シ
リカ・ガラス塗布法、エッチ・バック法およびバイアス
・スパッタ法等があるが最も代表的な手法はシリカ・ガ
ラスの塗布法によるものである。
リカ・ガラス塗布法、エッチ・バック法およびバイアス
・スパッタ法等があるが最も代表的な手法はシリカ・ガ
ラスの塗布法によるものである。
第２図は従来のシリカ・ガラス塗布法により配線段差を
平坦化した半導体装置の断面構造図で、半導体基板１と
、この上面にパターニングされた配線パターン２と、シ
リカ・ガラス塗布膜の熱処理により配線パターン２間の
段差を滑らかに埋めるように形成された層間絶縁膜３と
を含んで成る。
平坦化した半導体装置の断面構造図で、半導体基板１と
、この上面にパターニングされた配線パターン２と、シ
リカ・ガラス塗布膜の熱処理により配線パターン２間の
段差を滑らかに埋めるように形成された層間絶縁膜３と
を含んで成る。
しかし、この従来の平坦化方法によると、第２図から明
らかなように無配線領域の絶縁膜上面３ａと配線領域上
の絶縁膜上面３ｂとの間には配線パターン２の膜厚とほ
とんど等しい高低差が生じる。従って、層間絶縁膜３上
に２層目の配線パターンを縮少投影露光装置で形成しよ
うとすると露光面の高低差が大きいので焦点がボケ、微
細配線ならびに多層化配線の形成に大きな障害となる。
らかなように無配線領域の絶縁膜上面３ａと配線領域上
の絶縁膜上面３ｂとの間には配線パターン２の膜厚とほ
とんど等しい高低差が生じる。従って、層間絶縁膜３上
に２層目の配線パターンを縮少投影露光装置で形成しよ
うとすると露光面の高低差が大きいので焦点がボケ、微
細配線ならびに多層化配線の形成に大きな障害となる。
本発明の目的は、上記の状況に鑑み、層間絶縁膜の膜面
に対する基板上の配線パターンの存在領域と存在しない
領域との高低差の影響を充分に抑止し得る配線段差の平
坦化工程を備えた半導体装置の製造方法を提供すること
である。
に対する基板上の配線パターンの存在領域と存在しない
領域との高低差の影響を充分に抑止し得る配線段差の平
坦化工程を備えた半導体装置の製造方法を提供すること
である。
本発明によれば、半導体装置の製造方法は、半導体基板
上に回路機能上必要とする配線パターンとダミー・パタ
ーンとを互いに近接せしめて形成するバターニング工程
と、前記配線パターンおよびダミー・パターン上に層間
絶縁膜を形成する絶縁膜形成工程とを含む。
上に回路機能上必要とする配線パターンとダミー・パタ
ーンとを互いに近接せしめて形成するバターニング工程
と、前記配線パターンおよびダミー・パターン上に層間
絶縁膜を形成する絶縁膜形成工程とを含む。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例を示す製造工
程図である。本実施例によれば、半導体基板１には第１
図（ａ）の如く、まずアルミ等からなる配線パターン２
およびダミー・パターン２ａ、２ｂ、２ｃがそれぞれパ
ターニング形成される。ここで、配線パターン２はそれ
ぞれ回路機能上必要なパターンでありダミー・パターン
２ａ。
程図である。本実施例によれば、半導体基板１には第１
図（ａ）の如く、まずアルミ等からなる配線パターン２
およびダミー・パターン２ａ、２ｂ、２ｃがそれぞれパ
ターニング形成される。ここで、配線パターン２はそれ
ぞれ回路機能上必要なパターンでありダミー・パターン
２ａ。
２ｂ、２ｃ・・・はそれぞれ無配線領域を埋めるだけの
機能をもつパターンである。この際、それぞれのパター
ン間隔は互いに接近していることが好ましいが回路機能
上および加工技術上許容される範囲で最小値をとるよう
にそれぞれ形成される。ついで第１図（ｂ）に示すよう
に配線パターン２およびダミー・パターン２ａ、２ｂ、
２ｃ・・・上にＰＳＧ（リン珪酸ガラス）などからなる
層間絶縁膜３がＣＶＤ法などにより積層される。ここで
、ガラス・フロー工程を行なうと層間絶縁膜３は半導体
基板１上の凹部４を滑らかに埋め第１図（ｃ）に示すよ
うに平坦（ヒされる。この際凹部４はダミー・パターン
２ａ、２ｂ、２ｃ、・・・の存在によりそれぞれ狭い溝
形を形成しているので層間絶縁膜３の凹凸は従来よりも
著しく平滑化される。すなわち、基板面１ａからほぼ均
一な高さをもつ層間絶縁３が形成される。この凹凸を更
に平坦化したければまたはシリカ・ガラスの塗布法また
はエッチ・バック法等の諸工程を加えてもよい。
機能をもつパターンである。この際、それぞれのパター
ン間隔は互いに接近していることが好ましいが回路機能
上および加工技術上許容される範囲で最小値をとるよう
にそれぞれ形成される。ついで第１図（ｂ）に示すよう
に配線パターン２およびダミー・パターン２ａ、２ｂ、
２ｃ・・・上にＰＳＧ（リン珪酸ガラス）などからなる
層間絶縁膜３がＣＶＤ法などにより積層される。ここで
、ガラス・フロー工程を行なうと層間絶縁膜３は半導体
基板１上の凹部４を滑らかに埋め第１図（ｃ）に示すよ
うに平坦（ヒされる。この際凹部４はダミー・パターン
２ａ、２ｂ、２ｃ、・・・の存在によりそれぞれ狭い溝
形を形成しているので層間絶縁膜３の凹凸は従来よりも
著しく平滑化される。すなわち、基板面１ａからほぼ均
一な高さをもつ層間絶縁３が形成される。この凹凸を更
に平坦化したければまたはシリカ・ガラスの塗布法また
はエッチ・バック法等の諸工程を加えてもよい。
以上詳細に説明したように、本発明によれば配線パター
ン間にダミー・パターンを形成し配線段差の間隔を狭め
ることにより層間絶縁膜の膜面に配線パターンの存在領
域と存在しない領域との間の高低差を余より影響せしめ
ないようにすることができる。すなわち、配線パターン
の段差を有効に平滑化し得るので縮少投影露光装置によ
る多層配線の形成を従来の如く焦点ボケ等を起こすこと
なく確実に実施し得る効果を有する。
ン間にダミー・パターンを形成し配線段差の間隔を狭め
ることにより層間絶縁膜の膜面に配線パターンの存在領
域と存在しない領域との間の高低差を余より影響せしめ
ないようにすることができる。すなわち、配線パターン
の段差を有効に平滑化し得るので縮少投影露光装置によ
る多層配線の形成を従来の如く焦点ボケ等を起こすこと
なく確実に実施し得る効果を有する。
第１図（ａ）〜（ｃ）は本発明の一実施例を示す製造工
程図、第２図は従来のシリカ・ガラス塗布法により配線
段差を平坦化した半導体装置の断面構造図である。 １・・・半導体基板、１ａ・・・半導体基板面、２・・
・配線パターン、２ａ、２ｂ、２ｃ・・・ダミー・パタ
ーン、３・・・層間絶縁膜、３ａ・・・無配線領域の絶
縁膜上面、３ｂ・・・配線領域の絶縁膜上面、４・・・
半導体１Ｊ″″ｌ！］“・ ０．−１１カ原 晋
。 ］・７・ノ
程図、第２図は従来のシリカ・ガラス塗布法により配線
段差を平坦化した半導体装置の断面構造図である。 １・・・半導体基板、１ａ・・・半導体基板面、２・・
・配線パターン、２ａ、２ｂ、２ｃ・・・ダミー・パタ
ーン、３・・・層間絶縁膜、３ａ・・・無配線領域の絶
縁膜上面、３ｂ・・・配線領域の絶縁膜上面、４・・・
半導体１Ｊ″″ｌ！］“・ ０．−１１カ原 晋
。 ］・７・ノ
Claims (1)
- 半導体基板上に回路機能上必要とする配線パターンと
ダミー・パターンとを互いに近接せしめて形成するパタ
ーニング工程と、前記配線パターンおよびダミー・パタ
ーン上に層間絶縁膜を形成する絶縁膜形成工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23844186A JPS6392042A (ja) | 1986-10-06 | 1986-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23844186A JPS6392042A (ja) | 1986-10-06 | 1986-10-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6392042A true JPS6392042A (ja) | 1988-04-22 |
Family
ID=17030268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23844186A Pending JPS6392042A (ja) | 1986-10-06 | 1986-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6392042A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02504575A (ja) * | 1988-05-31 | 1990-12-20 | ユニシス・コーポレーション | 平坦さのためにダミー導体を使用する集積回路 |
| US5032890A (en) * | 1988-01-30 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with dummy patterns |
| JPH0410425A (ja) * | 1990-04-26 | 1992-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0687948A1 (en) | 1994-06-17 | 1995-12-20 | Konica Corporation | Silver halide photographic emulsion |
| EP0791227A1 (en) * | 1994-11-10 | 1997-08-27 | Intel Corporation | Forming a planar surface over a substrate by modifying the topography of the substrate |
| JP2010085137A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Automotive Systems Ltd | 空気流量計 |
-
1986
- 1986-10-06 JP JP23844186A patent/JPS6392042A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032890A (en) * | 1988-01-30 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with dummy patterns |
| JPH02504575A (ja) * | 1988-05-31 | 1990-12-20 | ユニシス・コーポレーション | 平坦さのためにダミー導体を使用する集積回路 |
| JPH0410425A (ja) * | 1990-04-26 | 1992-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0687948A1 (en) | 1994-06-17 | 1995-12-20 | Konica Corporation | Silver halide photographic emulsion |
| EP0791227A1 (en) * | 1994-11-10 | 1997-08-27 | Intel Corporation | Forming a planar surface over a substrate by modifying the topography of the substrate |
| EP0791227A4 (en) * | 1994-11-10 | 1998-04-01 | Intel Corp | FORMATION OF A FLAT SURFACE ON A SUBSTRATE BY MODIFICATION OF ITS TOPOGRAPHY |
| JP2010085137A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Automotive Systems Ltd | 空気流量計 |
| US7992435B2 (en) | 2008-09-30 | 2011-08-09 | Hitachi Automotive Systems, Ltd. | Air flow meter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6392042A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH01241117A (ja) | アライメント・マーク | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPS6390841A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0322431A (ja) | 半導体集積回路 | |
| JPH08340003A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH01125849A (ja) | 半導体装置の製造方法 | |
| JPH11238664A (ja) | 半導体装置の製造方法 | |
| JPS6155943A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS62150853A (ja) | 配線パタ−ン形成方法 | |
| JPS6254943A (ja) | 半導体装置の製造方法 | |
| JPH01125953A (ja) | 半導体装置の製造方法 | |
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPH03132028A (ja) | 半導体装置の製造方法 | |
| JPS61161737A (ja) | 半導体装置の製造方法 |