JPS62150853A - 配線パタ−ン形成方法 - Google Patents
配線パタ−ン形成方法Info
- Publication number
- JPS62150853A JPS62150853A JP29412285A JP29412285A JPS62150853A JP S62150853 A JPS62150853 A JP S62150853A JP 29412285 A JP29412285 A JP 29412285A JP 29412285 A JP29412285 A JP 29412285A JP S62150853 A JPS62150853 A JP S62150853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- photoresist
- region
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明は、配線パターン形成方法に関し、特に、ＬＳ
Ｉ製造工程における配線パターンの形成方法に関する。
Ｉ製造工程における配線パターンの形成方法に関する。
［従来の技術］
第２図は従来の配線パターン形成方法により配線層を形
成する場合におけるエツチング前のウェハの断面を示す
図である。第２図において、シリコンウェハ１上にはシ
リコン酸化１１Ｇ！ ２が形成され、このシリコン酸化
膜２上には金属膜５が形成される。そして、金属膜５上
であって、配線層として残存させるべき領域には、写真
製版技術によりフォトレジスト膿６が形成される。そし
て、金属膜５のうちフォトレジスト摸６によって１われ
ていない部分を等方性エツチングにより除去する。
成する場合におけるエツチング前のウェハの断面を示す
図である。第２図において、シリコンウェハ１上にはシ
リコン酸化１１Ｇ！ ２が形成され、このシリコン酸化
膜２上には金属膜５が形成される。そして、金属膜５上
であって、配線層として残存させるべき領域には、写真
製版技術によりフォトレジスト膿６が形成される。そし
て、金属膜５のうちフォトレジスト摸６によって１われ
ていない部分を等方性エツチングにより除去する。
等方性エツチングは、一定の方向性を有しないであらゆ
る方向にエツチングするエツチングであり、ケミカルエ
ツチングやプラズマエツチングがこれに該当する。
る方向にエツチングするエツチングであり、ケミカルエ
ツチングやプラズマエツチングがこれに該当する。
エツチングは、フォ］−レジスト膜に比べ被エツチング
摸であるたとえば金属膜の除去速度が３〜２０倍程度大
きいことが前提とされ、このエッチング速度の差により
、フォトレジスト膜の下部のみを選択的に残し配線とす
るために行なわれる。
摸であるたとえば金属膜の除去速度が３〜２０倍程度大
きいことが前提とされ、このエッチング速度の差により
、フォトレジスト膜の下部のみを選択的に残し配線とす
るために行なわれる。
［発明が解決しようどする問題点］
従来の配線パターン形成方法は以上のように構成されて
いるので１等方性エツチングを行なったとき、フォトレ
ジストとのエツチング選択性の差異や被エツチング膜に
平行にエツチングが進行することにより、第３図に示す
ように配線幅が所望の幅よりも狭くなるという問題点が
あった。
いるので１等方性エツチングを行なったとき、フォトレ
ジストとのエツチング選択性の差異や被エツチング膜に
平行にエツチングが進行することにより、第３図に示す
ように配線幅が所望の幅よりも狭くなるという問題点が
あった。
また、このようにして形成された配線１１５上には侵の
工程で絶縁膜が形成されたり、また、その絶縁膜上に他
の配線層が形成されるが、配線層５の頂部表面とその壁
面とのなす角度がほぼ直角であるので、被覆した場合の
表面段差が大きくなるため、配線層５上に形成される絶
縁膜の被覆性がわるいという問題点や、この配線膜上に
形成される配線層が切断されやすいという問題点があっ
た。
工程で絶縁膜が形成されたり、また、その絶縁膜上に他
の配線層が形成されるが、配線層５の頂部表面とその壁
面とのなす角度がほぼ直角であるので、被覆した場合の
表面段差が大きくなるため、配線層５上に形成される絶
縁膜の被覆性がわるいという問題点や、この配線膜上に
形成される配線層が切断されやすいという問題点があっ
た。
それゆえに、この発明は上述のような問題点を解消する
ためになされたもので、配線の線幅が細くなることを防
止するとともに、表面段差の少ない配線パターンを得る
配線パターン形成方法を提供することを目的とする。
ためになされたもので、配線の線幅が細くなることを防
止するとともに、表面段差の少ない配線パターンを得る
配線パターン形成方法を提供することを目的とする。
Ｅ問題点を解決するための手段］
この発明にかかる配線パターンの形成方法は、半導体基
板上あるいは半導体基板上に形成された絶縁膜上の領域
であって、その間隔が配線幅に規制された領域以外の領
域に第１のフォトレジスト膜を形成し、次に、第１のフ
ォトレジスト膜上および上述の配線幅に規制された９７
４Ｍ上に金属膜を形成し、次に、金属膜上であって、上
述の配線幅に規制された領域上に第２のフォトレジスト
腰を形成し、次に、上述の配線幅に規Ｉｌｌされた領域
以外の金属膜を等方性エツチングにより除去するように
したものである。
板上あるいは半導体基板上に形成された絶縁膜上の領域
であって、その間隔が配線幅に規制された領域以外の領
域に第１のフォトレジスト膜を形成し、次に、第１のフ
ォトレジスト膜上および上述の配線幅に規制された９７
４Ｍ上に金属膜を形成し、次に、金属膜上であって、上
述の配線幅に規制された領域上に第２のフォトレジスト
腰を形成し、次に、上述の配線幅に規Ｉｌｌされた領域
以外の金属膜を等方性エツチングにより除去するように
したものである。
［作用］
この発明では、金属膜のうち配線層として残存すべき部
分は、第１のフォトレジスト膜により囲まれ、かつ第２
のフ、１１〜レジスト膜により覆われているので、線幅
が保持されるとともに、配線層の上部にテーパが形成さ
れて、表面段差が減少する。
分は、第１のフォトレジスト膜により囲まれ、かつ第２
のフ、１１〜レジスト膜により覆われているので、線幅
が保持されるとともに、配線層の上部にテーパが形成さ
れて、表面段差が減少する。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例の配線パターン形成方法を
示す図である。次に、第１図に示す一実施例の配線パタ
ーン形成方法について説明する。
示す図である。次に、第１図に示す一実施例の配線パタ
ーン形成方法について説明する。
まず、第１図（Ｉ）に示すように、シリコンウェハ１の
表面にシリコン酸化膜２を形成する。
表面にシリコン酸化膜２を形成する。
次に、第１図（ＩＩ）に示すように、シリコン酸化膜２
上の領域であって、配線層が形成されるべき領ｔ＊４以
外の領域に写真製版技術を用いて、第１のフォトレジス
ト膜３を形成する。
上の領域であって、配線層が形成されるべき領ｔ＊４以
外の領域に写真製版技術を用いて、第１のフォトレジス
ト膜３を形成する。
次に、第１図（ＩＩＩ）に示すように、第１のフォトレ
ジスト膜３よと上ｊホの領域４上に金属膜（たとえば、
アルミニウム膜）５を形成する。
ジスト膜３よと上ｊホの領域４上に金属膜（たとえば、
アルミニウム膜）５を形成する。
次に、第１図（ＩＶ ）に示すように、金属ｇ１５上で
あって上）ホのｍ ｈｉｉ ４上に第２のフォトレジス
ト膜６を形成する。
あって上）ホのｍ ｈｉｉ ４上に第２のフォトレジス
ト膜６を形成する。
次に、ウェハの表面の金属膜５を等方性エツチングであ
るプラズマエツチングまたはケミカルエツチングにより
除去すると、第１図（Ｖ）に示すようなテーパを有する
配線層７が得られる。
るプラズマエツチングまたはケミカルエツチングにより
除去すると、第１図（Ｖ）に示すようなテーパを有する
配線層７が得られる。
このような配ｌｉｔ層７が得られるのはその側面がエツ
チングの間、第１のフォトレジストｇ１３によって囲ま
れているために配線幅が維持され、また、第２のフォト
レジスト膜６下の金属膜の一部がエツチング除去される
ためである。
チングの間、第１のフォトレジストｇ１３によって囲ま
れているために配線幅が維持され、また、第２のフォト
レジスト膜６下の金属膜の一部がエツチング除去される
ためである。
第１図（Ｖ）に示す配線層７が形成された後、配ＩＩＷ
Ｉ７上にはさらに絶１１膜が形成され、また該絶ｆｉｌ
ｌ上にはさらに他の配ｍ層が形成されるが、配線層７の
上部にはテーパが付けられていて傾斜がなだらかである
ので、配Ｓ層７上に形成される被覆表面の段差は少ない
。
Ｉ７上にはさらに絶１１膜が形成され、また該絶ｆｉｌ
ｌ上にはさらに他の配ｍ層が形成されるが、配線層７の
上部にはテーパが付けられていて傾斜がなだらかである
ので、配Ｓ層７上に形成される被覆表面の段差は少ない
。
なお、上述の大浦例では、被エツチング膜５にアルミニ
ウムを用いたものを示したが、他の金属あるいはシリコ
ン化合物の膜を用いても同じ効果が得られる。
ウムを用いたものを示したが、他の金属あるいはシリコ
ン化合物の膜を用いても同じ効果が得られる。
［発明の効果］
以上のように、この発明によれば、半導体装置上あるい
は半導体基板上に形成された絶縁膜上のｆＩＡｔｉｊｌ
であって、その間隔が配線幅に規制された領域以外の領
域に第１のフォトレジスト膜を形成し。
は半導体基板上に形成された絶縁膜上のｆＩＡｔｉｊｌ
であって、その間隔が配線幅に規制された領域以外の領
域に第１のフォトレジスト膜を形成し。
次に、第１のフォトレジスト膜上および配線幅に規制さ
れた領域上に金属膜を形成し１次に、金属膜上であって
、配線幅に規制された領域上に第２のフォトレジスト膜
を彩成し、次に、配線幅に規制されたｆｒ４域以外の金
属１１ＣＩを等方性エツチングにより除去するようにし
ているので、金属膜のうち配ＰａＨとして残存すべき部
分は第１のフォトレジスト膜により囲まれているため、
所望の配線幅が維持され、かつ上部にテーパの付いた形
状の配線が得られるため、表面の段差が少なくなる。
れた領域上に金属膜を形成し１次に、金属膜上であって
、配線幅に規制された領域上に第２のフォトレジスト膜
を彩成し、次に、配線幅に規制されたｆｒ４域以外の金
属１１ＣＩを等方性エツチングにより除去するようにし
ているので、金属膜のうち配ＰａＨとして残存すべき部
分は第１のフォトレジスト膜により囲まれているため、
所望の配線幅が維持され、かつ上部にテーパの付いた形
状の配線が得られるため、表面の段差が少なくなる。
第１図はこの発明の一実施例の配線パターン形成方法を
示す図である。第２図は従来の配線パターン形成方法で
エツチングする前の状態におけるウェハの断面を示す図
である。第３図は従来の配線パターン形成方法により形
成された配線の状態とフォトレジストの状態を示す図で
ある。 図において、１はシリコンウェハ、２はシリコン酸化膜
、３は第１のフォトレジスト膜、４は配線層が形成され
るべき領域、５は金属膜、６は第２のフォトレジスト膜
、７は形成された配ＩＩを示す。 なお、図中、同一符号は同一、または相当部分を示す。 代理人 大 岩 増 雄 第１図 ３：ｉ＋のフォトレジ又トｎクー ６：、＄２のフ
ォトレジストｌｌえ第２の 第３図 １ニジ１つンウエハ ２：シリコン自船ｌ−膜 ５：福シ為謄 ６： フォトレジスト川（ 昭和 年 月 日 ’Ｉ’ｌ”１ｉ’ｌ’庁１（宮殿 １ 事件の表示 特願昭６０−２９４１２２号２
発明の名称 配線パターン形成方法 ：３ 補正をする者 三菱電機株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明ｆｒｉｌｌ第３頁第１２行の「他の配線層が形成され
るが、配線層５」を「他の配ｗＡ層が形成されるが、異
方性エツチングを行なった場合、配線幅は所望の幅に維
持されても配線！！！ｉ５Ｊに訂正する。 以上
示す図である。第２図は従来の配線パターン形成方法で
エツチングする前の状態におけるウェハの断面を示す図
である。第３図は従来の配線パターン形成方法により形
成された配線の状態とフォトレジストの状態を示す図で
ある。 図において、１はシリコンウェハ、２はシリコン酸化膜
、３は第１のフォトレジスト膜、４は配線層が形成され
るべき領域、５は金属膜、６は第２のフォトレジスト膜
、７は形成された配ＩＩを示す。 なお、図中、同一符号は同一、または相当部分を示す。 代理人 大 岩 増 雄 第１図 ３：ｉ＋のフォトレジ又トｎクー ６：、＄２のフ
ォトレジストｌｌえ第２の 第３図 １ニジ１つンウエハ ２：シリコン自船ｌ−膜 ５：福シ為謄 ６： フォトレジスト川（ 昭和 年 月 日 ’Ｉ’ｌ”１ｉ’ｌ’庁１（宮殿 １ 事件の表示 特願昭６０−２９４１２２号２
発明の名称 配線パターン形成方法 ：３ 補正をする者 三菱電機株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明ｆｒｉｌｌ第３頁第１２行の「他の配線層が形成され
るが、配線層５」を「他の配ｗＡ層が形成されるが、異
方性エツチングを行なった場合、配線幅は所望の幅に維
持されても配線！！！ｉ５Ｊに訂正する。 以上
Claims (1)
- 【特許請求の範囲】 半導体基板上あるいは半導体基板上に形成された絶縁膜
上の領域であつて、その間隔が配線幅に規制された領域
以外の領域に第１のフォトレジスト膜を形成する第１の
ステップと、 前記第１のフォトレジスト膜上および前記配線幅に規制
された領域上に金属膜を形成する第２のステップと、 前記金属膜上であつて、前記配線幅に規制された領域上
に第２のフォトレジスト膜を形成する第３のステップと
、 前記配線幅に規制された領域以外の金属膜を等方性エッ
チングにより除去する第４のステップとを備えた配線パ
ターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29412285A JPS62150853A (ja) | 1985-12-25 | 1985-12-25 | 配線パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29412285A JPS62150853A (ja) | 1985-12-25 | 1985-12-25 | 配線パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150853A true JPS62150853A (ja) | 1987-07-04 |
Family
ID=17803575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29412285A Pending JPS62150853A (ja) | 1985-12-25 | 1985-12-25 | 配線パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646792B2 (en) | 2013-10-17 | 2017-05-09 | Lsis Co., Ltd. | Gap adjusting method in trip mechanism of molded case circuit breaker |
-
1985
- 1985-12-25 JP JP29412285A patent/JPS62150853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646792B2 (en) | 2013-10-17 | 2017-05-09 | Lsis Co., Ltd. | Gap adjusting method in trip mechanism of molded case circuit breaker |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878770A (en) | IC chips with self-aligned thin film resistors | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS62150853A (ja) | 配線パタ−ン形成方法 | |
| US5858578A (en) | Photo masks for developing planar layers in a semiconductor device, and methods of forming the same | |
| JPS6392042A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPH02271617A (ja) | 半導体集積回路の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPS5567140A (en) | Method for manufacturing semiconductor device | |
| JPH02307222A (ja) | 半導体装置 | |
| JPS60202954A (ja) | 半導体装置の製造方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 | |
| JPH02143452A (ja) | 半導体装置 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPH0382031A (ja) | 半導体集積回路およびその製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS62174945A (ja) | 半導体装置の配線形成方法 | |
| JPS61272981A (ja) | ジヨセフソン装置の製造方法 |