JPH0322431A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0322431A
JPH0322431A JP15761189A JP15761189A JPH0322431A JP H0322431 A JPH0322431 A JP H0322431A JP 15761189 A JP15761189 A JP 15761189A JP 15761189 A JP15761189 A JP 15761189A JP H0322431 A JPH0322431 A JP H0322431A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
layer wiring
hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15761189A
Other languages
English (en)
Inventor
Yoshiyuki Yamada
祥之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15761189A priority Critical patent/JPH0322431A/ja
Publication of JPH0322431A publication Critical patent/JPH0322431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関する。
〔従来の技術〕
従来、半導体集積回路の多層配線形戊方法は、アルミニ
ウムに代表される下層配線をホトレジスト加工によって
パターニングした後、CVD法などによって層間絶縁膜
を形或させ、あらかじめ決められた場所にスルーホール
をホトレジスト加工によって開口して、さらに上層配線
を下層配線形成時と同様にしてバタ一二冫グすることに
よって、スルーホールを介して下層配線と上層配線を接
続して、多層配線を形成させる方法をとってきた。
しかし、最近では、配線の微細化、多層化に伴い、その
平坦性を向上させる目的から層間絶縁膜として、ガラス
膜あるいはシリコン有機化合物膜を用いている。
第3図(a)〜(c)は従来の半導体集積回路の多層配
線形成方法を説明するための工程順に示した断面図であ
る。
まず、第3図(a)に示すように、シリコン基板10表
面に絶縁膜2を形威し、ホトリソグラフィ技術を用いて
下層配線3を形成する。次に層間絶縁膜4をCVD法な
どにより形威し、その上に回転塗布法によりガラス膜あ
るいはシリコン系有機化合物膜等で塗布膜5を形成し、
表面を平坦にする。
次に、第3図(b)に示すように、層間絶縁膜4の上に
塗布膜5が残らないように全面に異方性エッチングを行
う。そして、層間絶縁膜6を被着する。
次に、第3図(C)に示すように、ホトリングラフィ技
術を用いて下層配線3の上の層間絶縁膜6,4にスルー
ホール7をあけ、アルミニウム等の金属をスパッタ法に
て被着させ、ホトリングラフィ技術により上層配線8を
形成する。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路は、CVD法などによっ
て層間絶縁膜を形或した場合、下層配線の凹凸をそのま
ま上層配線まで反映するため、段差のある部分では被覆
性が著しく低下する。
塗布膜5にガラス膜あるいはシリコン有機化合物を用い
た場合においても、下層配線幅の相違によってこの塗布
膜5の膜厚が変動する。つまり、幅の広い下層配線上で
は厚く生威され、狭い下層配線上では薄く形威されると
いう性質を持っているため、第3図(b)で説明した全
面異方性エッチングした際に幅の広い配線上に、塗布膜
5が残留する。
もしここにスルーホールを形或する場合、塗布膜がむき
出しになり、スルーホール開口後ガスが発生し、前記ス
ルーホール開口部近傍の配線金属の腐食等の原因となる
また、塗布膜5を全て除去するようにエッチングを行う
と、幅の狭い配線の所ではオーバーエッチングとなり平
坦性を欠くという欠点がある。
〔課題を解決するための手段〕
本発明は、上層配線と下層配線とが層間絶縁膜を介して
積層され、かつ前記層間絶縁膜の一部に表面平坦化用の
ガラス膜またはシリコン有機化合物膜を含む多層配線構
造の半導体集積回路において、前記上層配線と下層配線
とを接続するための前記層間絶縁膜に設けられた開口部
の近傍の前記下層配線下の絶縁膜に前記開口部をほぼ囲
む溝を有することを特徴とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(c)は本発明の一実施例の製造方法を
説明するための工程順に示した断面図、第2図は第1図
(c)の平面図である。
まず、第1図(a)に示すように、シリコン基板1の上
に絶縁膜2を設け、幅の広い下層配線3の上でスルーホ
ールを開口する箇所の近傍に四角形の溝9を形或する。
これは、CVD法などによって絶縁膜2を形成した後、
ホトリングラフィ技術を用いて形或することができる。
溝9の形状は、後工程で形成される層間絶縁膜4の厚さ
の少なくとも2倍の幅を有し、スルーホールを囲むよう
にしておくのが適当である。次に、下層配線3を形威し
た後、CVD法などによる層間絶縁膜4を形威して、そ
の上に回転塗布法によりガラス膜あるいはシリコン有機
化合物の塗布液を用いて塗布膜5を形成する。この際、
塗布膜5によって溝9が完全に埋まり、表面が平坦にな
る様、塗布液の粘−5− 度と回転数を最適にするとよい。
ここで、一般に、塗布膜は下層配線の細い部分では薄く
、広い部分では厚く残るため半導体集積回路の内部のす
べての下層配線上では一様には塗布されていない。しか
し、幅の広い下層配線のスルーホール形或予定箇所近傍
の絶縁膜2に溝9を設けることにより、膜の特性が幅の
狭い配線の場次に、第1図(b)に示すように、スルー
ホール形戊予定近傍箇所の塗布膜5を完全に除去する条
件で全面異方性エッチングを行う。この場合、幅の広い
下層配線部分の上方には塗布膜5が残るが差支えない。
次に、CVD法などにより層間絶縁膜6を堆積する。
次に、第1図(C)に示すように、ホトリソグラフィ技
術により層間絶縁膜6,4にスルーホール7を形威し、
金属をスパッタ法にて被着させる。
この時、かなり加熱される工程があるが、スルー6一 ホール7には塗布膜5の露出した部分がないため、加熱
によって発生するガスにより配線金属の腐食はない。こ
の後、ホトリソダラフィ技術を用いて上層配線8を形或
する。上記実施例と別の構造として、下層配線に直接溝
を設けても同等の効果が得られるが、この場合の溝の分
だけ配線幅と配線断面が減少し抵抗が増加するので好ま
しくない。
上記実施例では、絶縁膜2の厚さの半分位までの深さの
溝を設けたが、絶縁層を2層積層構造にして上層の絶縁
膜の底面に達するまでの深さの溝を形或しても良い。
また、上記実施例ではスルーホール7を完全に囲むよう
に溝9を設けたが、配線の通る部分のみ溝を形或しない
構造としても良い。
〔発明の効果〕
以上説明したように本発明は幅の広い下層配線の上に形
成されるスルーホールの近傍の絶縁膜にスルーホールを
囲むように溝を形威し、層間絶縁膜の一部に回転塗布法
により形成するガラス膜あるいはシリコン有機化合物膜
を適用することにより平坦性が良好で、かつ、下層配線
の寸法によらず信頼性の高いスルーホールを形威でき、
また、スルーホール近傍でも下層配線幅に変化がないた
め、この配線系の許容電流が変わらないという効果があ
る。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例の製造方集積
回路の配線形戒方法を説明するための工程順に示した断
面図である。 1・・・・・・シリコン基板、2・・・・・・絶縁膜、
3・・・・・・下層配線、4・・・・・・層間絶縁膜、
5・・・・・・塗布膜、6・・・・・・層間絶縁膜、7
・・・・・・スルーホール、8・・・・・・上層配線、
9・・・・・・溝。

Claims (1)

    【特許請求の範囲】
  1. 上層配線と下層配線とが層間絶縁膜を介して積層され、
    かつ前記層間絶縁膜の一部に表面平坦化用のガラス膜ま
    たはシリコン有機化合物膜を含む多層配線構造の半導体
    集積回路において、前記上層配線と下層配線とを接続す
    るための前記層間絶縁膜に設けられた開口部の近傍の前
    記下層配線下の絶縁膜に前記開口部をほぼ囲む溝を有す
    ることを特徴とする半導体集積回路。
JP15761189A 1989-06-19 1989-06-19 半導体集積回路 Pending JPH0322431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15761189A JPH0322431A (ja) 1989-06-19 1989-06-19 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15761189A JPH0322431A (ja) 1989-06-19 1989-06-19 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0322431A true JPH0322431A (ja) 1991-01-30

Family

ID=15653513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15761189A Pending JPH0322431A (ja) 1989-06-19 1989-06-19 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0322431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102600994A (zh) * 2012-03-16 2012-07-25 韶关学院 一种电动水沫旋风除尘器及其应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102600994A (zh) * 2012-03-16 2012-07-25 韶关学院 一种电动水沫旋风除尘器及其应用

Similar Documents

Publication Publication Date Title
JPS59208859A (ja) 半導体ウエハおよびその製造方法
EP0406025A2 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
JP3123450B2 (ja) 半導体装置およびその製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH0322431A (ja) 半導体集積回路
JPH06267943A (ja) 半導体装置の製造方法
JP2535908B2 (ja) 半導体装置の製造方法
JPH07122635A (ja) 半導体装置およびその製造方法
JPH0330992B2 (ja)
JPH06140518A (ja) 半導体装置の製造方法
JPS61196555A (ja) 多層配線の形成方法
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JP3328430B2 (ja) 半導体素子の多層配線形成方法
JP2734881B2 (ja) 半導体装置の製造方法
KR0167602B1 (ko) 반도체집적회로용 다층금속배선의 제조방법 및 다층금속배선구조의 반도체소자
JP2000269328A (ja) 半導体装置及びその製造方法
JPH0982799A (ja) 配線基板およびその製造方法
JPS6134956A (ja) 配線層の形成方法
JPH09162280A (ja) 半導体装置の製造方法
JPS61148837A (ja) 配線形成方法
JPH03293728A (ja) 半導体装置
JPS63312658A (ja) 半導体装置の製造方法
JPH04255252A (ja) 半導体装置の製造方法
JPS61180456A (ja) 半導体装置の製造方法
JPS59148348A (ja) 半導体装置およびその製造方法